CN220254482U - 一种安全微控制单元的迟滞比较器 - Google Patents
一种安全微控制单元的迟滞比较器 Download PDFInfo
- Publication number
- CN220254482U CN220254482U CN202323111270.3U CN202323111270U CN220254482U CN 220254482 U CN220254482 U CN 220254482U CN 202323111270 U CN202323111270 U CN 202323111270U CN 220254482 U CN220254482 U CN 220254482U
- Authority
- CN
- China
- Prior art keywords
- hysteresis
- electrode
- circuit
- drain electrode
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000036039 immunity Effects 0.000 abstract description 7
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本实用新型提出了一种安全微控制单元的迟滞比较器，包括输入级电路、输出级电路和迟滞电路，通过在比较器内部设置迟滞电路，可调节Vb2进而调节比较器的内部迟滞，通过增大Vb2，使内部迟滞增大，减小Vb2，使内部迟滞减小，当内部迟滞越大，比较器的抗噪能力越强，该电路可以在不使用反馈电阻的情况下给比较器添加内部迟滞，增强了比较器的抗噪能力。
Description
技术领域
本实用新型属于集成电路技术领域，并且特别涉及一种安全微控制单元的迟滞比较器。
背景技术
比较器广泛应用于模拟信号到数字信号的转换过程中，在模数转换过程中，首先必须对输入进行采样。接着，经过采样的信号通过比较器决定模拟信号的数字值。通常情况下，比较器工作于噪声环境中，需要在比较器中引入迟滞，大多数迟滞比较器通过电阻引入外部正反馈实现，但电阻在集成电路工艺中会占据较大的面积。
实用新型内容
为了克服现有技术方案的不足, 本实用新型提供一种安全微控制单元的迟滞比较器，能有效的解决背景技术提出的问题。
根据本实用新型的第一方面，安全微控制单元的迟滞比较器包括输入级电路、输出级电路和迟滞电路，其中，所述输入级电路包括第一输入端VIN、第二输入端V-、NMOS管M1、NMOS管M2、电流镜负载和栅极连接偏置电压Vb1的NMOS管M5，所述VIN和NMOS管M1的栅极连接，所述V-和NMOS管M2的栅极连接，所述M1和M2的源极相连至所述M5的漏极，所述M1和M2的漏极与所述电流镜负载相连，所述M2的漏极分别连接所述迟滞电路的M10的漏极和所述输出级电路的M6的栅极；所述输出级电路包括PMOS管M6、栅极连接偏置电压Vb1的NMOS管M7和反相器电路，所述M6的漏极与所述反相器电路的输入端、所述M7的漏极相连，所述反相器电路连接输出端OUT将信号输出；所述迟滞电路包括NMOS管M10和M11，所述M10的栅极连接可调电源Vb2，所述M10的源极连接所述M11的漏极，所述M11的栅极连接所述输出端OUT的翻转电平，所述M11的源极接地。
在一些具体的实施例中，输入级电路的电流镜负载由PMOS管M3和M4构成，所述M1的漏极分别连接M3的漏极、M3的栅极和M4的栅极，M3的源极和M4的源极连接至VDD，所述M2的漏极连接M4的漏极。
在一些具体的实施例中，输出级电路的反相器电路由NMOS管M9和PMOS管M8构成，所述M8和M9的栅极相连构成反相器电路的输入端。
在一些具体的实施例中，所述M6的源极接VDD，M7的源极接地，M8和M9的源极分别接VDD和地，M8和M9的漏极相连至所述输出端OUT。
与现有技术相比，本实用新型的有益效果在于：
在不使用反馈电阻的情况下给比较器添加了内部迟滞，增强了比较器的抗噪能力。
附图说明
包括附图以提供对实施例的进一步理解并且附图被并入本说明书中并且构成本说明书的一部分。附图图示了实施例并且与描述一起用于解释本实用新型的原理。将容易认识到其它实施例和实施例的很多预期优点，因为通过引用以下详细描述，它们变得被更好地理解。附图的元件不一定是相互按照比例的。同样的附图标记指代对应的类似部件。
图1是根据本实用新型的一个实施例的安全微控制单元的迟滞比较器电路图；
图2是根据本实用新型的一个实施例的传统迟滞比较器电路图；
图3是根据本实用新型的一个实施例的内部迟滞仿真曲线图。
具体实施方式
在以下详细描述中，参考附图，该附图形成详细描述的一部分，并且通过其中可实践本实用新型的说明性具体实施例来示出。对此，参考描述的图的取向来使用方向术语，例如“顶”、“底”、“左”、“右”、“上”、“下”等。因为实施例的部件可被定位于若干不同取向中，为了图示的目的使用方向术语并且方向术语绝非限制。应当理解的是，可以利用其他实施例或可以做出逻辑改变，而不背离本实用新型的范围。因此以下详细描述不应当在限制的意义上被采用，并且本实用新型的范围由所附权利要求来限定。
本实用新型提出了一种安全微控制单元的迟滞比较器，图1是根据本实用新型的一个实施例的安全微控制单元的迟滞比较器电路图，参考图1，安全微控制单元的迟滞比较器包括输入级电路、输出级电路和迟滞电路，其中，所述输入级电路包括第一输入端VIN、第二输入端V-、NMOS管M1、NMOS管M2、电流镜负载和栅极连接偏置电压Vb1的NMOS管M5，所述VIN和NMOS管M1的栅极连接，所述V-和NMOS管M2的栅极连接，所述M1和M2的源极相连至所述M5的漏极，所述M1和M2的漏极与所述电流镜负载相连，所述M2的漏极分别连接所述迟滞电路的M10的漏极和所述输出级电路的M6的栅极；所述输出级电路包括PMOS管M6、栅极连接偏置电压Vb1的NMOS管M7和反相器电路，所述M6的漏极与所述反相器电路的输入端、所述M7的漏极相连，所述反相器电路连接输出端OUT将信号输出；所述迟滞电路包括NMOS管M10和M11，所述M10的栅极连接可调电源Vb2，所述M10的源极连接所述M11的漏极，所述M11的栅极连接所述输出端OUT的翻转电平，所述M11的源极接地。
在一些具体的实施例中，输入级电路的电流镜负载由PMOS管M3和M4构成，所述M1的漏极分别连接M3的漏极、M3的栅极和M4的栅极，M3的源极和M4的源极连接至VDD，所述M2的漏极连接M4的漏极；输出级电路的反相器电路由NMOS管M9和PMOS管M8构成，M8和M9的栅极相连构成反相器电路的输入端，M6的源极接VDD，M7的源极接地，M8和M9的源极分别接VDD和地，M8和M9的漏极相连至所述输出端OUT。
图2是根据本实用新型的一个实施例的传统迟滞比较器电路图，如图2所示，现有的传统迟滞比较器利用电阻实现内部迟滞。其中，图2中的R1和R2作为反馈电阻引入迟滞，但在集成电路工艺中，电阻精度较低，使迟滞电压不准确，同时占据较大的版图面积；与图2中的传统迟滞比较器对比，本申请的电路不包含反馈电阻，而是通过在比较器的内部设置迟滞电路实现内部迟滞，其原理在于VIN正向扫描，在到达翻转点之前输出端OUT为低电平，本申请迟滞电路中M11的栅极连接输出端OUT的翻转电平，即M11的栅极在到达翻转点之前为高电平，M11导通，M10抽取一股电流到地，当VIN正向扫描时，正向扫描的翻转点往右移，意味着产生了正向迟滞，若增大电压Vb2，则M10抽取到地的电流增大，正向扫描的翻转点进一步向右移，意味着内部迟滞增大；若减小电压Vb2，则M10抽取到地的电流减小，意味着内部迟滞减小。因此该电路通过调节Vb2可以调节内部迟滞，增大Vb2，内部迟滞增大，减小Vb2，内部迟滞减小，而比较器的抗噪能力体现在内部迟滞上，内部迟滞越大，比较器的抗噪能力越强，因此，添加了内部迟滞就是增强了比较器的抗噪能力，抗噪能力与比较器的内部迟滞相关。
作为示例，为了突出不同共模电平下本申请电路的内部迟滞差异，固定给出一个Vb2电压值，在全共模范围内对比较器的内部迟滞进行仿真，图3是根据本实用新型的一个实施例的内部迟滞仿真曲线图，如图3所示，VCM为共模电平，可以看出，在全共模范围内，内部迟滞约为4.2mV，且波动很小。
显然，本领域技术人员在不偏离本实用新型的精神和范围的情况下可以作出对本实用新型的实施例的各种修改和改变。以该方式，如果这些修改和改变处于本实用新型的权利要求及其等同形式的范围内，则本实用新型还旨在涵盖这些修改和改变。词语“包括”不排除未在权利要求中列出的其它元件或步骤的存在。某些措施记载在相互不同的从属权利要求中的简单事实不表明这些措施的组合不能被用于获利。权利要求中的任何附图标记不应当被认为限制范围。
Claims (4)
1.一种安全微控制单元的迟滞比较器，其特征在于，包括输入级电路、输出级电路和迟滞电路，其中，所述输入级电路包括第一输入端VIN、第二输入端V-、NMOS管M1、NMOS管M2、电流镜负载和栅极连接偏置电压Vb1的NMOS管M5，所述VIN和NMOS管M1的栅极连接，所述V-和NMOS管M2的栅极连接，所述M1和M2的源极相连至所述M5的漏极，所述M1和M2的漏极与所述电流镜负载相连，所述M2的漏极分别连接所述迟滞电路的M10的漏极和所述输出级电路的M6的栅极；所述输出级电路包括PMOS管M6、栅极连接偏置电压Vb1的NMOS管M7和反相器电路，所述M6的漏极与所述反相器电路的输入端、所述M7的漏极相连，所述反相器电路连接输出端OUT将信号输出；所述迟滞电路包括NMOS管M10和M11，所述M10的栅极连接可调电源Vb2，所述M10的源极连接所述M11的漏极，所述M11的栅极连接所述输出端OUT的翻转电平，所述M11的源极接地。
2.根据权利要求1所述的一种安全微控制单元的迟滞比较器，其特征在于，所述输入级电路的电流镜负载由PMOS管M3和M4构成，M1的漏极分别连接M3的漏极、M3的栅极和M4的栅极，M3的源极和M4的源极连接至VDD，所述M2的漏极连接M4的漏极。
3.根据权利要求1所述的一种安全微控制单元的迟滞比较器，其特征在于，所述输出级电路的反相器电路由NMOS管M9和PMOS管M8构成，所述M8和M9的栅极相连构成反相器电路的输入端。
4.根据权利要求3所述的一种安全微控制单元的迟滞比较器，其特征在于，所述M6的源极接VDD，M7的源极接地，M8和M9的源极分别接VDD和地，M8和M9的漏极相连至所述输出端OUT。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202323111270.3U CN220254482U (zh) | 2023-11-17 | 2023-11-17 | 一种安全微控制单元的迟滞比较器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202323111270.3U CN220254482U (zh) | 2023-11-17 | 2023-11-17 | 一种安全微控制单元的迟滞比较器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220254482U true CN220254482U (zh) | 2023-12-26 |
Family
ID=89270097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202323111270.3U Active CN220254482U (zh) | 2023-11-17 | 2023-11-17 | 一种安全微控制单元的迟滞比较器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220254482U (zh) |
-
2023
- 2023-11-17 CN CN202323111270.3U patent/CN220254482U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7595676B2 (en) | Comparator and method with controllable threshold and hysteresis | |
| CN111478581B (zh) | 一种具有宽输入电压范围的上功率管导通时间计时电路 | |
| US4806802A (en) | CMOS circuit having shoot through current control | |
| KR910001882B1 (ko) | 버퍼회로 | |
| JPH09321586A (ja) | レベル比較器 | |
| CN116865730A (zh) | 一种带有负反馈的高压宽输入范围电压比较器 | |
| US4587447A (en) | Input signal level converter for an MOS digital circuit | |
| US7671655B2 (en) | Level conversion circuit for a semiconductor circuit | |
| CN220254482U (zh) | 一种安全微控制单元的迟滞比较器 | |
| US5369318A (en) | Level translator capable of high speed operation | |
| CN110166029B (zh) | 一种迟滞比较器电路 | |
| US6906588B2 (en) | Variable-gain differential input and output amplifier | |
| US20190199337A1 (en) | Comparator | |
| CN109787613B (zh) | 一种输出级的驱动电路和电子设备 | |
| US20080238517A1 (en) | Oscillator Circuit and Semiconductor Device | |
| CN105356883A (zh) | 电流导向数字转模拟转换器和输出摆幅控制电路 | |
| US7157946B2 (en) | Chopper comparator circuit | |
| JP4117976B2 (ja) | サンプルホールド回路 | |
| CN114039560B (zh) | 一种运算放大器及其输出级电路 | |
| CN212381194U (zh) | 一种低电压的上电复位电路 | |
| CN211506289U (zh) | 一种用于检测双阈值使能控制信号的电路系统 | |
| CN113381739A (zh) | 一种正负向阈值电压均可调节的施密特触发器 | |
| US20200358411A1 (en) | Differential amplifier | |
| KR20100053031A (ko) | 광대역의 공통모드 입력전압 범위를 가지는 차동 증폭회로 및 그 차동 증폭회로를 구비한 입력 버퍼 | |
| KR950005583B1 (ko) | 푸쉬풀 출력회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |