KR20030095174A - 용량값 측정 방법 - Google Patents

용량값 측정 방법 Download PDF

Info

Publication number
KR20030095174A
KR20030095174A KR1020020066094A KR20020066094A KR20030095174A KR 20030095174 A KR20030095174 A KR 20030095174A KR 1020020066094 A KR1020020066094 A KR 1020020066094A KR 20020066094 A KR20020066094 A KR 20020066094A KR 20030095174 A KR20030095174 A KR 20030095174A
Authority
KR
South Korea
Prior art keywords
current
capacitance
gate potential
state
charging
Prior art date
Application number
KR1020020066094A
Other languages
English (en)
Inventor
오까가끼다께시
다니자와모또아끼
구니끼요다쯔야
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20030095174A publication Critical patent/KR20030095174A/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605Measuring capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

측정 대상의 용량에 무시할 수 없는 레벨의 누설 전류가 발생하는 경우에도, 정확한 용량값이 측정 가능한 용량값 측정 방법을 얻는다. 단계 S1에서, PMOS 트랜지스터 MP1 및 MP2를 소정 주기로 온/오프 제어하는 PMOS 게이트 전위 Gp로서 노멀 PMOS 게이트 전위 Gp1을 이용하여, 테스트 전류 ICnorm을 측정한다. 그 후, 단계 S2에서, PMOS 게이트 전위 Gp로서, "L" 기간 및 하강 시간이 노멀 PMOS 게이트 전위 Gp1의 등비배인 온 기간 등비배 PMOS 게이트 전위 Gp2를 이용하여 전류 ICrat를 측정한다. 단계 S3에서, 전류 ICnorm및 전류 ICrat에 기초하여, 누설 전류 IRt를 제거하여, 용량 전류 ICt성분만으로 이루어지는 용량 전류 CIC의 전류량을 산출한다. 그 후, 단계 S5에서, 용량 전류 CIC 및 단계 S4에서 구한 충전 주파수 frat에 기초하여, 타깃 용량 CCt를 구한다.

Description

용량값 측정 방법{CAPACITANCE MEASUREMENT METHOD}
본 발명은 CBCM(Charge Based Capacitance Measurement) 회로를 이용한 용량값 측정 방법에 관한 것이다.
<CBCM법의 기본 원리>
CBCM법은 LCR 미터 등의 AC 측정기로는 충분한 정밀도가 얻어지지 않는 sub-fF 레벨(10-15F 이하)의 용량값 측정용 방법이다.
도 7은 종래의 CBCM법을 채용한 CBCM용 회로의 구성을 도시하는 회로도이다. 도 7에 도시한 바와 같이 PMOS 트랜지스터 MP1 및 NMOS 트랜지스터 MN1이 직렬로 접속되고, PMOS 트랜지스터 MP2 및 NMOS 트랜지스터 MN2가 직렬로 접속된다. 그리고, PMOS 트랜지스터 MP1의 소스가 전원 패드(52)에 접속되고, PMOS 트랜지스터MP2의 소스가 전원 패드(54)에 접속되고, NMOS 트랜지스터 MN1 및 MN2의 소스가 공통으로 접지 레벨에 접속된다. 또한, PMOS 트랜지스터 MP1 및 MP2의 게이트에는 PMOS 게이트 전위 Gp가 인가되고, NMOS 트랜지스터 MN1 및 MN2의 게이트에는 NMOS 게이트 전위 Gn이 인가된다.
그리고, NMOS 트랜지스터 MN1의 드레인(노드 N1), 소스 사이에 기준 용량 Cref(용량값=Cm(더미 용량))이 공급되고, NMOS 트랜지스터 MN2의 드레인(노드 N2), 소스 사이에 테스트 용량 Ctst(용량값=Cm+Ct(타깃 용량))가 공급된다. 도 7에 도시한 CBCM용 회로의 목적은 타깃 용량 Ct를 측정하는 것이다.
도 8은 도 7에 도시한 CBCM용 회로 동작을 도시하는 타이밍도이다. 이하, 도 8을 참조하여, 종래의 CBCM용 회로에 의한 용량값 측정 동작을 설명한다.
도 8에 도시한 바와 같이 PMOS 게이트 전위 Gp 및 NMOS 게이트 전위 Gn의 입력 전압 파형은 어느 시간에서도, NMOS 트랜지스터 MN1, MN2 및 PMOS 트랜지스터 MP1, MP2 중, 적어도 한쪽은 오프 상태가 되도록 주어진다. 따라서, PMOS 트랜지스터 MP1로부터 NMOS 트랜지스터 MN1로, 또는 PMOS 트랜지스터 MP2로부터 NMOS 트랜지스터 MN2로 흐르는 관통 전류는 생기지 않는다.
도 8에 도시한 바와 같이 시간 t1∼t2 동안, PMOS 트랜지스터 MP1 및 MP2가 온 상태로 되어, 전원 패드(52) 및 전원 패드(54)로부터 전류 Ir, It를 공급함으로써, 기준 용량 Cref및 테스트 용량 Ctst를 충전한다. 그 동안, NMOS 트랜지스터 MN1및 MN2는 모두 오프 상태이므로, 기준 용량 Cref, 테스트 용량 Ctst과 접속하고 있는 노드 N1, N2의 전위는 전원 전위 Vdd에 달한다.
시간 t2∼t3 동안은, PMOS 트랜지스터 MP1, MP2, NMOS 트랜지스터 MN1, MN2 전부가 오프 상태로 된다. 이상적으로는 기준 용량 Cref, 테스트 용량 Ctst에 충전된 전하는 보존되므로, 노드 N1, N2의 전위는 전원 전위 Vdd를 유지한다.
시간 t3∼t4 동안은, NMOS 트랜지스터 MN1 및 MN2만 온 상태가 되므로, 기준 용량 Cref, 테스트 용량 Ctst에 충전된 전하는 접지 레벨로 방전되고, 노드 N1, N2의 전위는 접지 전위 Vss에 달한다.
시간 t4∼t5 동안은, 모든 MOS 트랜지스터가 오프 상태로 된다. 이상적으로는 기준 용량 Cref, 테스트 용량 Ctst는 방전이 완료되었을 때의 전위 접지 전위 Vss를 유지한다.
이상, 동작의 1주기 T(t1∼t5까지의 시간)에서, 이후 이 동작을 반복한다. 측정 장치에서 관측하는 것은 전류 Ir, It의 시간 평균값이다. 지금, 게이트 입력 파형(Gp, Gn)의 주파수를 f(=1/T)로 하면, 다음의 수학식 1, 2에 의해 타깃 용량값 Ct가 구해진다.
CBCM법의 장점은 수학식 1, 2에 도시한 바와 같이 더미 용량(기생 용량) Cm을 캔슬하여, 원하는 타깃 용량 Ct를 얻을 수 있다는 것이다.
이와 같이 CBCM법에 의해 용량값을 측정할 수 있다. 그러나, CBCM 회로를 이용한 용량값 측정 방법에 있어서, 테스트 용량 Ctst에 전하의 누설이 존재하고, 그 누설량을 충전 전류와 비교하여 무시할 수 없는 경우(예를 들면, 전류값으로 1% 이상), 관측되는 전류 It를 충전 전류로 취급하는 것은 측정한 용량값의 오차를 야기한다.
도 9는 누설 전류가 없는 경우를 상정한 테스트 용량 Ctst측의 등가 회로를 도시하는 회로도이다. 도 9에 도시한 바와 같이 누설 전류가 없는 경우에는 테스트 용량 Ctst와 저항 Rs(트랜지스터 저항 등)가 직렬로 접속된 구성과 등가로 된다.
도 10은 누설 전류가 있는 경우를 상정한 테스트 용량 Ctst측의 등가 회로를 도시하는 회로도이다. 도 10에 도시한 바와 같이 누설 전류가 있는 경우에는 테스트 용량 Ctst에 병렬로 저항 Rt가 추가 접속된 구성으로 된다.
도 11은 누설 전류가 있는 경우의 CBCM 회로의 등가 회로를 도시하는 회로도이다. 도 11에 도시한 바와 같이, 도 10에 도시한 회로 구성이 NMOS 트랜지스터 MN2의 드레인, 소스 사이에 접속되고, 전원 패드(54)로부터 공급되는 전류 It가 테스트 용량 Ctst에 전류 ICt가 흐름과 함께, 저항 Rt에도 전류 IRt로서 흐른다.
도 12는 누설 전류의 문제점을 지적하는 설명도이다. 도 12에 도시한 바와 같이 PMOS 게이트 전위 Gp의 인가에 의해 PMOS 트랜지스터 MP1을 온 상태로 하고 있는 기간(즉, NMOS 트랜지스터 MN1을 오프 상태로 해야 할 기간)에서도 전류 IRt가 누설 전류로서 흐른다.
종래의 CBCM법을 이용한 용량값의 측정(추출)은 전원 전압 Vdd측에서 관측되는 전류를, 전부 CBCM 회로를 구성하는 MOS 트랜지스터 및 테스트 용량 Ctst및 더미 용량 Cm에의 전하의 충전으로 가정하고 있다. 따라서, 누설 전류가 발생하는 경우, 실제로는 저항 Rt를 흐르는 누설 전류에 대응하는 전하도 충전 전하로서 취급되어, 실제의 용량값보다 큰 용량값으로 측정되는 문제점이 있었다.
본 발명은 상기 문제점을 해결하기 위해 이루어진 것으로, 측정 대상의 용량에 무시할 수 없는 레벨의 누설 전류가 발생하는 경우에도, 정확한 용량값이 측정 가능한 용량값 측정 방법을 얻는 것을 목적으로 한다.
도 1은 본 발명의 실시예인 용량값 측정 방법의 처리 순서를 설명하는 흐름도.
도 2는 PMOS 게이트 전위의 신호 파형을 도시하는 파형도.
도 3은 PMOS 게이트 전위의 신호예의 상세를 도시하는 파형도.
도 4는 도 3의 일부분에 있어서의 용량 전류 및 누설 전류의 시뮬레이션 결과를 도시하는 파형도.
도 5는 PMOS 게이트 전위의 신호예의 상세를 도시하는 파형도.
도 6은 도 5의 일부분에 있어서의 누설 전류의 시뮬레이션 결과를 도시하는 파형도.
도 7은 종래의 CBCM법을 채용한 CBCM용 회로의 구성을 도시하는 회로도.
도 8은 도 7에 도시한 CBCM용 회로 동작을 도시하는 타이밍도.
도 9는 누설 전류가 없는 경우를 상정한 테스트 용량 측의 등가 회로를 도시하는 회로도.
도 10은 누설 전류가 있는 경우를 상정한 테스트 용량측의 등가 회로를 도시하는 회로도.
도 11은 누설 전류가 있는 경우의 CBCM 회로의 등가 회로를 도시하는 회로도.
도 12는 누설 전류의 문제점을 지적하는 설명도.
〈도면의 주요 부분에 대한 부호의 설명〉
Cm: 더미 용량
Ctst: 테스트 용량
MN1, MN2 : NMOS 트랜지스터
MP1, MP2 : PMOS 트랜지스터
본 발명에 따른 용량값 측정 방법은, 충전용 트랜지스터를 포함하는 CBCM(Charge Based Capacitance Measurement)용 회로에 접속된 측정 대상 용량의용량값을 측정하는 방법으로서, (a) 상기 충전용 트랜지스터의 온/오프 동작을 소정 주기로 제어하는 제1 제어 신호를 상기 충전용 트랜지스터에 부여하여, 상기 충전용 트랜지스터를 통해 상기 측정 대상 용량에 공급되는 제1 테스트 전류의 전류량을 측정하는 단계와, (b) 상기 충전용 트랜지스터의 온/오프 동작을 상기 소정 주기로 제어하는 제2 제어 신호를 상기 충전용 트랜지스터에 부여하여, 상기 충전용 트랜지스터를 통해 상기 측정 대상 용량에 공급되는 제2 테스트 전류의 전류량을 측정하는 단계-상기 제2 제어 신호는 상기 제1 제어 신호에 비하여 상기 충전용 트랜지스터의 온 상태를 지시하는 기간이 소정배(所定倍)로 설정됨-와, (c) 상기 제1 및 제2 테스트 전류에 기초하여, 상기 측정 대상 용량에 부수하여 발생하는 누설 전류를 제거하고, 상기 측정 대상 용량의 충전에만 이용되는 용량 전류의 전류량을 산출하는 단계와, (d) 상기 용량 전류의 전류량에 적합한 충전 주파수를 산출하는 단계와, (e) 상기 용량 전류의 전류량 및 상기 충전 주파수에 기초하여 상기 측정 대상 용량의 용량값을 산출하는 단계를 포함하고 있다.
또한, 본 발명에 있어서, 상기 제2 제어 신호는 오프 상태를 지시하는 레벨로부터 온 상태를 지시하는 레벨로 천이하는 온 상태로의 천이 시간이 상기 제1 제어 신호에 있어서의 상기 온 상태로의 천이 시간에 대하여 상기 소정배의 길이로 설정된다.
또한, 본 발명에 있어서, 상기 제1 및 제2 제어 신호는 온 상태를 지시하는 레벨로부터 오프 상태를 지시하는 레벨로 천이하는 오프 상태로의 천이 시간이 모두 상기 제1 제어 신호에 있어서의 상기 온 상태로의 천이 시간에 비하여 짧게 설정된다.
〈실시예〉
도 1은 본 발명의 실시예인 용량값 측정 방법의 처리 순서를 설명하는 흐름도이다. 또, CBCM 회로의 구성은 도 7 및 도 11에 도시한 회로 구성과 마찬가지이다.
도 1을 참조하면, 단계 S1에서, PMOS 트랜지스터 MP1 및 MP2를 소정 주기로 온/오프 제어하는 PMOS 게이트 전위 Gp로서 노멀 PMOS 게이트 전위 Gp1을 이용하여, 수학식 1의 전류 Ic에 상당하는 테스트 전류 ICnorm을 측정한다.
그 후, 단계 S2에서, PMOS 게이트 전위 Gp로서, "L" 기간 및 하강 시간이 노멀 PMOS 게이트 전위 Gp1의 등비배(等比倍)의 온 기간 등비배 PMOS 게이트 전위 Gp2를 이용하여, 수학식 1의 전류 Ic에 상당하는 테스트 전류 ICrat를 측정한다. 따라서, 전류 ICnorm및 전류 ICrat는 모두 더미 용량 Cm의 충전용 전류 Ir이 제거되어 있다.
도 2는 노멀 PMOS 게이트 전위 Gp1 및 온 기간 등비배 PMOS 게이트 전위 Gp2를 도시하는 파형도이다. 노멀 PMOS 게이트 전위 Gp1은 통상 이용되는 PMOS 온 시간 PW("L"의 기간) 및 하강 시간 TF(온 천이 시간)를 갖는다. 또, Von은 CBCM 회로의 MOS 트랜지스터용 동작 전압이다.
한편, 온 기간 등비배 PMOS 게이트 전위 Gp2는, PMOS 트랜지스터 MP1 및 MP2를 온/오프되는 주기는 노멀 PMOS 게이트 전위 Gp1과 동일하지만, 듀티, 스루 레이트(slew rate)가 다르다.
즉, 온 기간 등비배 PMOS 게이트 전위 Gp2는, 도 2에 도시한 바와 같이 노멀 PMOS 게이트 전위 Gp1의 PMOS 온 시간 PW의 등비배 수 rat배의 길이(PW×rat)로 PMOS 온 시간이 설정되고, 하강 시간 TF의 등비배 수 rat(TF×rat)의 길이로 하강 시간이 설정된다.
또, 노멀 PMOS 게이트 전위 Gp1 및 온 기간 등비배 PMOS 게이트 전위 Gp2의 각각의 상승 시간(오프 천이 시간)은, 하강 시간 TF에 비하여 충분히 짧게 설정됨으로써, PMOS 트랜지스터의 게이트 용량 등의 타깃 용량의 방전 동작에 의한 오차를 억제할 수 있다.
도 3은 노멀 PMOS 게이트 전위 Gp1 및 온 기간 등비배 PMOS 게이트 전위 Gp2의 신호예의 상세를 도시하는 파형도이다. 도 4는 도 3의 영역 A1에서의 전류 ICt및 전류 IRt의 시뮬레이션 결과를 도시하는 파형도이다. 여기서는 등비배 수 rat를 "2"로 하고 있다.
도 4에 도시한 바와 같이, 누설 성분인 저항 Rt를 흐르는 누설 전류 IRt는 노드 N2의 전위에 의존하기 때문에, 하강 시간 TF가 충분히 길면 저항 Rt를 흐르는 전하량도 등비배 수 rat(=2)배 된다. 한편, 전류 ICt는 테스트 용량 Ctst의 충전에 순간적으로 흐르는 것에 지나지 않기 때문에, 노멀 PMOS 게이트 전위 Gp1과 온 기간 등비배 PMOS 게이트 전위 Gp2와의 사이에서 전하량에 차이는 생기지 않는다.
도 5는 노멀 PMOS 게이트 전위 Gp1 및 온 기간 등비배 PMOS 게이트 전위 Gp2의 신호예의 상세를 도시하는 파형도이다. 도 6은 도 5의 영역 A2에서의 누설 전류 IRt를 등비배 수 rat로 규격화(a. u.(arbitrary unit))한 시뮬레이션 결과를 도시하는 파형도이다. 여기서는 등비배 수 rat를 "2"로 하고 있다.
도 6에 도시한 바와 같이, 누설 전류 IRt의 전류값은, 노멀 PMOS 게이트 전위 Gp1의 경우와 온 기간 등비배 PMOS 게이트 전위 Gp2의 경우가 일치한다. 따라서, PMOS 게이트 전위 Gp의 1주기에서, 누설 전류 IRt가 흐르고 있는 기간이 등비배 수 rat배 긴 온 기간 등비배 PMOS 게이트 전위 Gp2 인가 시의 누설 전류 IRt는 노멀 PMOS 게이트 전위 Gp1 인가 시의 등비배 수 rat배의 전류량으로 측정되게 된다.
도 3∼도 6에 도시하는 시뮬레이션 결과로부터, 노멀 PMOS 게이트 전위 Gp1을 이용하는 경우에 대하여, 온 기간 등비배 PMOS 게이트 전위 Gp2를 이용하는 경우에는 누설 전류 IRt의 단위 시간당 전하량(즉, 전류의 시간 평균값)은 등비배 수 rat배가 되지만, 전류 ICt의 단위 시간당 전하량에 변화가 없는 것을 알 수 있다.
도 1로 되돌아가, 단계 S3에서, 전류 ICnorm및 전류 ICrat에 기초하여, 수학식 3을 이용하여, 누설 전류 IRt를 제거하고, 용량 전류 ICt성분만으로 이루어지는 용량 전류 CIC의 전류량을 산출한다.
상술한 바와 같이 전류 ICrat는 전류 ICnorm에 비하여, 등비배 수 rat배의 누설 전류 IRt의 전류량이 측정되기 때문에, 수학식 3을 실행하여 얻어지는 용량 전류 CIC에는 누설 전류 성분이 완전하게 제거된다.
다음으로, 단계 S4에서, 충전 주파수 frat를 산출한다. 전류 ICnorm과 전류 ICrat는 전류 ICt의 값은 동일하므로, 단계 S3에서 수학식 3을 실행함으로써, (rat-1)×ICt에 상당하는 전류량이 용량 전류 CIC로서 산출된 것으로 된다. 즉, (rat-1)회의 충전이 행해진 것과 등가가 되므로, 이하의 수학식 4를 실행하여 충전 주파수 frat를 구한다.
그리고, 단계 S5에서, 용량 전류 CIC 및 충전 주파수 frat에 기초하여, 이하의 수학식 5를 실행하여 타깃 용량 CCt를 구한다.
<시뮬레이션 검증 결과>
여기서, 타깃 용량 Ct(CCt)=100fF, 누설용 저항 Rt=100㏀, 저항 Rs=1200Ω, 더미 용량 Cm=0F인 경우의 시뮬레이션에 의해 얻어진 전류 ICnorm및 전류 ICrat에 기초하여, 실시예의 용량값 측정 방법으로 타깃 용량을 구한 결과, 타깃 용량 CCt는 102fF로 되고, 2%의 오차로 감소시킬 수 있었다.
또, 상술한 타깃 용량 Ct(CCt), 저항 Rs및 저항 Rt의 값은, 기존의 2주파법(two-frequency plan)을 이용하여 절연막 두께 1.6㎚(엘립소메트리(ellipsometry)법에 의해 측정한 값)의 MOSFET로부터 추출한 타깃 용량 Ct, 저항 Rs와, 추출값의 1/10 정도(누설 전류가 발생되기 쉽게 하기 위해서)의 저항 Rt이다.
마찬가지로, 수학식 1, 2에 기초하는 종래의 용량값 측정 방법에 의해 구한 타깃 용량 Ct는 1.4㎊이고, 1400%의 오차로 되었다.
이와 같이 실시예의 용량값 측정 방법은 단계 S3에서 수학식 3의 연산을 행함으로써, 테스트 용량 Ctst의 충전에만 이용되는 용량 전류 CIC의 전류량을 정확하게 산출할 수 있다.
그 결과, 이후의 단계 S4, S5를 실행함으로써, 테스트 용량 Ctst에 부수하여 발생하는 누설 전류를 제거한 정확한 테스트 용량 Ctst의 용량값을 산출할 수 있다.
이 때, 온 기간 등비배 PMOS 게이트 전위 Gp2는 "L" 기간 외에 하강 시간도등비배 수 rat배로 설정되어 있기 때문에, 확실하게 누설 전류 성분을 제거함으로써 정확한 상기 용량 전류의 전류량을 얻을 수 있다.
또, 본 실시예에서의 NMOS 게이트 전위 Gn의 신호 파형은, PMOS 게이트 전위 Gp가 노멀 PMOS 게이트 전위 Gp1 및 온 기간 등비배 PMOS 게이트 전위 Gp2의 어느 경우에서도, 충분히 방전할 수 있는 듀티, 스루 레이트로 설정한다. 이 때, 노멀 PMOS 게이트 전위 Gp1과 온 기간 등비배 PMOS 게이트 전위 Gp2의 경우에서 NMOS 게이트 전위 Gn의 파형 내용이 다르도록 변경해도 된다.
이상 설명한 바와 같이, 본 발명에서의 용량값 측정 방법의 단계 (a), (b)의 실행에 의해 측정되는 제1 및 제2 테스트 전류의 전류량은 각각 상기 용량 전류와 상기 누설 전류의 전류량의 합으로 된다.
단, 제2 테스트 전류는 제1 테스트 전류와 비교한 경우, 용량 전류가 동일하며, 누설 전류가 소정배의 전류량으로 된다.
따라서, 단계 (c)에서 제1 테스트 전류의 전류량을 상기 소정배한 후, 제2 테스트 전류의 전류량과의 차분을 취하는 등의 연산을 행함으로써, 측정 대상 용량의 충전에만 이용되는 용량 전류의 전류량을 정확하게 산출할 수 있다.
그 결과, 이후의 단계 (d) 및 (e)를 실행함으로써, 측정 대상 용량에 부수하여 발생하는 누설 전류를 제거한 정확한 측정 대상 용량의 용량값을 산출할 수 있다.
본 발명에 따른 용량값 측정 방법은, 제2 제어 신호의 온 상태로의 천이 시간도 제1 제어 신호의 소정배의 길이로 설정함으로써, 보다 정확한 상기 용량 전류의 전류량을 얻을 수 있어, 그 결과 정밀도가 높은 측정 대상 용량의 용량값을 산출할 수 있다.
본 발명에 따른 용량값 측정 방법은, 오프 상태로의 천이 시간을 충분히 짧게 함으로써, 측정 대상 용량의 방전에 의한 오차를 억제할 수 있다.

Claims (3)

  1. 충전용 트랜지스터를 포함하는 CBCM(Charge Based Capacitance Measurement)용 회로에 접속된 측정 대상 용량의 용량값 측정 방법에 있어서,
    (a) 상기 충전용 트랜지스터의 온/오프 동작을 소정 주기로 제어하는 제1 제어 신호를 상기 충전용 트랜지스터에 부여하여, 상기 충전용 트랜지스터를 통해 상기 측정 대상 용량에 공급되는 제1 테스트 전류의 전류량을 측정하는 단계와,
    (b) 상기 충전용 트랜지스터의 온/오프 동작을 상기 소정 주기로 제어하는 제2 제어 신호를 상기 충전용 트랜지스터에 부여하여, 상기 충전용 트랜지스터를 통해 상기 측정 대상 용량에 공급되는 제2 테스트 전류의 전류량을 측정하는 단계-상기 제2 제어 신호는 상기 제1 제어 신호에 비하여 상기 충전용 트랜지스터의 온 상태를 지시하는 기간이 소정배로 설정됨-와,
    (c) 상기 제1 및 제2 테스트 전류에 기초하여, 상기 측정 대상 용량에 부수하여 발생하는 누설 전류를 제거하고, 상기 측정 대상 용량의 충전에만 이용되는 용량 전류의 전류량을 산출하는 단계와,
    (d) 상기 용량 전류의 전류량에 적합한 충전 주파수를 산출하는 단계와,
    (e) 상기 용량 전류의 전류량 및 상기 충전 주파수에 기초하여 상기 측정 대상 용량의 용량값을 산출하는 단계
    를 포함한 용량값 측정 방법.
  2. 제1항에 있어서,
    상기 제2 제어 신호는 오프 상태를 지시하는 레벨로부터 온 상태를 지시하는 레벨로 천이하는 온 상태로의 천이 시간이, 상기 제1 제어 신호에 있어서의 상기 온 상태로의 천이 시간에 대하여 상기 소정배의 길이로 설정되는 용량값 측정 방법.
  3. 제2항에 있어서,
    상기 제1 및 제2 제어 신호는 온 상태를 지시하는 레벨로부터 오프 상태를 지시하는 레벨로 천이하는 오프 상태로의 천이 시간이, 모두 상기 제1 제어 신호에 있어서의 상기 온 상태로의 천이 시간에 비하여 짧게 설정되는 용량값 측정 방법.
KR1020020066094A 2002-06-07 2002-10-29 용량값 측정 방법 KR20030095174A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00166880 2002-06-07
JP2002166880A JP2004012321A (ja) 2002-06-07 2002-06-07 容量値測定方法

Publications (1)

Publication Number Publication Date
KR20030095174A true KR20030095174A (ko) 2003-12-18

Family

ID=29706736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020066094A KR20030095174A (ko) 2002-06-07 2002-10-29 용량값 측정 방법

Country Status (6)

Country Link
US (1) US6737870B2 (ko)
JP (1) JP2004012321A (ko)
KR (1) KR20030095174A (ko)
CN (1) CN1467807A (ko)
DE (1) DE10305380A1 (ko)
TW (1) TW561570B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230067397A (ko) * 2021-11-09 2023-05-16 테크위드유 주식회사 Mosfet의 누설 전류 제거 회로 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005055954A1 (de) * 2005-11-24 2007-05-31 Robert Bosch Gmbh Schaltungsanordnung und Verfahren zur Funktionsüberprüfung eines Leistungstransistors
TWI306950B (en) * 2006-11-06 2009-03-01 Macronix Int Co Ltd Method for measuring intrinsic capacitances of a mos device
US20110157070A1 (en) * 2009-12-31 2011-06-30 Silicon Laboratories Inc. System and method for configuring capacitive sensing speed
TWI381173B (zh) * 2008-10-29 2013-01-01 Raydium Semiconductor Corp 電容量測電路及其電容量測方法
US9086450B2 (en) 2010-10-04 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for measuring capacitances of capacitors
CN103472311A (zh) * 2013-09-13 2013-12-25 上海集成电路研发中心有限公司 测量小电容失配特性的测试结构和方法
CN103675468A (zh) * 2013-12-26 2014-03-26 天津市松正电动汽车技术股份有限公司 一种动态检测超级电容容值的方法
US9952268B1 (en) * 2015-09-17 2018-04-24 Pdf Solutions, Inc. Method for accurate measurement of leaky capacitors using charge based capacitance measurements
CN107991543B (zh) * 2017-12-18 2024-03-26 深圳芯能半导体技术有限公司 绝缘栅双极型晶体管的栅极电荷量测量电路及其测量方法
CN111562464B (zh) * 2020-05-12 2022-04-08 国网山东省电力公司电力科学研究院 中性点不接地系统的参数在线测试方法、存储介质及装置
CN112557862A (zh) * 2020-11-26 2021-03-26 徐州天力电子科技有限公司 一种具有检测电源电容装置的控制器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0560813A (ja) * 1991-08-30 1993-03-12 Yutaka Nishimura 静電容量測定法
US5633594A (en) * 1994-11-28 1997-05-27 Nec Corporation Differential type capacitive sensor system
KR970045241U (ko) * 1995-12-29 1997-07-31 콘덴서의 전기적특성 측정장치
JPH101129A (ja) * 1996-06-14 1998-01-06 Fuji Photo Film Co Ltd 直方体状ケース
KR20020025339A (ko) * 2000-09-28 2002-04-04 윤영석 전류 펄스폭을 이용한 전기 집진기용 정전용량 측정장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4060516B2 (ja) 2000-05-30 2008-03-12 株式会社リコー 回路シミュレーションのためのパラメータ抽出方法及びパラメータ抽出装置、並びに回路シミュレーションシステム
TW472335B (en) * 2001-01-31 2002-01-11 Nat Science Council Structure for measuring parasitic capacitance of metal interconnects and its measuring method
US20030098695A1 (en) * 2001-11-28 2003-05-29 Hsieh Tsung Hsuan Circuit and method for measuring capacitance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0560813A (ja) * 1991-08-30 1993-03-12 Yutaka Nishimura 静電容量測定法
US5633594A (en) * 1994-11-28 1997-05-27 Nec Corporation Differential type capacitive sensor system
KR970045241U (ko) * 1995-12-29 1997-07-31 콘덴서의 전기적특성 측정장치
JPH101129A (ja) * 1996-06-14 1998-01-06 Fuji Photo Film Co Ltd 直方体状ケース
KR20020025339A (ko) * 2000-09-28 2002-04-04 윤영석 전류 펄스폭을 이용한 전기 집진기용 정전용량 측정장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230067397A (ko) * 2021-11-09 2023-05-16 테크위드유 주식회사 Mosfet의 누설 전류 제거 회로 장치

Also Published As

Publication number Publication date
JP2004012321A (ja) 2004-01-15
TW561570B (en) 2003-11-11
US6737870B2 (en) 2004-05-18
DE10305380A1 (de) 2003-12-24
US20030227291A1 (en) 2003-12-11
CN1467807A (zh) 2004-01-14

Similar Documents

Publication Publication Date Title
Linares-Barranco et al. On the design and characterization of femtoampere current-mode circuits
US7404157B2 (en) Evaluation device and circuit design method used for the same
US6894520B2 (en) Semiconductor device and capacitance measurement method
JP5170086B2 (ja) リーク電流検出回路、ボディバイアス制御回路、半導体装置及び半導体装置の試験方法
KR20030095174A (ko) 용량값 측정 방법
US7791357B2 (en) On silicon interconnect capacitance extraction
US9667138B2 (en) Dynamic threshold generator for use in adaptive body biasing of a MOS
US7952343B2 (en) Current measurement circuit and method
US6501283B2 (en) Circuit configuration for measuring the capacitance of structures in an integrated circuit
US7342406B2 (en) Methods and apparatus for inline variability measurement of integrated circuit components
US20060261840A1 (en) System and method for determining channel mobility
TWI240078B (en) Circuit for measuring capacitance and measuring method using the same
Huang et al. Prediction of aging impact on electromagnetic susceptibility of an operational amplifier
JP2005024559A (ja) 集積回路のrc時定数と目標値の比率を求める方法および装置
US9952268B1 (en) Method for accurate measurement of leaky capacitors using charge based capacitance measurements
KR101167203B1 (ko) 반도체 장치의 기생 커패시턴스 및 누설전류를 측정하는 측정 회로
KR100731086B1 (ko) Mosfet에서 플로팅 게이트 커패시턴스 측정 방법
JP2004228104A (ja) 半導体集積回路
JP4280915B2 (ja) 電流−電圧変換回路
US9772366B2 (en) Circuits and methods of testing a device under test using the same
KR20060100078A (ko) CBCM(Charge BasedCapacitance Measurement)회로를이용한 CMOS 이미지 센서의 암전류 측정 방법
JP3126846B2 (ja) ゲート容量の測定方法及び該方法に用いる測定回路
JP3096189B2 (ja) 配線容量の測定方法
KR20090120178A (ko) 반도체 메모리 소자의 테스트 방법
Caviglia et al. A large-signal model for SOI MOSFETs including dynamic self-heating effects

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee