JP2004012321A

JP2004012321A - 容量値測定方法

Info

Publication number: JP2004012321A
Application number: JP2002166880A
Authority: JP
Inventors: Takeshi Okagaki; 岡垣　健; Motoaki Tanizawa; 谷沢　元昭; Tatsuya Kunikiyo; 国清　辰也
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-06-07
Filing date: 2002-06-07
Publication date: 2004-01-15
Also published as: TW561570B; DE10305380A1; US6737870B2; CN1467807A; KR20030095174A; US20030227291A1

Abstract

【課題】測定対象の容量に無視できないレベルのリーク電流が発生する場合でも、正確な容量値が測定可能な容量値測定方法を得る。
【解決手段】ステップＳ１で、ＰＭＯＳトランジスタＭＰ１及びＭＰ２を所定周期でオン／オフ制御するＰＭＯＳゲート電位ＧｐとしてノーマルＰＭＯＳゲート電位Ｇｐ１を用いて、テスト電流ＩＣｎｏｒｍを測定する。その後、ステップＳ２で、ＰＭＯＳゲート電位Ｇｐとして、“Ｌ”期間及び立下がり時間がノーマルＰＭＯＳゲート電位Ｇｐ１の等比倍のオン期間等比倍ＰＭＯＳゲート電位Ｇｐ２を用いて電流ＩＣｒａｔを測定する。ステップＳ３で、電流ＩＣｎｏｒｍ及び電流ＩＣｒａｔに基づき、リーク電流ＩＲｔを除去し、容量電流ＩＣｔ成分のみからなる容量電流ＣＩＣの電流量を算出する。その後、ステップＳ５で、容量電流ＣＩＣ及びステップＳ４で求めた充電周波数ｆｒａｔに基づき、ターゲット容量ＣＣｔを求める。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
この発明はＣＢＣＭ（Ｃｈａｒｇｅ　Ｂａｓｅｄ　Ｃａｐａｃｉｔａｎｃｅ　Ｍｅａｓｕｒｅｍｅｎｔ）回路を用いた容量値測定方法に関する。
【０００２】
【従来の技術】
（ＣＢＣＭ法の基本原理）
ＣＢＣＭ法はＬＣＲメータなどのＡＣ測定器では十分な精度が得られないｓｕｂ−ｆＦレベル（１０^−１５Ｆ以下）の容量値測定用回路である。
【０００３】
図７は従来のＣＢＣＭ法を採用したＣＢＣＭ用回路の構成を示す回路図である。同図に示すように、ＰＭＯＳトランジスタＭＰ１及びＮＭＯＳトランジスタＭＮ１が直列に接続され、ＰＭＯＳトランジスタＭＰ２及びＮＭＯＳトランジスタＭＮ２が直列に接続される。そして、ＰＭＯＳトランジスタＭＰ１のソースが電源パッド５２に、ＰＭＯＳトランジスタＭＰ２のソースが電源パッド５４に接続され、ＮＭＯＳトランジスタＭＮ１及びＭＮ２のソースが共通に接地レベルに接続される。また、ＰＭＯＳトランジスタＭＰ１及びＭＰ２のゲートにはＰＭＯＳゲート電位Ｇｐが印加され、ＮＭＯＳトランジスタＭＮ１及びＭＮ２のゲートにはＮＭＯＳゲート電位Ｇｎが印加される。
【０００４】
そして、ＮＭＯＳトランジスタＭＮ１のドレイン（ノードＮ１），ソース間に基準容量Ｃｒｅｆ（容量値＝Ｃｍ（ダミー容量））が設けられ、ＮＭＯＳトランジスタＭＮ２のドレイン（ノードＮ２），ソース間にテスト容量Ｃｔｓｔ（容量値＝Ｃｍ＋Ｃｔ（ターゲット容量））が設けられる。図７で示すＣＢＣＭ用回路の目的は、ターゲット容量Ｃｔを測定することである。
【０００５】
図８は図７で示したＣＢＣＭ用回路動作を示すタイミング図である。以下、同図を参照して、従来のＣＢＣＭ用回路による容量値測定動作を説明する。
【０００６】
同図に示すように、ＰＭＯＳゲート電位Ｇｐ及びＮＭＯＳゲート電位Ｇｎの入力電圧波形は、どの時間においても、ＮＭＯＳトランジスタＭＮ１，ＭＮ２及びＰＭＯＳトランジスタＭＰ１，ＭＰ２のうち、少なくとも一方はオフするように与えられる。したがって、同一時間において、ＰＭＯＳトランジスタＭＰ１からＮＭＯＳトランジスタＭＮ１へ、あるいは、ＰＭＯＳトランジスタＭＰ２からＮＭＯＳトランジスタＭＮ２へ流れる貫通電流は生じない。
【０００７】
図８に示すように、時間ｔ１〜ｔ２の間、ＰＭＯＳトランジスタＭＰ１及びＭＰ２がオンして、電源パッド５２及び５４から電流Ｉｒ，Ｉｔを供給することにより、基準容量Ｃｒｅｆ及びテスト容量Ｃｔｓｔを充電する。この間、ＮＭＯＳトランジスタＭＮ１及びＭＮ２は共にオフ状態であるため、基準容量Ｃｒｅｆ，テスト容量Ｃｔｓｔと接続しているノードＮ１，Ｎ２の電位は電源電位Ｖｄｄに達する。
【０００８】
時間ｔ２〜ｔ３間は、ＰＭＯＳトランジスタＭＰ１，ＭＰ２，ＮＭＯＳトランジスタＭＮ１，ＭＮ２の全てがオフになる。理想的には、基準容量Ｃｒｅｆ，テスト容量Ｃｔｓｔに充電された電荷は保存されるため、ノードＮ１，Ｎ２の電位は電源電位Ｖｄｄを維持する。
【０００９】
時間ｔ３〜ｔ４間は、ＮＭＯＳトランジスタＭＮ１及びＭＮ２のみオンするため、基準容量Ｃｒｅｆ，テスト容量Ｃｔｓｔに充電された電荷は接地レベルへ放電され、ノードＮ１，Ｎ２の電位は接地電位Ｖｓｓに達する。
【００１０】
時間ｔ４〜ｔ５間は、全てのＭＯＳトランジスタがオフ状態になる。理想的には、基準容量Ｃｒｅｆ，テスト容量Ｃｔｓｔは放電が完了したときの電位接地電位Ｖｓｓを維持する。
【００１１】
以上が動作の１周期Ｔ（ｔ１〜ｔ５までの時間）で、以降、この動作を繰り返す。測定装置で観測するのは、電流Ｉｒ，Ｉｔの時間平均値である。今、ゲート入力波形（Ｇｐ，Ｇｎ）の周波数をｆ（＝１／Ｔ）とすると、次の（１），（２）式によってターゲット容量値Ｃｔが求められる。
【００１２】
【数１】

【００１３】
【数２】

【００１４】
ＣＢＣＭ法の長所は、（１）式に示すようにダミー容量（寄生容量）Ｃｍをキャンセルして、所望のターゲット容量Ｃｔを得ることができることである。
【００１５】
【発明が解決しようとする課題】
このようにＣＢＣＭ法によって容量値を測定することができる。しかし、ＣＢＣＭ回路を用いた容量値測定方法において、テスト容量Ｃｔｓｔに電荷のリークが存在し、そのリーク量が充電電流と比較して無視できない場合（例えば、電流値で１％以上）、観測される電流Ｉｔを充電電流として扱うことは測定した容量値の誤差を引き起こしてしまう。
【００１６】
図９はリーク電流がない場合を想定したテスト容量Ｃｔｓｔ側の等価回路を示す回路図である。同図に示すように、リーク電流がない場合は、テスト容量Ｃｔｓｔと抵抗Ｒｓ（トランジスタ抵抗等）とが直列に接続された構成と等価となる。
【００１７】
図１０はリーク電流がある場合を想定したテスト容量Ｃｔｓｔ側の等価回路を示す回路図である。同図に示すように、リーク電流がある場合はテスト容量Ｃｔｓｔに並列に抵抗Ｒｔが追加接続された構成となる。
【００１８】
図１１はリーク電流がある場合のＣＢＣＭ回路の等価回路を示す回路図である。同図に示すように、図１０で示した回路構成がＮＭＯＳトランジスタＭＮ２のドレイン，ソース間に接続され、電源パッド５４から供給される電流Ｉｔがテスト容量Ｃｔｓｔに電流ＩＣｔが流れるとともに、抵抗Ｒｔにも電流ＩＲｔとして流れる。
【００１９】
図１２はリーク電流の問題点指摘用の説明図である。同図に示すように、ＰＭＯＳゲート電位ＧｐよりＰＭＯＳトランジスタＭＰ１をオン状態にしている期間（すなわち、ＮＭＯＳトランジスタＭＮ１をオフ状態にすべき期間）においても電流ＩＲｔがリーク電流として流れてしまう。
【００２０】
従来のＣＢＣＭ法を用いた容量値の測定（抽出）は、電源電圧Ｖｄｄ側で観測される電流を、全てＣＢＣＭ回路を構成するＭＯＳトランジスタ並びにテスト容量Ｃｔｓｔ及びダミー容量Ｃｍへの電荷の充電と仮定している。したがって、リーク電流が発生する場合、実際には抵抗Ｒｔを流れるリーク電流に対応する電荷も充電電荷として取り扱ってしまうことになり、実際の容量値よりも大きな容量値で測定してしまうという問題点があった。
【００２１】
この発明は上記問題点を解決するためになされたもので、測定対象の容量に無視できないレベルのリーク電流が発生する場合でも、正確な容量値が測定可能な容量値測定方法を得ることを目的とする。
【００２２】
【課題を解決するための手段】
この発明に係る容量値測定方法は、充電用トランジスタを含むＣＢＣＭ（Ｃｈａｒｇｅ　Ｂａｓｅｄ　Ｃａｐａｃｉｔａｎｃｅ　Ｍｅａｓｕｒｅｍｅｎｔ）用回路に接続された測定対象容量の容量値を測定する方法であって、（ａ）前記充電用トランジスタのオン／オフ動作を所定周期で制御する第１の制御信号を前記充電用トランジスタに付与して、前記充電用トランジスタを介して前記測定対象容量に供給される第１のテスト電流の電流量を測定するステップと、（ｂ）前記充電用トランジスタのオン／オフ動作を前記所定周期で制御する第２の制御信号を前記充電用トランジスタに付与して、前記充電用トランジスタを介して前記測定対象容量に供給される第２のテスト電流の電流量を測定するステップとを備え、前記第２の制御信号は前記第１の制御信号に比べ前記充電用トランジスタのオン状態を指示する期間が所定倍に設定され、（ｃ）前記第１及び第２のテスト電流に基づき、前記測定対象容量に付随して発生するリーク電流を除去し、前記測定対象容量の充電にのみ用いられる容量電流の電流量を算出するステップと、（ｄ）前記容量電流の電流量に適合する充電周波数を算出するステップと、（ｅ）前記容量電流の電流量及び前記充電周波数に基づき前記測定対象容量の容量値を算出するステップと、を備えている。
【００２３】
また、請求項２の発明は、請求項１記載の容量値測定方法であって、前記第２の制御信号は、オフ状態を指示するレベルからオン状態を指示するレベルに遷移するオン遷移時間が前記第１の制御信号における前記オン遷移時間に対し前記所定倍の長さに設定される。
【００２４】
また、請求項３の発明は、請求項２記載の容量値測定方法であって、前記第１及び第２の制御信号はオン状態を指示するレベルからオフ状態を指示するレベルに遷移するオフ遷移時間が共に前記第１の制御信号における前記オン遷移時間に比べ短く設定される。
【００２５】
【発明の実施の形態】
図１はこの発明の実施の形態である容量値測定方法の処理手順を示すフローチャートである。なお、ＣＢＣＭ回路の構成は図７及び図１１で示した回路構成と同様である。
【００２６】
同図を参照して、ステップＳ１で、ＰＭＯＳトランジスタＭＰ１及びＭＰ２を所定周期でオン／オフ制御するＰＭＯＳゲート電位ＧｐとしてノーマルＰＭＯＳゲート電位Ｇｐ１を用いて、（１）式の電流Ｉｃに相当するテスト電流ＩＣｎｏｒｍを測定する。
【００２７】
その後、ステップＳ２で、ＰＭＯＳゲート電位Ｇｐとして、“Ｌ”期間及び立下がり時間がノーマルＰＭＯＳゲート電位Ｇｐ１の等比倍のオン期間等比倍ＰＭＯＳゲート電位Ｇｐ２を用いて、（１）式の電流Ｉｃに相当するテスト電流ＩＣｒａｔを測定する。したがって、電流ＩＣｎｏｒｍ及び電流ＩＣｒａｔは共にダミー容量Ｃｍの充電用の電流Ｉｒは除去されている。
【００２８】
図２はノーマルＰＭＯＳゲート電位Ｇｐ１及びオン期間等比倍ＰＭＯＳゲート電位Ｇｐ２を示す波形図である。ノーマルＰＭＯＳゲート電位Ｇｐ１は通常用いられるＰＭＯＳオン時間ＰＷ（“Ｌ”の期間）及び立下がり時間ＴＦ（オフ遷移時間）を有する。なお、ＶｏｎはＣＢＣＭ回路のＭＯＳトランジスタ用の動作電圧である。
【００２９】
一方、オン期間等比倍ＰＭＯＳゲート電位Ｇｐ２は、ＰＭＯＳトランジスタＭＰ１及びＭＰ２をオン／オフされる周期はノーマルＰＭＯＳゲート電位Ｇｐ１と同じであるが、デューティー，スルーレートが異なる。
【００３０】
すなわち、オン期間等比倍ＰＭＯＳゲート電位Ｇｐ２は、図２に示すように、ノーマルＰＭＯＳゲート電位Ｇｐ１のＰＭＯＳオン時間ＰＷの等比倍数ｒａｔ倍の長さ（ＰＷ×ｒａｔ）にＰＭＯＳオン時間が設定され、立下がり時間ＴＦの等比倍数ｒａｔ（ＴＦ×ｒａｔ）の長さに立下がり時間が設定される。
【００３１】
なお、ノーマルＰＭＯＳゲート電位Ｇｐ１及びオン期間等比倍ＰＭＯＳゲート電位Ｇｐ２のそれぞれの立ち上がり時間は、立下がり時間ＴＦに比べて十分短く設定することにより、ＰＭＯＳトランジスタのゲート容量等のターゲット容量の放電動作による誤差を抑えることができる。
【００３２】
図３はノーマルＰＭＯＳゲート電位Ｇｐ１及びオン期間等比倍ＰＭＯＳゲート電位Ｇｐ２の信号例の詳細を示す波形図である。図４は図３の領域Ａ１における電流ＩＣｔ及び電流ＩＲｔのシミュレーション結果を示す波形図である。ここでは、等比倍数ｒａｔを“２”としている。
【００３３】
図４に示すように、リーク成分である抵抗Ｒｔを流れるリーク電流ＩＲｔはノードＮ２の電位に依存するため、立下がり時間ＴＦが十分長ければ抵抗Ｒｔを流れる電荷量も等比倍数ｒａｔ（＝２）倍される。一方、電流ＩＣｔはテスト容量Ｃｔｓｔの充電に瞬間的に流れるにすぎないため、ノーマルＰＭＯＳゲート電位Ｇｐ１とオン期間等比倍ＰＭＯＳゲート電位Ｇｐ２との間で電荷量に差は生じない。
【００３４】
図５はノーマルＰＭＯＳゲート電位Ｇｐ１及びオン期間等比倍ＰＭＯＳゲート電位Ｇｐ２の信号例の詳細を示す波形図である。図６は図５の領域Ａ２におけるリーク電流ＩＲｔを等比倍数ｒａｔで規格化（ａ．ｕ（ａｒｂｉｔｒａｒｙ　ｕｎｉｔ））したシミュレーション結果を示す波形図である。ここでは、等比倍数ｒａｔを“２”としている。
【００３５】
図６に示すように、リーク電流ＩＲｔの電流値は、ノーマルＰＭＯＳゲート電位Ｇｐ１の場合とオン期間等比倍ＰＭＯＳゲート電位Ｇｐ２の場合とで一致する。したがって、ＰＭＯＳゲート電位Ｇｐの１周期において、リーク電流ＩＲｔの流れている期間が等比倍数ｒａｔ倍長いオン期間等比倍ＰＭＯＳゲート電位Ｇｐ２印加時のリーク電流ＩＲｔは、ノーマルＰＭＯＳゲート電位Ｇｐ１印加時の等比倍数ｒａｔ倍の電流量で測定されることになる。
【００３６】
図３〜図６で示すシミュレーション結果から、ノーマルＰＭＯＳゲート電位Ｇｐ１を用いる場合に対し、オン期間等比倍ＰＭＯＳゲート電位Ｇｐ２を用いる場合は、リーク電流ＩＲｔの単位時間当たりの電荷量（すなわち、電流の時間平均値）は等比倍数ｒａｔ倍になるが、電流ＩＣｔの単位時間当たりの電荷量に変化がないことがわかる。
【００３７】
図１に戻って、ステップＳ３で、電流ＩＣｎｏｒｍ及び電流ＩＣｒａｔに基づき、（３）式を用いて、リーク電流ＩＲｔを除去し、容量電流ＩＣｔ成分のみからなる容量電流ＣＩＣの電流量を算出する。
【００３８】
【数３】

【００３９】
前述したように、電流ＩＣｒａｔは電流ＩＣｎｏｒｍに比べ、等比倍数ｒａｔ倍のリーク電流ＩＲｔの電流量が測定されるため、（３）式を実行して得られる容量電流ＣＩＣにはリーク電流成分が完全に除去される。
【００４０】
次に、ステップＳ４で、充電周波数ｆｒａｔを算出する。電流ＩＣｎｏｒｍと電流ＩＣｒａｔとは電流ＩＣｔの値は同一であるため、ステップＳ３で（３）式を実行することにより、（ｒａｔ−１）×ＩＣｔに相当する電流量が容量電流ＣＩＣとして算出されたことになる。すなわち、（ｒａｔ−１）回の充電が行われたことと等価になるため、以下の（４）式を実行して充電周波数ｆｒａｔを求める。
【００４１】
【数４】

【００４２】
そして、ステップＳ５で、容量電流ＣＩＣ及び充電周波数ｆｒａｔに基づき、以下の（５）式を実行してターゲット容量ＣＣｔを求める。
【００４３】
【数５】

【００４４】
（シミュレーション検証結果）
ここで、ターゲット容量Ｃｔ（ＣＣｔ）＝１００ｆＦ、リーク用抵抗Ｒｔ＝１００ＫΩ、抵抗Ｒｓ＝１２００Ω、ダミー容量Ｃｍ＝０Ｆとの場合のシミュレーションにより得られた電流ＩＣｎｏｒｍ及び電流ＩＣｒａｔに基づき、実施の形態の容量値測定方法でターゲット容量を求めた結果、ターゲット容量ＣＣｔは１０２ｆＦとなり、２％の誤差に収めることができた。
【００４５】
なお、上述したターゲット容量Ｃｔ（ＣＣｔ）、抵抗Ｒｔ及び抵抗Ｒｓの値は、既存の２周波法を用いて絶縁膜厚１．６ｎｍ（エリプソ値（エリプソメトリ法によって測定した値））のＭＯＳＦＥＴから抽出したターゲット容量Ｃｔ、抵抗Ｒｓと、抽出値の１／１０程度（リーク電流を生じやすくするため）の抵抗Ｒｔである。
【００４６】
同様に、（１）式及び（２）式に基づく従来の容量値測定方法により求めたターゲット容量Ｃｔは１．４ｐＦであり、１４００％の誤差となった。
【００４７】
このように、実施の形態の容量値測定方法は、ステップＳ３で（３）式の演算を行うことにより、テスト容量Ｃｔｓｔの充電にのみ用いられる容量電流ＣＩＣの電流量を正確に算出することができる。
【００４８】
その結果、以後のステップＳ４，Ｓ５を実行することにより、テスト容量Ｃｔｓｔに付随して発生するリーク電流を除去した正確なテスト容量Ｃｔｓｔの容量値を算出することができる。
【００４９】
この際、オン期間等比倍ＰＭＯＳゲート電位Ｇｐ２は“Ｌ”期間に加え、立下がり時間も等比倍数ｒａｔ倍設定しているため、確実にリーク電流成分を除去することにより正確な上記容量電流の電流量を得ることができる。
【００５０】
なお、本実施の形態におけるＮＭＯＳゲート電位Ｇｎの信号波形は、ＰＭＯＳゲート電位ＧｐがノーマルＰＭＯＳゲート電位Ｇｐ１及びオン期間等比倍ＰＭＯＳゲート電位Ｇｐ２のいずれの場合であっても、十分に放電できるデューティー，スルーレートに設定する。この際、ノーマルＰＭＯＳゲート電位Ｇｐ１とオン期間等比倍ＰＭＯＳゲート電位Ｇｐ２との場合でＮＭＯＳゲート電位Ｇｎの波形内容を異なる変更しても良い。
【００５１】
【発明の効果】
以上説明したように、この発明における請求項１記載の容量値測定方法のステップ（ａ），（ｂ）の実行によって測定される第１及び第２のテスト電流の電流量はそれぞれ上記容量電流と上記リーク電流の電流量の和となる。
【００５２】
ただし、第２のテスト電流は、第１のテスト電流と比較した場合、容量電流が同じで、リーク電流が所定倍の電流量となる。
【００５３】
したがって、ステップ（ｃ）で第１のテスト電流の電流量を上記所定倍した後、第２のテスト電流の電流量との差分をとる等の演算を行うことにより、測定対象容量の充電にのみ用いられる容量電流の電流量を正確に算出することができる。
【００５４】
その結果、以後のステップ（ｄ）及び（ｅ）を実行することにより、測定対象容量に付随して発生するリーク電流を除去した正確な測定対象容量の容量値を算出することができる。
【００５５】
請求項２記載の容量値測定方法は、第２の制御信号のオン遷移時間も第１の制御信号の所定倍の長さに設定することにより、より正確な上記容量電流の電流量を得ることができ、その結果、精度の高い測定対象容量の容量値を算出することができる。
【００５６】
請求項３記載の容量値測定方法は、オフ状態遷移時間を十分短くすることにより、測定対象容量の放電による誤差を抑制することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態である容量値測定方法の処理手順を示すフローチャートである。
【図２】ＰＭＯＳゲート電位の信号波形を示す波形図である。
【図３】ＰＭＯＳゲート電位の信号例の詳細を示す波形図である。
【図４】図３の一部分における容量電流及びリーク電流のシミュレーション結果を示す波形図である。
【図５】ＰＭＯＳゲート電位の信号例の詳細を示す波形図である。
【図６】図５の一部分におけるリーク電流のシミュレーション結果を示す波形図である。
【図７】従来のＣＢＣＭ法を採用したＣＢＣＭ用回路の構成を示す回路図である。
【図８】図７で示したＣＢＣＭ用回路動作を示すタイミング図である。
【図９】リーク電流がない場合を想定したテスト容量ｔ側の等価回路を示す回路図である。
【図１０】リーク電流がある場合を想定したテスト容量側の等価回路を示す回路図である。
【図１１】リーク電流がある場合のＣＢＣＭ回路の等価回路を示す回路図である。
【図１２】リーク電流の問題点指摘用の説明図である。
【符号の説明】
Ｃｍ　ダミー容量、Ｃｔｓｔ　テスト容量、ＭＮ１，ＭＮ２　ＮＭＯＳトランジスタ、ＭＰ１，ＭＰ２　ＰＭＯＳトランジスタ。

Claims

充電用トランジスタを含むＣＢＣＭ（Ｃｈａｒｇｅ　Ｂａｓｅｄ　Ｃａｐａｃｉｔａｎｃｅ　Ｍｅａｓｕｒｅｍｅｎｔ）用回路に接続された測定対象容量の容量値測定方法であって、
（ａ）前記充電用トランジスタのオン／オフ動作を所定周期で制御する第１の制御信号を前記充電用トランジスタに付与して、前記充電用トランジスタを介して前記測定対象容量に供給される第１のテスト電流の電流量を測定するステップと、
（ｂ）前記充電用トランジスタのオン／オフ動作を前記所定周期で制御する第２の制御信号を前記充電用トランジスタに付与して、前記充電用トランジスタを介して前記測定対象容量に供給される第２のテスト電流の電流量を測定するステップとを備え、前記第２の制御信号は前記第１の制御信号に比べ前記充電用トランジスタのオン状態を指示する期間が所定倍に設定され、
（ｃ）前記第１及び第２のテスト電流に基づき、前記測定対象容量に付随して発生するリーク電流を除去し、前記測定対象容量の充電にのみ用いられる容量電流の電流量を算出するステップと、
（ｄ）前記容量電流の電流量に適合する充電周波数を算出するステップと、
（ｅ）前記容量電流の電流量及び前記充電周波数に基づき前記測定対象容量の容量値を算出するステップと、
を備えた容量値測定方法。
請求項１記載の容量値測定方法であって、
前記第２の制御信号は、オフ状態を指示するレベルからオン状態を指示するレベルに遷移するオン遷移時間が前記第１の制御信号における前記オン遷移時間に対し前記所定倍の長さに設定される、
容量値測定方法。
請求項２記載の容量値測定方法であって、
前記第１及び第２の制御信号はオン状態を指示するレベルからオフ状態を指示するレベルに遷移するオフ遷移時間が共に前記第１の制御信号における前記オン遷移時間に比べ短く設定される、
容量値測定方法。