JP2006278360A - パワーmosトランジスタの評価方法,モデル抽出プログラム,および回路シミュレーション方法 - Google Patents
パワーmosトランジスタの評価方法,モデル抽出プログラム,および回路シミュレーション方法 Download PDFInfo
- Publication number
- JP2006278360A JP2006278360A JP2005090342A JP2005090342A JP2006278360A JP 2006278360 A JP2006278360 A JP 2006278360A JP 2005090342 A JP2005090342 A JP 2005090342A JP 2005090342 A JP2005090342 A JP 2005090342A JP 2006278360 A JP2006278360 A JP 2006278360A
- Authority
- JP
- Japan
- Prior art keywords
- drain voltage
- drain
- mos transistor
- power mos
- vda
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 パワーMOSトランジスタの自己発熱特性を正確に反映した評価方法を提供することを目的とする。
【解決手段】 ドレイン電圧の上昇に伴いドレイン電流が低下し始める場合に(S102)、ドレイン電圧の上昇に伴いドレイン電流が低下し始めるドレイン電圧VDAを測定し(S103)、ドレイン電圧<(≦)VDA領域ではId−Vd特性データを、ドレイン電圧≧(>)VDA領域ではパワーMOSトランジスタの自己発熱を抑制して測定したId−Vd特性データを用いて自己発熱特性を正確に反映したパワートランジスタの回路シミュレーション用モデルパラメータを抽出することにより(S104,S105,S106)、パワーMOSトランジスタの自己発熱特性を正確に反映した評価方法を提供することができる。
【選択図】 図1
【解決手段】 ドレイン電圧の上昇に伴いドレイン電流が低下し始める場合に(S102)、ドレイン電圧の上昇に伴いドレイン電流が低下し始めるドレイン電圧VDAを測定し(S103)、ドレイン電圧<(≦)VDA領域ではId−Vd特性データを、ドレイン電圧≧(>)VDA領域ではパワーMOSトランジスタの自己発熱を抑制して測定したId−Vd特性データを用いて自己発熱特性を正確に反映したパワートランジスタの回路シミュレーション用モデルパラメータを抽出することにより(S104,S105,S106)、パワーMOSトランジスタの自己発熱特性を正確に反映した評価方法を提供することができる。
【選択図】 図1
Description
本発明は半導体集積回路のシミュレーション用モデルパラメータを抽出するパワーMOSトランジスタの評価方法に関するものである。
近年、半導体集積回路の設計、解析に用いられるプログラムの代表的なものにSPICE(Simulation Program with Integrated Circuit Emphasis)があり、シミュレーションモデルとしてBSIM(Berkley Short−channel IGFET Model)などのMOS型トランジスタモデルがある。これらのモデルのパラメータを抽出するためのデバイス特性は、例えば、半導体パラメータアナライザやモジュラDCソース/モニタ・ユニットなどの評価装置を用いて評価することが広く行われている。
図4,図5を参照して従来のパラメータ抽出方法を説明する。
図4は従来のパワーMOSトランジスタの回路シミュレーション用モデルパラメータを抽出する方法を説明するフロー図、図5は従来のパワーMOSトランジスタの評価構成図である。
図4は従来のパワーMOSトランジスタの回路シミュレーション用モデルパラメータを抽出する方法を説明するフロー図、図5は従来のパワーMOSトランジスタの評価構成図である。
図4において、まず、半導体パラメータアナライザやモジュラDCソース/モニタ・ユニットなどの評価装置を用いて、対象となるパワーMOSトランジスタのId−Vd特性や、Id−Vg特性などの電気的特性を測定する(S201)。次に、測定データから、このパワーMOSトランジスタのパラメータデータを抽出する(S202)。最後に、抽出したパラメータデータを用いて、対象となるパワーMOSトランジスタの回路シミュレーション用モデルパラメータを作成する(S203)。
しかしながら、これらのMOS型トランジスタモデル及びその評価方法は、例えば、電源電圧5V以下で使用する従来の低電圧駆動用モデルをターゲットにしており、モータードライバなどのような比較的高い電圧及び電流で駆動されるパワーMOSトランジスタを含む、高耐圧、大電流対応品種向けに開発されたデバイスの特性を精度良く記述できないという問題点があった。
そこで、上記のような比較的高い電圧及び電流で駆動されるパワーMOSトランジスタのモデルパラメータを抽出する方法として、デバイスのドレイン電圧−ドレイン電流特性において、ゲートに印加される電圧領域を複数の電圧領域に分割して、それぞれの電圧領域ごとにモデルパラメータを抽出する技術が提案されている(例えば、特許文献1参照)。
従来の評価における装置構成は、図5に示すように、評価対象となるパワーMOSトランジスタ1にモジュラDCソース/モニタ・ユニット2より高電位を印加した状態で、ゲートに定電圧を印加する構成となっている。
特開2000−307096号公報
しかしながら、デバイスのドレイン電圧−ドレイン電流特性を評価する場合、従来の測定装置を用いた評価方法では、図6の従来のパラメータを用いて行ったシミュレーション結果を例示する特性図に示すように、特定のドレイン電圧以上になると、ドレイン電流がシミュレーション結果に比べて低く測定されるという現象が起こる。これは、高い電圧及び電流を長時間印加することにより、デバイス自身の発熱(自己発熱)でパワーMOSトランジスタの電気的特性が変化するからであり、そのために、高電圧,高電流領域では、自己発熱特性を正確に反映したパワーMOSトランジスタの回路シミュレーション用モデルパラメータを精度良く抽出することができなくなるという問題点があった。
この問題を解決するためには、高い電圧及び電流を長時間印加することを避けるために、モジュラDCソース/モニタ・ユニット2より印加する電圧をパルス状にして印加時間を抑制することが効果的であるが、モジュラDCソース/モニタ・ユニット2の性能の制限により、一定以上の高周波数のパルスを印加することができないと言う問題点があった。
なお、ドレイン電圧の上昇に伴いドレイン電流が低下し始めるドレイン電圧をVDA、その時のドレイン電流をIDAとよび、これらは、特定の条件下で一定となる。
本発明は上記従来の問題を解決するものであり、パワーMOSトランジスタの自己発熱特性を正確に反映した評価方法を提供することを目的とする。
本発明は上記従来の問題を解決するものであり、パワーMOSトランジスタの自己発熱特性を正確に反映した評価方法を提供することを目的とする。
上記目的を達成するために、本発明における請求項1記載のパワーMOSトランジスタの評価方法は、パワーMOSトランジスタの回路シミュレーション用モデルパラメータを抽出するパワーMOSトランジスタの評価方法であって、通常のドレイン電流のドレイン電圧依存特性を測定する工程と、ドレイン電圧の上昇に伴うドレイン電流の減少があるかどうかを判定する工程と、ドレイン電圧の上昇に伴いドレイン電流が減少するドレイン電圧VDAを求める工程と、ドレイン電圧≧VDAの領域で自己発熱を抑制したドレイン電流のドレイン電圧依存特性を測定する工程と、ドレイン電圧の上昇に伴うドレイン電流の減少がない場合およびドレイン電圧<VDAの領域では前記通常のドレイン電流のドレイン電圧依存特性を用い、ドレイン電圧≧VDAの領域では前記自己発熱を抑制したドレイン電流のドレイン電圧依存特性を用いてパワーMOSトランジスタの回路シミュレーション用モデルパラメータを抽出する工程とを有することを特徴とする。
請求項2記載のパワーMOSトランジスタの評価方法は、請求項1記載のパワーMOSトランジスタの評価方法において、ドレイン電圧印加パルスのリーディングエッジでトリガして、ドレインへの印加パルス幅より短いパルスをゲートへ印加して、自己発熱を抑制したドレイン電流のドレイン電圧依存特性を測定することを特徴とする。
請求項3記載のパワーMOSトランジスタの評価方法は、請求項2記載のパワーMOSトランジスタの評価方法において、前記ゲートに印加するパルス幅は10μsec以下であることを特徴とする。
請求項4記載のモデル抽出プログラムは、パワーMOSトランジスタの回路シミュレーション用モデルパラメータを抽出するモデル抽出プログラムであって、通常のドレイン電流のドレイン電圧依存特性を測定するステップと、ドレイン電圧の上昇に伴うドレイン電流の減少があるかどうかを判定するステップと、ドレイン電圧の上昇に伴いドレイン電流が減少するドレイン電圧VDAを求めるステップと、ドレイン電圧≧VDAの領域で自己発熱を抑制したドレイン電流のドレイン電圧依存特性を測定するステップと、ドレイン電圧の上昇に伴うドレイン電流の減少がない場合およびドレイン電圧<VDAの領域では前記通常のドレイン電流のドレイン電圧依存特性を用い、ドレイン電圧≧VDAの領域では前記自己発熱を抑制したドレイン電流のドレイン電圧依存特性を用いてパワーMOSトランジスタの回路シミュレーション用モデルパラメータを抽出するステップとを有することを特徴とする。
請求項5記載の回路シミュレーション方法は、請求項1または請求項2または請求項3記載のパワーMOSトランジスタの評価方法で抽出したモデルパラメータを用いて、回路シミュレーションを行うことを特徴とする。
本構成により、デバイスの自己発熱特性を抑制したドレイン電圧−ドレイン電流特性を精度良く評価することができ、自己発熱特性を正確に反映したパワートランジスタの回路シミュレーション用モデルパラメータを抽出し、高信頼性および高精度の回路シミュレーションを実現することができる。
以上のように、ドレイン電圧の上昇に伴いドレイン電流が低下し始める場合に、ドレイン電圧の上昇に伴いドレイン電流が低下し始めるドレイン電圧VDAを測定し、ドレイン電圧<(≦)VDA領域ではId−Vd特性データを、ドレイン電圧≧(>)VDA領域ではパワーMOSトランジスタの自己発熱を抑制して測定したId−Vd特性データを用いて自己発熱特性を正確に反映したパワートランジスタの回路シミュレーション用モデルパラメータを抽出することにより、パワーMOSトランジスタの自己発熱特性を正確に反映した評価方法を提供することができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
図1は本発明のパワーMOSトランジスタの回路シミュレーション用モデルパラメータを抽出する方法を説明するフロー図、図2は本発明のパワーMOSトランジスタの評価構成図である。
図1は本発明のパワーMOSトランジスタの回路シミュレーション用モデルパラメータを抽出する方法を説明するフロー図、図2は本発明のパワーMOSトランジスタの評価構成図である。
まず、図1において、S101でモジュラDCソース/モニタ・ユニットを用いてドレイン電流のドレイン電圧依存性(以下、Id−Vd特性とする)とゲート電圧依存性(以下、Id−Vg特性とする)を測定する。次に、S102でドレイン電圧の上昇に伴いドレイン電流が低下し始めるかどうかを判定し、該当する場合にはS103でドレイン電圧の上昇に伴いドレイン電流が低下し始めるドレイン電圧VDAを求める。
ここで、図2に示す構成にて評価を行うわけであるが、図2の1は評価するパワーMOSトランジスタ、2はモジュラDCソース/モニタ・ユニット、3はパルスジェネレータである。モジュラDCソース/モニタ・ユニット2から印加する電圧をパルス状にしてパワーMOSトランジスタ1に印加しているが、モジュラDCソース/モニタ・ユニット2の性能に限界があるため、一定以上周波数を高くすることができない。そのために、さらに、パワーMOSトランジスタ1のゲートにパルスジェネレータ3からパルスを印加し、パワーMOSトランジスタ1のスイッチング時間を抑制することにより、パワーMOSトランジスタ1の自己発熱を抑制する構成としている。
次に、図1のS104にて図2に示す構成で、モジュラDCソース/モニタ・ユニットとパルスジェネレータを組み合わせて、ドレイン電圧印加パルスのリーディングエッジでトリガして、前記ドレインへの印加パルス幅より短いパルス(例えばドレイン電圧の印加パルス幅100μsecに対してゲート電圧の印加パルス幅10μsec以下)をゲートへ印加して、ゲートへの印加時間を短くすることにより、パワーMOSトランジスタの自己発熱を抑制し、パワーMOSトランジスタの電気的特性が変化しない状態で、ドレイン電圧≧VDAの領域のId−Vd特性を測定する。次に、S105にてS101で測定したId−Vd特性データのドレイン電圧<(≦)VDA部データとS104で測定したId−Vd特性データのドレイン電圧≧(>)VDA部データとを合成し、ドレイン電圧VDAを境界としたId−Vd特性測定合成データを作成する。
そして、S106にて、S102での判定がyesの場合(即ちId−Vd特性においてドレイン電圧の上昇に伴いドレイン電流が減少する領域がある場合)にはS105で作成したId−Vd特性測定合成データを、S102での判定がnoの場合(即ちId−Vd特性においてドレイン電圧の上昇に伴いドレイン電流が減少しない場合)にはS101で測定したId−Vd特性データを、S101で測定したId−Vg特性測定データとともに用いて、パラメータデータを抽出し、更に、S107にてS106で抽出したパラメータデータを用いて回路シミュレーション用モデルパラメータを作成する。
図3は本発明により抽出したパラメータを用いて行ったシミュレーション結果を例示する特性図であり、S105で作成したドレイン電圧VDAを境界とした測定合成データと、前記データをもとにS106で抽出したパラメータデータを用いてS107にて作成した回路シミュレーション用モデルパラメータでのシミュレーション結果の一例を示す特性図である。図からわかるように、測定データとシミュレーション結果が全てのドレイン電圧でほぼ一致している。
以上のように本発明によれば、ドレイン電圧の上昇に伴いドレイン電流が低下し始める場合に、ドレイン電圧の上昇に伴いドレイン電流が低下し始めるドレイン電圧VDAを測定し、ドレイン電圧<(≦)VDA領域ではId−Vd特性データを、ドレイン電圧≧(>)VDA領域ではパワーMOSトランジスタの自己発熱を抑制して測定したId−Vd特性データを用いて自己発熱特性を正確に反映したパワートランジスタの回路シミュレーション用モデルパラメータを抽出することができるため、高信頼性および高精度の回路シミュレーションを実現して、パワーMOSトランジスタの自己発熱特性を正確に反映した評価方法を提供することができる。
なお、本実施の形態においてはNチャネルパワーMOSトランジスタを例に示したが、これはPチャネルパワーMOSトランジスタとしても良い。更に、図2で示す構成による測定を、ドレイン電圧≧VDAの領域としているが、ドレイン電圧<VDAの領域でも、ドレイン電圧印加パルスのリーディングエッジでトリガがかけられる範囲であれば図2で示す構成による測定を行っても良い。
また、プログラムを用いて上記方法を実現させることもできる。
さらに、以上の方法を用いて抽出したモデルパラメータを用いて回路シミュレーションを行うことができることは言うまでもない。
さらに、以上の方法を用いて抽出したモデルパラメータを用いて回路シミュレーションを行うことができることは言うまでもない。
以上のように本発明は、半導体集積回路のシミュレーション用モデルパラメータを抽出するパワーMOSトランジスタの評価方法等に有用である。
1 パワーMOSトランジスタ
2 モジュラDCソース/モニタ・ユニット
3 パルスジェネレータ
2 モジュラDCソース/モニタ・ユニット
3 パルスジェネレータ
Claims (5)
- パワーMOSトランジスタの回路シミュレーション用モデルパラメータを抽出するパワーMOSトランジスタの評価方法であって、
通常のドレイン電流のドレイン電圧依存特性を測定する工程と、
ドレイン電圧の上昇に伴うドレイン電流の減少があるかどうかを判定する工程と、
ドレイン電圧の上昇に伴いドレイン電流が減少するドレイン電圧VDAを求める工程と、
ドレイン電圧≧VDAの領域で自己発熱を抑制したドレイン電流のドレイン電圧依存特性を測定する工程と、
ドレイン電圧の上昇に伴うドレイン電流の減少がない場合およびドレイン電圧<VDAの領域では前記通常のドレイン電流のドレイン電圧依存特性を用い、ドレイン電圧≧VDAの領域では前記自己発熱を抑制したドレイン電流のドレイン電圧依存特性を用いてパワーMOSトランジスタの回路シミュレーション用モデルパラメータを抽出する工程と
を有することを特徴とするパワーMOSトランジスタの評価方法。 - ドレイン電圧印加パルスのリーディングエッジでトリガして、ドレインへの印加パルス幅より短いパルスをゲートへ印加して、自己発熱を抑制したドレイン電流のドレイン電圧依存特性を測定することを特徴とする請求項1記載のパワーMOSトランジスタの評価方法。
- 前記ゲートに印加するパルス幅は10μsec以下であることを特徴とする請求項2記載のパワーMOSトランジスタの評価方法。
- パワーMOSトランジスタの回路シミュレーション用モデルパラメータを抽出するモデル抽出プログラムであって、
通常のドレイン電流のドレイン電圧依存特性を測定するステップと、
ドレイン電圧の上昇に伴うドレイン電流の減少があるかどうかを判定するステップと、
ドレイン電圧の上昇に伴いドレイン電流が減少するドレイン電圧VDAを求めるステップと、
ドレイン電圧≧VDAの領域で自己発熱を抑制したドレイン電流のドレイン電圧依存特性を測定するステップと、
ドレイン電圧の上昇に伴うドレイン電流の減少がない場合およびドレイン電圧<VDAの領域では前記通常のドレイン電流のドレイン電圧依存特性を用い、ドレイン電圧≧VDAの領域では前記自己発熱を抑制したドレイン電流のドレイン電圧依存特性を用いてパワーMOSトランジスタの回路シミュレーション用モデルパラメータを抽出するステップと
を有することを特徴とするモデル抽出プログラム。 - 請求項1または請求項2または請求項3記載のパワーMOSトランジスタの評価方法で抽出したモデルパラメータを用いて、回路シミュレーションを行うことを特徴とする回路シミュレーション方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005090342A JP2006278360A (ja) | 2005-03-28 | 2005-03-28 | パワーmosトランジスタの評価方法,モデル抽出プログラム,および回路シミュレーション方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005090342A JP2006278360A (ja) | 2005-03-28 | 2005-03-28 | パワーmosトランジスタの評価方法,モデル抽出プログラム,および回路シミュレーション方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006278360A true JP2006278360A (ja) | 2006-10-12 |
Family
ID=37212857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005090342A Pending JP2006278360A (ja) | 2005-03-28 | 2005-03-28 | パワーmosトランジスタの評価方法,モデル抽出プログラム,および回路シミュレーション方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006278360A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009071112A (ja) * | 2007-09-14 | 2009-04-02 | Denso Corp | パワー半導体素子の評価方法および評価装置 |
JP2012154695A (ja) * | 2011-01-24 | 2012-08-16 | Renesas Electronics Corp | 半導体素子評価装置および半導体素子評価方法 |
-
2005
- 2005-03-28 JP JP2005090342A patent/JP2006278360A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009071112A (ja) * | 2007-09-14 | 2009-04-02 | Denso Corp | パワー半導体素子の評価方法および評価装置 |
JP2012154695A (ja) * | 2011-01-24 | 2012-08-16 | Renesas Electronics Corp | 半導体素子評価装置および半導体素子評価方法 |
US8633726B2 (en) | 2011-01-24 | 2014-01-21 | Renesas Electronics Corporation | Semiconductor device evaluation apparatus and semiconductor device evaluation method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4214775B2 (ja) | 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ | |
US7750400B2 (en) | Integrated circuit modeling, design, and fabrication based on degradation mechanisms | |
JP2004200461A5 (ja) | ||
JP2004119608A (ja) | トランジスタの拡散層長依存性を組み込んだ回路シミュレーション装置およびトランジスタモデル作成方法 | |
Tudor et al. | An accurate and scalable MOSFET aging model for circuit simulation | |
JP4966331B2 (ja) | 半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体 | |
JP2006278360A (ja) | パワーmosトランジスタの評価方法,モデル抽出プログラム,および回路シミュレーション方法 | |
US8271254B2 (en) | Simulation model of BT instability of transistor | |
JP2012038060A (ja) | 情報処理装置、プログラム、および設計支援方法 | |
JP2004179502A (ja) | 部分空乏型のsoimosfetのspiceパラメータ抽出、spice計算及びデバイス解析の方法 | |
JP2010122055A (ja) | 半導体装置の評価方法、評価装置、および、評価プログラム | |
US6530064B1 (en) | Method and apparatus for predicting an operational lifetime of a transistor | |
JP2009151546A (ja) | 高耐圧mosトランジスタの回路シミュレーション方法 | |
KR100929726B1 (ko) | 고전압 소자에서의 기판 전류 예측 방법 | |
Dilli et al. | An enhanced specialized SiC power MOSFET simulation system | |
US8429592B2 (en) | N/P configurable LDMOS subcircuit macro model | |
JP2009253218A (ja) | 回路パラメータ抽出装置および回路パラメータ抽出方法 | |
JP2007080062A (ja) | 回路シミュレーション方法および回路シミュレーション装置 | |
Park et al. | New perspective on lifetime prediction approach for BTI and HCI stressed device and its impact on circuit lifetime | |
KR100940413B1 (ko) | Mos트랜지스터에서의 드레인 전류 예측 방법 | |
Alagi et al. | Aging model for a 40 V Nch MOS, based on an innovative approach | |
JP2003271692A (ja) | 半導体集積回路の回路シミュレーション装置 | |
Liu et al. | Build-in reliability analysis for circuit design in the nanometer technology era | |
JP5546160B2 (ja) | モデルパラメータ決定装置、モデルパラメータ決定方法及びプログラム | |
Tamegaya et al. | Accurate spice modeling of 80V power LDMOS with interdigitated source structure |