CN103472311A - 测量小电容失配特性的测试结构和方法 - Google Patents

Abstract

本发明提出了一种小电容失配特性的测试结构，包括由两对PMOS/NMOS管组成的两个完全对称设置的类反相器，其中PMOS管的栅极共同连接PMOS时钟信号端；NMOS管的栅极共同连接NMOS时钟信号端，PMOS时钟信号端和NMOS时钟信号端控制每一对PMOS管和NMOS管不同时导通。每一对PMOS管和NMOS管的漏极连接待测的小电容的一端，且漏极与地之间有寄生电容。两个小电容的另一端均连接控制信号端，在第一测量时间段内控制信号端发出的控制信号为低电平；在第二测量时间段内，当PMOS管导通时控制信号为高电平，当NMOS管导通时控制信号为低电平。两个电流计在两个测量时段内分别测量流经类反相器的电流值，以获得两个小电容的电容值及电容失配特性。本发明能够准确测量和表征小电容失配特性。

Description

测量小电容失配特性的测试结构和方法

技术领域

本发明涉及半导体技术领域，特别涉及一种准确测量小电容失配特性的测试结构和测量方法。

背景技术

随着半导体工艺技术的不断发展，金属连线的寄生电容对集成电路性能的影响越来越举足轻重，因此，如何准确表征金属连线的寄生电容受到越来越多的关注和研究。常见的电容测试仪器一般可准确测量到pF量级(10^-12F)，而单位面积的金属连线电容通常很小，因此人们通常需要设计很大面积的测试结构才可准确测量金属连线的电容。近年来，人们提出了一种CBCM技术(Charge-based Capacitance Measurement)，可用于小电容（pF及pF以下量级电容）的准确测量和表征，从而大大节省了金属电容测试结构的面积(J.C.Chen,etc.,“An on-chip,attofarad interconnect charge-based capacitancemeasurement(CBCM)technique,”in Proc.IEDM1996,pp.3.4.1–3.4.4)。图1a及图1b所示为典型的CBCM技术的测试原理图。如图1a所示，传统的CBCM测试结构主要由两组NMOS/PMOS构成两个类反相器（pseudo-inverter）的结构，每一个类反相器都有一个独立的栅极输入。图中左边的NMOS/PMOS构成的类反相器连接电容校准结构，而右边的NMOS/PMOS构成的类反相器连接接地的待测电容结构（图1a中为两条金属互连线Metal1及Metal2的互连线电容）。左右两边的电流I’及I分别通过两个电流计进行测量，而NMOS管和PMOS管的输入信号则分别由两个非交叠的时钟信号V1和V2进行控制，时钟信号V1和V2的频率相同，但信号周期中的占空比不同，即V1的低电平持续时间完全包含V2的低电平持续时间，而V2的高电平持续时间完全包含V1的高电平持续时间，如图1b所示。之所以要求V1和V2为非交叠的时钟信号，这是为了保证在测量电容大小的任一时刻，NMOS/PMOS管中只有一个器件可以导通，当PMOS管导通NMOS管截止时，右边测试结构中的待测电容结构被充电；随后当NMOS管导通PMOS管截止时，这些电荷被释放到接地端，于是在任何一个信号周期T内，PMOS管和NMOS管可分别实现对待测电容结构的充放电，其电荷变化所引起的电流则可通过电流计测得，从而待测电容C_DUT可通过如下公式进行计算，其中f为时钟信号V1和V2的信号频率。

I-I′=I_net=C_DUT·Vdd·f

小电容的失配特性(mismatch)对于集成电路性能的影响现在也是至关重要。目前对于小电容失配特性的表征主要还是通过设计一对面积很大的电容测试结构进行测量，其主要原因仍然是受限于测试仪器的精度。这种测试结构的主要问题一方面是需要占用非常大的测试芯片的面积，增加了设计和研发成本，另一方面则是由于单个电容的测试结构占用了相当大的面积，这使得所表征的mismatch性能已经不能完全反映电容的局部涨落特性。上述的CBCM技术虽然可以进行小电容的准确测量和表征，但仍无法测量小电容的失配特性。

发明内容

本发明的主要目的在于克服现有技术的缺陷，在传统CBCM技术的基础上通过改进测试结构和控制信号提出了一种用于测量小电容失配特性的结构和方法，能够准确测量和表征小电容失配特性，从而在节省成本的同时又保证了所表征的失配特性的合理性。

为达成上述目的，本发明提供一种小电容失配特性的测试结构，用于测量尺寸完全相同的第一小电容和第二小电容的失配特性，所述测试结构包括：

两个完全对称设置的第一类反相器和第二类反相器，所述第一类反相器包括相互连接的第一PMOS管和第一NMOS管，所述第二类反相器包括相互连接的第二PMOS管和第二NMOS管；所述第一PMOS管和第二PMOS管的源极共同连接至电源信号端；所述第一NMOS管和第二NMOS管的源极共同连接至接地信号端；所述第一PMOS管和第一NMOS管的漏极相连并作为所述第一类反相器的信号输出端连接至所述第一小电容的一端，所述第二PMOS管和第二NMOS管的漏极相连并作为所述第二类反相器的信号输出端连接至所述第二小电容的一端；所述第一类反相器的信号输出端与所述接地信号端之间具有第一寄生电容，所述第二类反相器的信号输出端与所述接地信号端之间具有第二寄生电容；

PMOS信号端及NMOS信号端，所述PMOS信号端连接至所述第一PMOS管和第二PMOS管的栅极并向其输出PMOS时钟信号，所述NMOS信号端连接至所述第一NMOS管和第二NMOS管的栅极并向其输出NMOS时钟信号，用以控制所述第一PMOS管和第一NMOS不同时导通，且所述第二PMOS管和第二NMOS管不同时导通；

控制信号端，连接所述第一小电容的另一端和所述第二小电容的另一端并输出控制信号；在第一测量时间段内，所述控制信号为低电平；在第二测量时间段内，当所述第一PMOS管和第二PMOS管导通时所述控制信号为高电平，当所述第一NMOS管和所述第二NMOS管导通时所述控制信号为低电平；

两个电流计，用于在所述第一测量时间段和所述第二测量时间段分别测量流经所述第一类反相器和所述第二类反相器的电流；以及

计算模块，根据所述第一测量时间段及所述第二测量时间段检测到的电流值，计算所述第一小电容和所述第二小电容的电容值及电容失配特性。

优选的，所述PMOS时钟信号的高电平持续时间完全包含所述NMOS时钟信号的高电平持续时间，所述NMOS时钟信号的低电平持续时间完全包含所述PMOS时钟信号的低电平持续时间。

优选的，在所述第二测量时间段内，所述控制信号的高电平持续时间介于所述PMOS时钟信号低电平持续时间和所述NMOS时钟信号低电平持续时间之间，所述控制信号的低电平持续时间介于所述NMOS时钟信号高电平持续时间和所述PMOS时钟信号高电平持续时间之间。

优选的，所述两个电流计分别连接于所述第一PMOS管的源极与所述电源信号端之间以及所述第二PMOS管的源极与所述电源信号端之间。

优选的，所述两个电流计分别连接于所述第一NMOS管的源极与所述接地信号端之间以及所述第二NMOS管的源极与所述接地信号端之间。

优选的，所述PMOS时钟信号与所述NMOS时钟信号的频率相同。

本发明还提供一种利用上述小电容失配特性的测试结构测量所述第一小电容和所述第二小电容的失配特性的方法，所述方法包括以下步骤：

在所述第一PMOS管和第二PMOS管的栅极施加所述PMOS时钟信号，在所述第一NMOS管和第二NMOS管的栅极施加所述NMOS时钟信号，以使所述第一PMOS管和第一NMOS不同时导通，且所述第二PMOS管和第二NMOS管不同时导通；

在所述第一测量时间段内，向所述第一小电容的另一端和所述第二小电容的另一端施加低电平的所述控制信号，测量所述两个电流计所检测到的电流；

在所述第二测量时间段内，当所述第一PMOS管和第二PMOS管导通时，向所述第一小电容的另一端和所述第二小电容的另一端施加高电平的所述控制信号，当所述第一NMOS管和所述第二NMOS管导通时，向所述第一小电容的另一端和所述第二小电容的另一端施加低电平的所述控制信号，测量所述两个电流计所检测到的电流；以及

根据所述第一测量时间段及所述第二测量时间段检测到的电流值，计算所述第一小电容和所述第二小电容的电容值及电容失配特性。

优选的，所述PMOS时钟信号的高电平持续时间完全包含所述NMOS时钟信号的高电平持续时间，所述NMOS时钟信号的低电平持续时间完全包含所述PMOS时钟信号的低电平持续时间。

优选的，在所述第二测量时间段内，所述控制信号的高电平持续时间介于所述PMOS时钟信号低电平持续时间和所述NMOS时钟信号低电平持续时间之间，所述控制信号的低电平持续时间介于所述NMOS时钟信号高电平持续时间和所述PMOS时钟信号高电平持续时间之间。

优选的，所述PMOS时钟信号与所述NMOS时钟信号的频率相同。

本发明所提出的利用CBCM技术测量小电容失配特性的测试结构和测试方法，其测试精度可达pA量级，若测量所用的时钟信号频率达到MHz，则测试精度可达aF量级(10^-18F)，从而可准确表征小电容的失配特性，一方面显著减小了测试芯片的面积，另一方面也实现了两个物理距离很小的电容的失配特性的测量和表征，使得测量和表征的结果更加合理，且更接近于实际应用。

附图说明

图1(a)为现有技术的CBCM测试结构的电路示意图；

图1(b)为现有技术的CBCM测试结构在测量电容时时钟信号示意图；

图2为本发明一实施例小电容失配特性测试结构的示意图；

图3为本发明一实施例小电容失配特性测试方法的第一测量时间段内时钟信号示意图；

图4为本发明一实施例小电容失配特性测试方法的第二测量时间段内时钟信号示意图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

图2所示为本发明一实施例的测量小电容失配特性的测试结构的示意图，如图所示，测试结构包括两个完全对称设置的第一类反相器（pseudo-inverter）和第二类反相器，3个时钟信号端Vp，Vn，Vapp，两个电流计以及计算模块（图中未示）。第一类反相器由相连的PMOS管M1和NMOS管M2构成，第二类反相器由相连的PMOS管M3和NMOS管M4构成，且PMOS管M1和M3的尺寸完全相同，NMOS管M2和M4的尺寸完全相同。两个PMOS管M1，M3的源极共同连接至电源信号端VDD；两个NMOS管M2，M4的源极共同连接至接地信号端GND；PMOS管M1和NMOS管M2的漏极相连并作为第一类反相器的信号输出端连接至第一小电容C_DUT1的一端，PMOS管M3和NMOS管M4的漏极相连作为第二类反相器的信号输出端连接至第二小电容C_DUT2的一端，第一小电容C_DUT1的另一端和第二小电容C_DUT2的另一端均连接至控制信号端V_APP。第一类反相器的信号输出端与接地信号端GND之间具有寄生电容C_par1，第二类反相器的信号输出端与接地信号端GND之间具有第二寄生电容C_par2。

PMOS管M1，M3的栅极共同连接至PMOS时钟信号端V_P，NMOS管M2，M4的栅极共同连接到NMOS时钟信号端V_N，从而由PMOS时钟信号端V_P发出时钟信号控制PMOS管M1，M3的通断，由NMOS时钟信号端V_N发出时钟信号控制NMOS管M2，M4的通断。在本实施例中，电流计I₁和I₂分别连接在PMOS管的源极和电源信号端VDD之间，用于分别测量流经两个类反相器的电流值。在其他实施例中，电流计I₁和I₂也可分别连接在NMOS管的源极和接地信号端GND之间。

图3及图4所示为本发明一实施例的小电容失配特性测试结构在测量电容失配特性时所施加的时钟信号示意图，以下将结合图2至图4详细说明本发明测量小电容失配特性的方法。

首先，NMOS信号端V_N在NMOS管M2，M4的栅极施加NMOS时钟信号V_n，同时PMOS信号端V_P在PMOS管M1，M3的栅极施加PMOS时钟信号V_p，时钟信号V_n和V_p分别为两个非交叠的时钟信号，以使得PMOS管M1和NMOS管M2不同时导通，且PMOS管M3和NMOS管M4不同时导通，具体的，在本实施例中V_p的高电平持续时间TA完全包含V_n的高电平持续时间TB，相应的V_n的低电平持续时间完全包含V_p的低电平持续时间。

接下来，在第一测量时间段，控制信号端V_APP输出恒定的低电平的控制信号V_app，如图3所示，此时两个小电容C_DUT1、C_DUT2和两个寄生电容C_par1、C_par2都将在时钟信号V_n和V_p的信号周期内实现电容的充放电，在本实施例中，PMOS时钟信号V_P和NMOS时钟信号V_n的频率相同均为f，则两个电流计I₁和I₂所检测到的充放电电流分别为：

I₁=(C_DUT1+C_par1)·Vdd·f    (1)

I₂=(C_DUT2+C_par2)·Vdd·f     (2)

之后，在第二测量时间段，控制信号端V_APP输出变化的控制信号V_app，当PMOS管M1，M3导通时输出的控制信号为高电平，当NMOS管M2，M4导通时输出的控制信号为低电平。如图4所示，本实施例中控制信号在PMOS管导通之前从低电平GND上升到高电平Vdd，并一直维持高电平Vdd，直至NMOS管导通之前再从高电平Vdd下降到低电平GND，亦即，该控制信号V_app的低电平持续时间TC介于V_N和V_P低电平的持续时间TA、TB之间，控制信号V_app的高电平持续时间介于时钟信号V_n和V_p低电平的持续时间之间。在该控制信号作用下，当PMOS管导通时，小电容C_DUT1和C_DUT2的两端都是高电平Vdd，不会进行充电，但可对寄生电容C_par1和C_par2进行充电；而后当NMOS管导通时，小电容C_DUT1和C_DUT2的两端都是低电平GND，也不会进行放电，但可对寄生电容C_par1和C_par2进行放电；即两个小电容C_DUT1和C_DUT2在第二测量时间段内不会进行充放电，而检测到的只有两个寄生电容C_par1和C_par2产生充放电的电流，因此此时两个电流计I₁和I₂所检测到的充放电电流分别为：

I′₁=C_par1·Vdd·f     (3)

I′₂=C_par2·Vdd·f     (4)

最后，计算模块根据公式(1)、(2)、(3)、(4)即可计算出两个小电容C_DUT1和C_DUT2的电容值以及其失配特性：

C_DUT1=(I₁-I′₁)/(Vdd·f)     (5)

C_DUT2=(I₂-I′₂)/(Vdd·f)     (6)

$\mathrm{\ΔC}=\frac{C_{\mathrm{DUT}1}-C_{\mathrm{DUT}2}}{(C_{\mathrm{DUT}1}+C_{\mathrm{DUT}2})/2}---\left(7\right)$

综上所述，本发明所提出的测量小电容失配特性的测试结构和测量方法，测量的精度一般可达pA量级，且根据电流测量的精度和所施加的时钟信号的频率可进一步提高其测量精度，测量时所用的时钟信号频率达到MHz，则电容的测试精度可达aF量级(10^-18F)，远远高于现有电容测试仪器的测量精度，从而可准确表征小电容的失配特性。本发明一方面显著减小了测试芯片的面积，另一方面也实现了两个物理距离很小的小电容的失配特性的测量和表征，使得测量和表征的结果更加合理，且更接近于实际应用。此外，需要注意的是，本发明的测试结构用于测量的小电容通常指pF及pF以下量级电容，该小电容可以是小面积金属电容，也可延伸至除了金属电容之外的现有测量仪器无法准确测量的其他小电容，如小尺寸的MOS器件寄生电容等。

虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (10)

1.一种小电容失配特性的测试结构，用于测量尺寸完全相同的第一小电容和第二小电容的失配特性，其特征在于，所述测试结构包括：

两个完全对称设置的第一类反相器和第二类反相器，所述第一类反相器包括相互连接的第一PMOS管和第一NMOS管，所述第二类反相器包括相互连接的第二PMOS管和第二NMOS管；所述第一PMOS管和第二PMOS管的源极共同连接至电源信号端；所述第一NMOS管和第二NMOS管的源极共同连接至接地信号端；所述第一PMOS管和第一NMOS管的漏极相连并作为所述第一类反相器的信号输出端连接至所述第一小电容的一端，所述第二PMOS管和第二NMOS管的漏极相连并作为所述第二类反相器的信号输出端连接至所述第二小电容的一端；所述第一类反相器的信号输出端与所述接地信号端之间具有第一寄生电容，所述第二类反相器的信号输出端与所述接地信号端之间具有第二寄生电容；

PMOS信号端及NMOS信号端，所述PMOS信号端连接至所述第一PMOS管和第二PMOS管的栅极并向其输出PMOS时钟信号，所述NMOS信号端连接至所述第一NMOS管和第二NMOS管的栅极并向其输出NMOS时钟信号，用以控制所述第一PMOS管和第一NMOS不同时导通，且所述第二PMOS管和第二NMOS管不同时导通；

控制信号端，连接所述第一小电容的另一端和所述第二小电容的另一端，并输出控制信号；其中在第一测量时间段内，所述控制信号为低电平；在第二测量时间段内，当所述第一PMOS管和第二PMOS管导通时所述控制信号为高电平，当所述第一NMOS管和所述第二NMOS管导通时所述控制信号为低电平；

两个电流计，用于在所述第一测量时间段和所述第二测量时间段分别测量流经所述第一类反相器和所述第二类反相器的电流；以及

计算模块，根据所述第一测量时间段及所述第二测量时间段检测到的电流值，计算所述第一小电容和所述第二小电容的电容值及电容失配特性。

2.根据权利要求1所述的小电容失配特性的测试结构，其特征在于，所述PMOS时钟信号的高电平持续时间完全包含所述NMOS时钟信号的高电平持续时间，所述NMOS时钟信号的低电平持续时间完全包含所述PMOS时钟信号的低电平持续时间。

3.根据权利要求2所述的小电容失配特性的测试结构，其特征在于，在所述第二测量时间段内，所述控制信号的高电平持续时间介于所述PMOS时钟信号低电平持续时间和所述NMOS时钟信号低电平持续时间之间，所述控制信号的低电平持续时间介于所述NMOS时钟信号高电平持续时间和所述PMOS时钟信号高电平持续时间之间。

4.根据权利要求1所述的小电容失配特性的测试结构，其特征在于，所述两个电流计分别连接于所述第一PMOS管的源极与所述电源信号端之间以及所述第二PMOS管的源极与所述电源信号端之间。

5.根据权利要求1所述的小电容失配特性的测试结构，其特征在于，所述两个电流计分别连接于所述第一NMOS管的源极与所述接地信号端之间以及所述第二NMOS管的源极与所述接地信号端之间。

6.根据权利要求1所述的小电容失配特性的测试结构，其特征在于，所述PMOS时钟信号与所述NMOS时钟信号的频率相同。

7.一种利用权利要求1所述的小电容失配特性的测试结构测量小电容失配特性的方法，其特征在于，所述方法包括以下步骤：

在所述第一PMOS管和第二PMOS管的栅极施加所述PMOS时钟信号，在所述第一NMOS管和第二NMOS管的栅极施加所述NMOS时钟信号，以使所述第一PMOS管和第一NMOS不同时导通，且所述第二PMOS管和第二NMOS管不同时导通；

在所述第一测量时间段内，向所述第一小电容的另一端和所述第二小电容的另一端施加低电平的所述控制信号，测量所述两个电流计所检测到的电流；

在所述第二测量时间段内，当所述第一PMOS管和第二PMOS管导通时，向所述第一小电容的另一端和所述第二小电容的另一端施加高电平的所述控制信号，当所述第一NMOS管和所述第二NMOS管导通时，向所述第一小电容的另一端和所述第二小电容的另一端施加低电平的所述控制信号，测量所述两个电流计所检测到的电流；以及

根据所述第一测量时间段及所述第二测量时间段检测到的电流值，计算所述第一小电容和所述第二小电容的电容值及电容失配特性。

8.根据权利要求7所述的测量小电容失配特性的方法，其特征在于，所述PMOS时钟信号的高电平持续时间完全包含所述NMOS时钟信号的高电平持续时间，所述NMOS时钟信号的低电平持续时间完全包含所述PMOS时钟信号的低电平持续时间。

9.根据权利要求8所述的测量小电容失配特性的方法，其特征在于，在所述第二测量时间段内，所述控制信号的高电平持续时间介于所述PMOS时钟信号低电平持续时间和所述NMOS时钟信号低电平持续时间之间，所述控制信号的低电平持续时间介于所述NMOS时钟信号高电平持续时间和所述PMOS时钟信号高电平持续时间之间。

10.根据权利要求7所述的测量小电容失配特性的方法，其特征在于，所述PMOS时钟信号与所述NMOS时钟信号的频率相同。

Images