CN102445603A - 测量电容器电容的方法 - Google Patents

Abstract

一种用于测量测试电容器电容的电容器测量电路，包括：第一晶体管，具有第一源极-漏极路径，该第一源极-漏极路径连接到测试电容器的第一电容器极板和地电位之间；第二晶体管，具有第二源极-漏极路径，该第二源极-漏极路径连接到测试电容器的第二电容器极板和地电位之间；以及电流测量器件，配置为测量测试电容器的第一充电电流和第二充电电流。第一充电电流和第二充电电流以相反方向流到测试电容器。

Description

测量电容器电容的方法

技术领域

本发明总体上涉及集成电路领域，更具体地，涉及测量电容器电容的方法。

背景技术

基于电荷的电容测量(CBCM)是一种众所周知的测量集成电路中的电容器电容的方法。在集成电路中，被测量的电容器的金属连接会导致寄生电容的产生，寄生电容会对被测量的电容器的测量结果产生不良影响。为了获得被测量的电容器的正确电容，需要将寄生电容从测量得到的电容中去除。

在CBCM方案中，需要形成虚拟连接(dummy connection)以匹配被测量的电容器的布线(routing)。因此，希望能够使虚拟连接的寄生电容与被测量的电容器的金属连接的寄生电容相匹配。为此要实施两个测量步骤。在第一测量步骤中，实施第一多个充放电周期(charging-and-dischargingcyclcs)，以对虚拟连接进行充电和放电，从而获得对虚拟连接进行充电的第一平均电流。第一平均电流反映出虚拟连接的寄生电容。在第二测量步骤中，实施第二多个充放电周期，以对被测量的电容器连同金属连接的寄生电容器一起进行充电和放电，从而获得了对被测量的电容器进行充电的第二平均电流。第二平均电流反映出被测量的电容器的寄生电容以及金属连接的寄生电容。通过从第二平均电流中减去第一平均电流，可以计算出对被测量的电容器单独进行充电的第三平均电流。由于金属连接的寄生电容的影响已经从第三平均电流中消除，从而计算出被测量的电容器的正确电容。

传统的CBCM方案存在缺陷。为了消除金属连接的寄生电容，需要将被测量的电容器的虚拟连接与金属连接进行准确匹配。由于工艺上的误差(process variations)，上述条件难以达到。而且，当需要对多个被测量的电容器(比如电容器阵列中的电容器)进行测量时，各自连接的布线复杂，从而很难形成与金属连接相匹配的虚拟连接。

发明内容

为了解决上述问题，本发明提出了一种用于测量测试电容器电容的电容器测量电路，电容器测量电路包括：第一晶体管，具有第一源极-漏极路径，第一源极-漏极路径连接到测试电容器的第一电容器极板和地电位之间；第二晶体管，具有第二源极-漏极路径，第二源极-漏极路径连接到测试电容器的第二电容器极板和地电位之间；以及电流测量器件，配置为测量测试电容器的第一充电电流和第二充电电流，其中，第一充电电流和第二充电电流以相反方向流到测试电容器。

该电路进一步包括：控制电路，配置为将时钟周期信号提供到第一晶体管的栅极和第二晶体管的栅极。

其中，第一晶体管是第一NMOS晶体管，第二晶体管是第二NMOS晶体管，以及其中，电容器测量电路进一步包括：第一PMOS晶体管，包括：源极，连接到电流测量器件；漏极，连接到第一NMOS晶体管的漏极；以及栅极，连接到控制电路；以及第二PMOS晶体管，包括：源极，连接到电流测量器件；漏极，连接到第二NMOS晶体管的漏极，以及栅极，连接到控制电路。

其中，控制电路进一步配置为将第一非叠加时钟周期信号提供到第一PMOS晶体管的栅极和第一NMOS晶体管的栅极，并且将第二非叠加时钟周期信号提供到第二PMOS晶体管的栅极和第二NMOS晶体管的栅极。

其中，电流测量器件连接到电源电压节点和第一晶体管的第一源极-漏极路径之间，并且连接到电源电压节点和第二晶体管的第二源极-漏极路径之间。

其中，第一晶体管的漏极和第二晶体管的漏极连接到测试电容器的相对的电容器极板，并且通过测试电容器相互隔开。

此外，本发明还提出了一种用于测量测试电容器电容的电容器测量电路，电容器测量电路包括：电源电压节点；电流测量器件，连接到电源电压节点；第一PMOS晶体管，包括：源极，连接到电流测量器件；以及漏极，连接到测试电容器的第一电容器极板；第一NMOS晶体管，包括：源极，接地；以及漏极，连接到测试电容器的第一电容器极板；第二PMOS晶体管，包括：源极，连接到电流测量器件；以及漏极，连接到测试电容器的第二电容器极板；以及第二NMOS晶体管，包括：源极，接地；以及漏极，连接到测试电容器的第二电容器极板。

该电路进一步包括：控制电路，连接到第一PMOS晶体管的栅极和第二PMOS晶体管的栅极以及第一NMOS晶体管的栅极和第二NMOS晶体管的栅极。

其中，控制电路配置为：将第一非叠加时钟周期信号提供到第一PMOS晶体管的栅极和第一NMOS晶体管的栅极；以及将第二非叠加时钟周期信号提供到第二PMOS晶体管的栅极和第二NMOS晶体管的栅极。

其中，控制电路配置为：当控制电路提供第一非叠加时钟周期信号时，将逻辑高信号提供到第二PMOS晶体管的栅极和第二NMOS晶体管的栅极。

其中，控制电路进一步配置为：提供第三信号，以同步导通和截止第一PMOS晶体管和第二PMOS晶体管；以及提供第四信号，以同步导通和截止第一NMOS晶体管和第二NMOS晶体管，其中，第三信号和第四信号是非叠加时钟周期信号。

该电路进一步包括：多个单元，每个单元都包括：附加的测试电容器，包括：第一电容器极板，连接到第一NMOS晶体管的漏极；附加的PMOS晶体管，包括：源极，连接到电流测量器件；以及漏极，连接到附加的测试电容器的第二电容器极板；以及附加的NMOS晶体管，包括：源极，接地；以及漏极，连接到附加的测试电容器的第二电容器极板。

其中，多个单元的测试电容器和附加的测试电容器形成电容器阵列。

其中，多个单元的数量大于3。

其中，第一NMOS晶体管的漏极和第二NMOS晶体管的漏极通过测试电容器相互隔开。

此外，还提出了一种测量测试电容器电容的方法，方法包括以下步骤：在测试电容器上实施第一充电，其中，连接到测试电容器的第一寄生电容器连同测试电容器一起被充电，连接到测试电容器的第二寄生电容器没有连同测试电容器一起被充电，以及其中，第一寄生电容器和第二寄生电容器连接到测试电容器的相对的电容器极板；测量第一充电的第一平均电流；在测试电容器上实施第二充电，其中，第二寄生电容器连同测试电容器一起被充电，第一寄生电容器没有连同测试电容器一起被充电；测量第二充电的第二平均电流；在第一寄生电容器和第二寄生电容器上实施第三充电，其中，测试电容器没有连同第一寄生电容器和第二寄生电容器一起被充电；测量第三充电的第三平均电流；以及由第一平均电流、第二平均电流、和第三平均电流计算测试电容器的电容。

其中，实施第一充电、实施第二充电、以及实施第三充电的每个步骤都包括：在多个时钟周期中实施多个充电-放电周期。

其中，测试电容器的电容通过以下表达式进行计算：

Cdut＝(Ivdd0+Ivdd1-Ivdd2)/(2×Vdd×f)

其中，Cdut是测试电容器的电容，Ivdd0是第一平均电流，Ivdd1是第二平均电流，Ivdd2是第三平均电流，Vdd是用于对测试电容器、第一寄生电容器、和第二寄生电容器进行充电的电源电压，以及f是多个时钟周期的频率。

其中，在第一充电期间，第二寄生电容器被短路接地。

其中，在第二充电期间，第一寄生电容器被短路接地。

附图说明

为了全面理解本实施例及其优点，现在结合附图进行以下描述作为参考，其中：

图1示出了用于测量测试电容器电容的测试电路的电路图；

图2示出了用于测量多个测试电容器电容的测试电路的电路图；以及

图3示出了由测试电容器形成的电容器阵列。

具体实施方式

下面，详细讨论本公开的实施例的制造和使用。然而，应该理解，这些实施例提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅说明性的，而不用于限制本公开的范围。

根据一个实施例，提供了一种新式的测量测试电容器电容的方法。还讨论了该实施例的变化和实施。在各个附图和所示实施例中，相似的参考标号表示相似的部件。

图1示出了根据一个实施例的电路图。PMOS晶体管CP0与NMOS晶体管CN0以漏极相互连接的方式相连接。NMOS晶体管CN0的源极可以接地。PMOS晶体管CP1与NMOS晶体管CN1以漏极相互连接的方式相连接。NMOS晶体管CN1的源极可以接地。提供了电源电压节点Vdd，载有正电源电压(也记为Vdd)。PMOS晶体管CP1和CP0的源极通过电流测量器件CMD连接到电源电压节点Vdd，其能够测量流过其自身的电流Ivdd。在一个实施例中，电流测量器件CMD能够显示出流过其自身的电流的波形。电流Ivdd可以是多个充电周期(current-charging cycles)的平均电流，其可以由流过电流测量器件CMD的电流的波形获得。PMOS晶体管CP0和CP1的栅极以及NMOS晶体管CN0和CN1的栅极连接到控制电路，并且由该控制电路进行控制。

晶体管CP0和CN0的漏极连接到测试电容器Cdut的第一电容器极板CdutA，其中，将要进行测量的是测试电容器的电容Cdut。NMOS晶体管CN0的源极-漏极路径电连接到地电位和第一电容器极板Cdut之间。晶体管CP1和CN1的漏极连接到测试电容器Cdut的第二电容器极板CdutB。NMOS晶体管CN1的源极-漏极路径电连接到地电位和第二电容器极板CdutB之间。可以将第一电容器极板CdutA处的寄生电容器由电容器Cpar0表示(该寄生电容器的电容也由Cpar0表示)，第二电容器极板CdutB处的寄生电容器由电容器Cpar1表示(该寄生电容器的电容也由Cpar1表示)。

测量电容Cdut包括三个步骤，这三个步骤可以以任何顺序实施。在第一测量步骤中，控制电路将逻辑高信号施加到NMOS晶体管CN1的栅极和PMOS晶体管CP1的栅极。因此，PMOS晶体管CP1截止，NMOS晶体管CN1导通。因此，寄生电容器Cpar1通过NMOS晶体管CN1短路接地，寄生电容器Cpar1在第一测量步骤中将不会被充电。控制电路进一步将非叠加时钟周期信号(non-overlay clock-cycle signal)提供到CP0和CN0的栅极，这意味着PMOS晶体管CP0和NMOS晶体管CN0在施加非叠加时钟周期的同一时刻最多只能有一个导通。当通过逻辑低栅极信号使得PMOS晶体管CP0导通而NMOS晶体管CN0截止时，该逻辑低栅极信号的边沿可以略微相互偏移。逻辑低信号是非叠加信号的部分。随着非叠加时钟周期信号施加到PMOS晶体管CP0的栅极和NMOS晶体管CN0的栅极，电容器Cdut和Cpar0通过电源电压Vdd进行充电。当通过逻辑高信号(非叠加时钟周期信号的部分)使得PMOS晶体管CP0截止而NMOS晶体管CN0导通时，电容器Cdut和Cpar0被放电。通过将非叠加时钟周期信号施加到PMOS晶体管CP0的栅极和NMOS晶体管CN0的栅极，可以执行多个充电-放电周期，从而可以通过电流测量器件CMD获得/测量出平均充电电流Ivdd0。当非叠加时钟周期信号的频率为f时，存在以下关系：

Ivdd0＝(Cpar0+Cdut)×Vdd×f              [等式1]

在第二测量步骤中，控制电路将非叠加逻辑高信号施加到PMOS晶体管CP0的栅极和NMOS晶体管CN0的栅极。因此，PMOS晶体管CP0截止，NMOS晶体管CN0导通。因此，寄生电容器Cpar0通过NMOS晶体管CN0短路接地，寄生电容器Cpar0将不会在第二测量步骤中被充电。与第一测量步骤相似，控制电路进一步将非叠加时钟周期信号提供到晶体管CP1和CN1的栅极，并且在电容器Cdut和Cpar1上实施充电-放电周期。当PMOS晶体管CP1截止而NMOS晶体管CN1导通时，电容器Cdut和Cpar1被放电。当PMOS晶体管CP1导通而NMOS晶体管CN1截止时，电容器Cdut和Cpar0被充电。可以实施多个充电-放电周期，从而可以通过电流测量器件CMD获得/测量出平均充电电流Ivdd1。充电电流Ivdd0和Ivdd1以相反方向流到测试电容器Cdut。当非叠加时钟周期信号的频率为f时，存在以下关系：

Ivdd1＝(Cpar1+Cdut)×Vdd×f               [等式2]

在第三测量步骤中，将相同的控制信号施加到PMOS晶体管CP0和CP1的栅极，从而PMOS晶体管CP0和CP1被同步导通和截止。将相同的控制信号施加到NMOS晶体管CN0和CN1的栅极，从而NMOS晶体管CN0和CN1被同步导通和截止。因此，测试电容器Cdut的两个电容器极板CdutA和CdutB上的电压通常基本上相同(高于接地电压)，从而测试电容器Cdut在第三测量步骤中没有被充电。控制电路进一步将非叠加时钟周期信号提供到PMOS晶体管CP0/CP1的栅极以及NMOS晶体管CN0/CN1的栅极，从而使得充电-放电周期被同步实施到寄生电容器Cpar0和Cpar1上。当PMOS晶体管CP0和CP1截止而NMOS晶体管CN0和CN1导通时，寄生电容器Cpar0和Cpar1被放电。当PMOS晶体管CP0和CP1导通而NMOS晶体管CN0和CN1截止时，电容器Cpar0和Cpar1被充电。可以实施多个充电-放电周期，从而可以通过电流测量器件CMD获得平均充电电流Ivdd2。当非叠加时钟周期信号的频率为f时，存在以下关系：

Ivdd2＝(Cpar0+Cpar1)×Vdd×f              [等式3]

接着，利用等式(等式1+等式2-等式3)进行计算，该等式的含义是将等式1和等式2的左侧项相加求和，然后从所求的和中减去等式3的左侧项。所得到的结果值等于，将等式1和等式2的右侧项相加求和，然后从所求的和中减去等式3的右侧项所得到的结果。所得到的等式为：

Ivdd0+Ivdd1-Ivdd2＝2Cdut×Vdd×f          [等式4]

通过等式4，可以计算出电容Cdut为：

Cdut＝(Ivdd0+Ivdd1-Ivdd2)/(2×Vdd×f)     [等式5]

通过上述步骤，寄生电容Cpar1和Cpar0被消除，从而获得了测试电容器Cdut的电容Cdut。

图2示出了用于测量多个测试电容器(包括电容器Cdut1到Cdutn，n为整数，例如，n大于或者等于4)的电容的电路图。在示例性实施例中，多个测试电容器Cdut1到Cdutn被排列为如图3所示的阵列，图3所示出的电容器阵列具有16×16(即256)个电容器。PMOS晶体管CP0与NMOS晶体管CN0以漏极相互连接的方式相连接，并且连接到公共节点CN。NMOS晶体管CN0的源极可以接地。多个测试电容器Cdut1到Cdutn共用PMOS晶体管CP0和NMOS晶体管CN0。PMOS晶体管CP1、NMOS晶体管CN1、以及电容器Cdut1的连接方式基本上与图1中所示的相同。每个附加的测试电容器Cdut2到Cdutn都连接到PMOS晶体管和NMOS晶体管的附加对，其中，该附加的测试电容器和对应的PMOS/NMOS晶体管对(在下文中称为单元)可以连接到公共节点CN，该连接方式与PMOS晶体管CP1、NMOS晶体管CN1、以及电容器Cdut1连接到公共节点CN的连接方式基本相同。PMOS晶体管CP0、CP1、CP2......的源极可以连接到节点DN，该节点DN进一步通过电流测量器件CMD连接到电源电压节点Vdd。再一次，控制电路连接到PMOS晶体管P0到Pn的栅极以及NMOS晶体管P0到Pn的栅极。

在以下描述中，描述了对电容Cdut1的测量方法，本领域普通技术人员进而能够了解测量测试电容器Cdut2到Cdutn的电容的方法。在第一测量步骤中，控制电路将非叠加逻辑高信号提供到PMOS晶体管CP1到CPn的栅极以及NMOS晶体管CN1到CNn的栅极。因此，NMOS晶体管CN1到CNn全部导通，从而寄生电容器Cpar1到Cparn全部短路接地。接着，将频率为f的非叠加时钟周期信号提供到晶体管CP0和CN0的栅极，从而测量出流过电流测量器件CMD的用于对寄生电容器Cpar0进行充电的平均电流，从而以导出等式1相类似的方式导出等式。

在第二测量步骤中，控制电路将逻辑高信号提供到PMOS晶体管CP0和CP2到CPn的栅极以及NMOS晶体管CN0和CN2到CNn的栅极。因此，NMOS晶体管CN0和CN2到CNn全部导通，从而寄生电容器Cpar0和Cpar2到Cparn全部都短路接地。接着，将频率为f的非叠加时钟周期信号提供到晶体管CP1和CN1的栅极，从而使得流过电流测量器件CMD的用于对寄生电容器Cpar1进行充电的平均电流被测量出，从而以导出等式2相类似的方式导出等式。

在第三测量步骤中，控制电路将非叠加逻辑高信号提供到PMOS晶体管Cp2到CPn的栅极以及NMOS晶体管CN2到CNn的栅极。因此，NMOS晶体管CN0和CN2到CNn全部导通，从而寄生电容器Cpar2到Cparn全部短路接地。接着，将频率为f的非叠加时钟周期信号提供到晶体管CP0、CP1、CN0、和CN1的栅极，其中，将相同的信号同步施加到晶体管CP0和CP1的栅极，并且将相同的信号同步施加到晶体管CN0和CN1的栅极。因此，流过电流测量器件CMD的用于对寄生电容器Cpar0和Cpar1进行充电的平均电流被测量出，从而获得了与所示出的等式3相似的等式。接着，可以利用与等式4和等式5中所示的类似计算步骤计算出电容Cdut1。上述第二和第三测量步骤可以针对电容器Cdut2到Cdutn中的每个电容器都进行重复，从而还可以计算出电容Cdut2到Cdutn。

在上述实施例中，不需要形成虚拟连接来匹配测试电容器的连接。因此，这种测量方法比传统的基于电荷的电容测量(CBCM)方案要容易得多。而且，当涉及多个测试电容器(比如测试电容器阵列)时，可以省去大量为虚拟连接布局所做的工作。

根据实施例，一种用于测量测试电容器电容的电容器测量电路，包括：第一晶体管，具有第一源极-漏极路径，该第一源极-漏极路径连接到测试电容器的第一电容器极板和地电位之间；第二晶体管，具有第二源极-漏极路径，该第二源极-漏极路径连接到测试电容器的第二电容器极板和地电位之间；以及电流测量器件，配置为测量测试电容器的第一充电电流和第二充电电流。第一充电电流和第二充电电流以相反方向流到测试电容器。

根据备选实施例，一种用于测量测试电容器电容的电容器测量电路，包括：电源电压节点；电流测量器件，连接到电源电压节点；第一PMOS晶体管，包括源极，连接到电流测量器件，以及漏极，连接到测试电容器的第一电容器极板；第一NMOS晶体管，包括源极，接地，以及漏极，连接到测试电容器的第一电容器极板；第二PMOS晶体管，包括源极，连接到电流测量器件，以及漏极，连接到测试电容器的第二电容器极板；以及第二NMOS晶体管，包括源极，接地，以及漏极，连接到测试电容器的第二电容器极板。

根据其它实施例，一种电容器测量电路，包括：电源电压节点；电流测量器件，连接到电源电压节点；第一PMOS晶体管，包括源极，连接到电流测量器件，以及漏极，连接到公共节点；第一NMOS晶体管，包括源极，接地，以及漏极，连接到公共节点；多个测试电容器，每个测试电容器都包括第一电容器极板，连接到公共节点，以及第二电容器极板；多个第二PMOS晶体管，每个第二PMOS晶体管都包括源极，连接到电流测试器件，以及漏极，连接到多个测试电容器之一的第二电容器极板；以及多个第二NMOS晶体管，每个第二NMOS晶体管都包括源极，接地，以及漏极，连接到多个测试电容器之一的第二电容器极板。

根据其它实施例，一种测量测试电容器电容的方法，包括：在测试电容器上实施第一充电，其中，连接到测试电容器的第一寄生电容器连同测试电容器一起被充电，连接到测试电容器的第二寄生电容器没有连同测试电容器一起被充电，并且第一寄生电容器和第二寄生电容器连接到测试电容器的相对的电容器极板；测量用于第一充电的第一平均电流；在测试电容器上实施第二充电，其中，第二寄生电容器连同测试电容器一起被充电，第一寄生电容器没有连同测试电容器一起被充电；测量用于第二充电的第二平均电流；在第一寄生电容器和第二寄生电容器上实施第三充电，其中，测试电容器没有连同第一寄生电容器和第二寄生电容器一起被充电；测量用于第三充电的第三平均电流；由第一平均电流、第二平均电流和第三平均电流计算测试电容器的电容。

根据其它实施例，一种测量测试电容器电容的方法，包括：提供测试电路，该测试电路包括第一晶体管，该第一晶体管具有第一源极-漏极路径，该第一源极-漏极路径连接到测试电容器的第一电容器极板和地电位之间；以及第二晶体管，该第二晶体管具有第二源极-漏极路径，该第二源极-漏极路径连接到测试电容器的第二电容器极板和地电位之间。该方法进一步包括：通过导通第一晶体管，将第一电容器极板短路接地，以及通过截止第二晶体管，在测试电容器上实施第一充电，其中，测量用于对测试电容器进行充电的第一平均电流；通过导通第二晶体管，将第二电容器极板短路接地，以及通过截止第一晶体管，在测试电容器上实施第二充电，其中，测量用于对测试电容器进行充电的第二平均电流；截止第一晶体管和第二晶体管，并且测量用于对连接到测试电容器的寄生电容器进行充电的第三平均电流；以及由第一平均电流、第二平均电流、和第三平均电流计算测试电容器的电容。

尽管已经详细地描述了本实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (10)

1.一种用于测量测试电容器电容的电容器测量电路，所述电容器测量电路包括：

第一晶体管，具有第一源极-漏极路径，所述第一源极-漏极路径连接到所述测试电容器的第一电容器极板和地电位之间；

第二晶体管，具有第二源极-漏极路径，所述第二源极-漏极路径连接到所述测试电容器的第二电容器极板和所述地电位之间；以及

电流测量器件，配置为测量所述测试电容器的第一充电电流和第二充电电流，其中，所述第一充电电流和所述第二充电电流以相反方向流到所述测试电容器。

2.根据权利要求1所述的电容器测量电路，进一步包括：

控制电路，配置为将时钟周期信号提供到所述第一晶体管的栅极和所述第二晶体管的栅极。

3.根据权利要求2所述的电容器测量电路，其中，所述第一晶体管是第一NMOS晶体管，所述第二晶体管是第二NMOS晶体管，以及其中，所述电容器测量电路进一步包括：

第一PMOS晶体管，包括：源极，连接到所述电流测量器件；漏极，连接到所述第一NMOS晶体管的漏极；以及栅极，连接到所述控制电路；以及

第二PMOS晶体管，包括：源极，连接到所述电流测量器件；漏极，连接到所述第二NMOS晶体管的漏极，以及栅极，连接到所述控制电路，

其中，所述控制电路进一步配置为将第一非叠加时钟周期信号提供到所述第一PMOS晶体管的栅极和所述第一NMOS晶体管的栅极，并且将第二非叠加时钟周期信号提供到所述第二PMOS晶体管的栅极和所述第二NMOS晶体管的栅极。

4.根据权利要求1所述的电容器测量电路，其中，所述电流测量器件连接到电源电压节点和所述第一晶体管的所述第一源极-漏极路径之间，并且连接到所述电源电压节点和所述第二晶体管的所述第二源极-漏极路径之间。

5.根据权利要求1所述的电容器测量电路，其中，所述第一晶体管的漏极和所述第二晶体管的漏极连接到所述测试电容器的相对的电容器极板，并且通过所述测试电容器相互隔开。

6.一种用于测量测试电容器电容的电容器测量电路，所述电容器测量电路包括：

电源电压节点；

电流测量器件，连接到所述电源电压节点；

第一PMOS晶体管，包括：源极，连接到所述电流测量器件；以及漏极，连接到所述测试电容器的第一电容器极板；

第一NMOS晶体管，包括：源极，接地；以及漏极，连接到所述测试电容器的所述第一电容器极板；

第二PMOS晶体管，包括：源极，连接到所述电流测量器件；以及漏极，连接到所述测试电容器的第二电容器极板；以及

第二NMOS晶体管，包括：源极，接地；以及漏极，连接到所述测试电容器的所述第二电容器极板。

7.根据权利要求6所述的电容器测量电路，进一步包括：控制电路，连接到所述第一PMOS晶体管的栅极和所述第二PMOS晶体管的栅极以及所述第一NMOS晶体管的栅极和所述第二NMOS晶体管的栅极。

8.根据权利要求7所述的电容器测量电路，其中，所述控制电路配置为：

将第一非叠加时钟周期信号提供到所述第一PMOS晶体管的栅极和所述第一NMOS晶体管的栅极；以及

将第二非叠加时钟周期信号提供到所述第二PMOS晶体管的栅极和所述第二NMOS晶体管的栅极，

其中，所述控制电路配置为：当所述控制电路提供所述第一非叠加时钟周期信号时，将逻辑高信号提供到所述第二PMOS晶体管的栅极和所述第二NMOS晶体管的栅极。

9.根据权利要求6所述的电容器测量电路，进一步包括：多个单元，每个所述单元都包括：

附加的测试电容器，包括：第一电容器极板，连接到所述第一NMOS晶体管的漏极；

附加的PMOS晶体管，包括：源极，连接到所述电流测量器件；以及漏极，连接到所述附加的测试电容器的第二电容器极板；以及

附加的NMOS晶体管，包括：源极，接地；以及漏极，连接到所述附加的测试电容器的所述第二电容器极板，

其中，所述多个单元的所述测试电容器和所述附加的测试电容器形成电容器阵列。

10.一种测量测试电容器电容的方法，所述方法包括以下步骤：

在所述测试电容器上实施第一充电，其中，连接到所述测试电容器的第一寄生电容器连同所述测试电容器一起被充电，连接到所述测试电容器的第二寄生电容器没有连同所述测试电容器一起被充电，以及其中，所述第一寄生电容器和所述第二寄生电容器连接到所述测试电容器的相对的电容器极板；

测量所述第一充电的第一平均电流；

在所述测试电容器上实施第二充电，其中，所述第二寄生电容器连同所述测试电容器一起被充电，所述第一寄生电容器没有连同所述测试电容器一起被充电；

测量所述第二充电的第二平均电流；

在所述第一寄生电容器和所述第二寄生电容器上实施第三充电，其中，所述测试电容器没有连同所述第一寄生电容器和所述第二寄生电容器一起被充电；

测量所述第三充电的第三平均电流；以及

由所述第一平均电流、所述第二平均电流、和所述第三平均电流计算所述测试电容器的电容，

其中，实施所述第一充电、实施所述第二充电、以及实施所述第三充电的每个步骤都包括：在多个时钟周期中实施多个充电-放电周期，

其中，所述测试电容器的电容通过以下表达式进行计算：

Cdut＝(Ivdd0+Ivdd1-Ivdd2)/(2×Vdd×f)

其中，Cdut是所述测试电容器的电容，Ivdd0是所述第一平均电流，Ivdd1是所述第二平均电流，Ivdd2是所述第三平均电流，Vdd是用于对所述测试电容器、所述第一寄生电容器、和所述第二寄生电容器进行充电的电源电压，以及f是所述多个时钟周期的频率。

Images