SU1635222A1

SU1635222A1 - Аналоговое запоминающее устройство

Info

Publication number: SU1635222A1
Application number: SU884424733A
Authority: SU
Inventors: Александр Васильевич Водеников
Original assignee: Предприятие П/Я В-2969
Priority date: 1988-05-11
Filing date: 1988-05-11
Publication date: 1991-03-15

Abstract

Изобретение относитс к автоматике и контрольно-измерительной технике и может быть использовано в системах сбора и обработки аналоговой информации. Цель изобретени - повышение точности устройства - достигаетс за счет введени четырех дополнительных переключателей с соответствующими функциональными св з ми . 1 ил.

Description

Изобретение относитс к автоматике и контрольно-измерительной технике и может быть использовано в системах сбора и обработки аналоговой информации .

Целью изобретени вл етс повышение точности устройства.

Функциональна схема устройства приведена на чертеже.

Устройство содержит операционные усилители (ОУ) 1-3, накопительные элементы на конденсаторах 4, 5, согласующие элементы на резисторах 6-8 и переключатели 9-15.

Аналоговое запоминающее устройство работает следующим образом.

Устройство относитс к двухтактным аналоговым запоминающим устройствам , в которых в каждом такте внешнего управл ющего сигнала одна часть устройства работает в режиме выборки, а друга - в режиме хранени . Так, в предложенном устройстве если на

вход управлени подан сигнал О,- то переключатели 9-15 наход тс в состо нии, показанном на чертеже. В этом случае входное напр жение устройства через ОУ 1 и переключатели 9, tl подаетс на конденсатор 5 и отслеживаетс на нем, причем ОУ 1 охвачен глубокой отрицательной обратной св зью через ОУ 3 и переключатель 15, в то врем как ОУ 3 охвачен местной отрицательной обратной св зью через переключатели 13 и 15. Тем самым достигаетс высока точность записи входного напр жени на конденсатор 5. В том же такте напр жение с конденсатора 4, записанное в предыдущем такте, подастс на выход устройства через ОУ 2, работающий в режиме повторител напр жени , поскольку напр жение с выхода ОУ 2 поступает на его инвертирующий вход через переключатели 12 и 14, причем падение напр жени на сопротивлении

(Л

ключа в переключателе 14 от тока, протекающего в нагрузку, компенсируетс с помощью ОУ 2. Это обеспечивает достижение более высокой точности в предложенном устройстве по отношению к прототипу. Кроме того, повышение точности достигаетс за счет меньшего тока утечки конденсатора 4 через закрытый ключ в переключателе 10, так как на его вход подаетс выходное напр жение устройства через открытый ключ переключател 10.

Claims

Формула изобретен, и

Аналоговое запоминающее устройство , содержащее первый операционный усилитель, неинвертирующий вход которого вл етс входом устройства, а выход соединен с входом первого переключател , первый и второй накопительные элементы на первом и втором конденсаторах, одни обкладки которых соединены с неинвертирующими входами соответственно второго и третьего операционных усилителей, выходы которых подключены к информационным входам соответственно второго и третьего переключателей, инвертирующий вход первого операционного усилител соединен с первым выходом второго переключател и вторым выходом третьего переключател , первый выход которого соединен с вторым выходом второго переключател и вл етс выходом устройства, первый, второй и третий согласующие элементы на первом , втором и третьем резисторах,

ервые выводы первого и второго резисторов соединены с другими обкладками соответственно первого и второго конденсаторов, первый вывод третьего резистора соединен с шиной нулевого потенциала устройства, второй вывод - с инвертирующим входом первого операционного усилител , о т личающеес тем, что, с

целью повышени точности устройства, в него введены четвертый, п тый,шестой и седьмой переключатели, информационные входы четвертого и п того

5 переключателей подключены соответственно к первому и второму выходам первого переключател , первый выход четвертого и второй выход п того переключателей соединены с неинвер0 тирующими входами соответственно

второго и третьего операционных усилителей , инвертирующие входы которых соединены с информационными входами соответственно шестого и седьмого пе5 реключателей, первые выходы п того и гедьмого переключателей и вторые выходы четвертого и шестого переключателей соединены с вторым выходом второго переключател ,второй выход тре0 тьего переключател соединен с первым выходом шестого переключател и с вторым выходом седьмого переключател , вторые выводы первого и второго резисторов подключены к шине нулевого , потенциала устройства, управл ющие входы всех переключателей объединены и вл ютс входом задани режима устройства .