SU1571623A1

SU1571623A1 - Устройство дл интегрировани сигнала

Info

Publication number: SU1571623A1
Application number: SU884425655A
Authority: SU
Inventors: Виктор Дмитриевич Яндоло; Сунанто; Сергей Иосифович Дрейслер; Андрей Владиславович Ковалев
Original assignee: Харьковский политехнический институт им.В.И.Ленина
Priority date: 1988-02-29
Filing date: 1988-02-29
Publication date: 1990-06-15

Abstract

Изобретение относитс к вычислительной и измерительной технике. С целью увеличени времени и повышени точности интегрировани устройство имеет два операционных усилител 1 и 2 и третий операционный усилитель 3, осуществл ющий коррекцию дрейфа операционных усилителей 1 и 2, которые поочередно подключаютс к интегрирующему конденсатору 4. В результате этого осуществл етс непрерывный процесс интегрировани в течение длительных интервалов времени. 2 ил.

Description

I

-CI

ю/ъ

12/13/

П

15

/

а

/

V

СП

ЗЭ ND

со

т

Изобретение относитс к вычислительной и измерительной технике и может быть использовано дл интегрировани электрических сигналов в системах автоматического регулировани .

Цель изобретени - увеличение времени и повышение точности интегрировани .

На фиг. 1 приведена схема устройст ва дл интегрировани сигнала; на фиг. 2 - импульсные последовательности дл управлени ключами.

Устройство содержит первый 1, второй 2 и третий 3 операционные усили- тели (ОУ), интегрирующий конденсатор 4, первый 5 и второй 6 запоминающие конденсаторы, масштабные резисторы 7- 9 и ключи 10-17. Перва обкладка интегрирующего конденсатора 4 соединена 2Q усилителей поддерживать непрерыв25

через резистор 8 с входом устройства, через ключ 11 с интегрирующим входом ОУ 1 и ключ 10 с инвертирующим входом ОУ 2. Неинвертирующие входы ОУ 1 и ОУ 2 подключены соответственно через запоминающие конденсаторы 5 и 6 к шине нулевого потенциала и через ключ 14 и 15 к выходу 03 3. Выходы ОУ 1 и ОУ 2 подключены соответственно через ключи 16 и 17 к инвертирующему JQ входу ОУ 3 и через ключи 12 и 13 к второй обкладке интегрирующего конденсатора 4.

Устройство дл интегрировани сигнала работает следующим образом.

В процессе интегрировани ОУ 1 и 2 поочередно подключаютс к интегрирующему конденсатору 4 на равные интервалы времени. Ключи управл ютс двум импульсными последовательност ми, сдвинутыми друг относительно друга на полпериода (фиг.2).

В течение первого полупериода t1 замкнуты ключи 11,12,15 и 17, а ключи 10,13,14 и 16 разомкнуты. Ключи 11 и 12 подключают к интегрирующему конденсатору 4 вход и выход ОУ 1, который обеспечивает интегрирование входного сигнала. Ключи 15 и 17 включают ОУ 3 коррекции дрейфа в обратную $Q св зь ОУ 2. При этом на запоминающем конденсаторе 6 устанавливаетс компенсирующее напр жение, равное по значению и противоположное по знаку дрейфу ОУ 2.

В течение второго полупериода t2 замыкаютс ключи 10,13,14 и 16, а . ключи 11,12,15 и 17 размыкаютс . Ключи 10 и 13 подключаютс к ннтегрирую40

45

55

ный процесс интегрировани и полностью устранить погрешности, св занные с цеп ми коррекции дрейфа. Кроме того, отсутствие в контуре интегрировани дополнительных инерционных звеньев повышает точность и снимает св занные с этим ограничени на форму входного сигнала.

Таким образом, в предлагаемом устройстве за счет устранени вли ни коррекции дрейфа повышаетс точность интегрировани п течение длительных интервалов времени.

Claims

Предлагаемое устройство может бить использовано в интегрирующих, пропорционально-интегрирующих , дифЛеренцн- рующих и других звень х различных систем с высокими требовани ми к точности измерений и качеству регулировани . Формула изобретени

Устройство дл интегрировани сигнала , содержащее последовательно соединенные первый масштабный резистор, первый вывод которого вл етс входом устройства, и интегрирующий конденсатор , обкладки которого через первый и второй ключи соединены соответственно с инвертирующим входом и выходом первого операционного усилител и через третий и четвертый ключи соответственно с инвертирующим входом и выходом второго операционного усилител , с п того по восьмой ключи, второй и третий масштабные резисторы, первые выводы которых соединены с шиной нулевого потенциала, первый запоминающий конденсатор, перва обкладка которого подкпючеча к первому выщему конденсатору 4 вход и выход ОУ 2 который продолжает обеспечивать процесс интегрировани . При этом ключи

15и 17 разомкнуты и запомненное напр жение на конденсаторе. 6 компенсирует дрейф ОУ
2. При размыкании ключей 11 и 12 и замыкании ключей 14 и

16происходит отключение ОУ 1 от интегрирующего конденсатора 4 и подключение его к ОУ
3. При этом на запоминающем конденсаторе 5 устанавливаетс напр жение, компенсирующее дрейф ОУ 1 В следующем интервале времени снова подключаетс ОУ 1 к интегрирующему конденсатору 4, а ОУ 2 отключаетс

и т.д.

Предлагаемое устройство позвол ет за счет поочередной работы операционQ усилителей поддерживать непрерыв5

Q

$Q 40

45

55

ный процесс интегрировани и полностью устранить погрешности, св занные с цеп ми коррекции дрейфа. Кроме того, отсутствие в контуре интегрировани дополнительных инерционных звеньев повышает точность и снимает св занные с этим ограничени на форму входного сигнала.

Таким образом, в предлагаемом устройстве за счет устранени вли ни коррекции дрейфа повышаетс точность интегрировани п течение длительных интервалов времени.

Предлагаемое устройство может бить использовано в интегрирующих, пропорционально-интегрирующих , дифЛеренцн- рующих и других звень х различных систем с высокими требовани ми к точности измерений и качеству регулировани . Формула изобретени

Устройство дл интегрировани сигнала , содержащее последовательно соединенные первый масштабный резистор, первый вывод которого вл етс входом устройства, и интегрирующий конденсатор , обкладки которого через первый и второй ключи соединены соответственно с инвертирующим входом и выходом первого операционного усилител и через третий и четвертый ключи соответственно с инвертирующим входом и выходом второго операционного усилител , с п того по восьмой ключи, второй и третий масштабные резисторы, первые выводы которых соединены с шиной нулевого потенциала, первый запоминающий конденсатор, перва обкладка которого подкпючеча к первому вы5 157

воду шестого ключа, отличающеес тем, что, с целью увеличени времени и повышени точности интегрировани , в устройство введены третий операционный усилитель и второй запоминающий конденсатор, перва обкладка которого подключена к первому выводу п того ключа, второй вывод которого соединен с вторым выводом шестого ключа и подключен к выходу третьего операционного усилител , неинвертирующий вход которого соединен с шиной нулевого потенциала, а

L. «f

6236

инвертирующий йход через седьмой и восьмой ключи подключен к выходам соответственно первого и второго операционных усилителей, неинвертирующие входы которых соединены с первыми обкладками соответственно первого и второго запоминающих конденсаторов, вторые обкладки которых подключены g к шине нулевого потенциала, а вторые выводы второго и третьего масштабных резисторов соединены с инвертирующими входами соответственно первого и второго операционных усилителей.

t

Фиг. 2