SU1730683A1

SU1730683A1 - Аналоговое запоминающее устройство

Info

Publication number: SU1730683A1
Application number: SU894733939A
Authority: SU
Inventors: Александр Васильевич Водеников
Original assignee: Предприятие П/Я В-2969
Priority date: 1989-09-04
Filing date: 1989-09-04
Publication date: 1992-04-30

Abstract

Изобретение относитс к аналоговой измерительной технике и автоматике и предназначено дл использовани в системах сбора и обработки аналоговой информации . Целью изобретени вл етс расширение области применени за счет возможности использовани в многоканальных прецизионных системах сбора и обработки информации. Цель достигаетс за счет введени в аналоговое запоминающее устройство счетного триггера 21, двух элементов И 22,23, четвертого согласующего резистора 6 и восьмого переключател 14 с соответствующими св з ми. Использование устройства в системе сбора и обработки информации позвол ет также раздельно определ ть в составе системы погрешности собственно преобразовател информации и входной цепи, включающей АЗУ, и проводить в дальнейшем их коррекцию. Устройство имеет простое управление одним управл ющим сигналом, что упрощает схему управлени всей системой сбора информации . 1 ил. сл с

Description

чд

CJ О

i04

оо

СА)

:

Изобретение относитс к аналоговой измерительной технике и автоматике и предназначено дл использовани в системах сбора и обработки аналоговой информации .

Целью изобретени вл етс расширение области применени за счет обеспечени возможности использовани в многоканальных прецизионных системах сбора и обработки информации.

На чертеже приведена функциональна схема предлагаемого устройства.

Аналоговое запоминающее устройство содержит два накопительных элемента на конденсаторах 1 и 2, четыре согласующих элемента на резисторах 3-6, восемь переключателей 7-14 и три операционных усилител 15-17, информационный вход 18 устройства, шину 19 нулевого потенциала, выход 20, счетный триггер 21, два элемента И 22 и 23, вход 24 управлени режимом работы.

Аналоговое запоминающее устройство работает следующим образом.

В исходном состо нии на шине 24 нулевой потенциал. При этом нулевой потенциал с выходов элемента И 22 и 23 поступает на управл ющие входы переключателей 10- 13, устанавлива их в исходное состо ние. Операционный усилитель 16с помощью переключателей 10 и 13 и операционный усилитель 17 с помощью переключателей 11 и 12 включаютс в режим повторителей напр жени . Выходна шина (выход устройства ) 20 с помощью переключателей 13 и 12 отключена от выходов операционных усилителей 16 и 17. Счетный триггер 21 в начальный момент может находитьс в любом из двух состо ний. Предположим, что на его пр мом выходе нулевой уровень, поступающий на управл ющие входы переключателей 7-9. Операционный усилитель 15 и операционный усилитель 17, включенный повторителем с помощью переключателей 7, 9 и 14, охвачены общей отрицательной обратной св зью. Конденсатор 2 в-этом случае зар жаетс с выхода операционного усилител 15 через переключатели 7-9 до напр жени , равного входному на шине 18, т.е. производитс выборка входного напр жени . Резистор 4 служит дл предотвращени возбуждени . В это врем на резисторе 6 с помощью включенного повторителем операционного усилител 16 поддерживаетс напр жение, запомненное на конденсаторе 1 в предыдущем цикле запоминани .

При поступлении на шину 24 единичного уровн триггер 21 переключаетс в единичное состо ние. Единичный уровень с пр мого выхода триггера 21 поступает на

управл ющие входы переключателей 7-9. Единичные уровни, поступающие на входы элемента И 22 с входа шины 24 и с пр мого выхода триггера 21, вызывают по вление на

выходе элемента И 22 единичного уровн , который поступает на управл ющие входы переключателей 11 и 12. Операционный усилитель 17 остаетс включенным в режиме повторител , но отрицательна обратна

0 св зь снимаетс с выхода 20, на который выдаетс напр жение, запомненное на конденсаторе 2. Ток утечки переключател 9 незначителен и практически не сказываетс на погрешность устройства, так как раз5 ность напр жений между выводами переключател 9 при использовании высококачественных операционных усилителей не превышает милливольта. Токи утечки переключателей 7, 10-13 и пр мое

0 прохождение аналогового сигнала через емкость этих переключателей также практически не вли ют на погрешность передачи сигнала на выход 20, так как замыкаютс через малое выходное сопротивление охва5 ченного отрицательной обратной св зью операционного усилител 17.

Одновременно с выдачей с конденсатора 2 через операционный усилитель 17 на выход 20 с помощью переключателей 7-9,

0 10 и 11, усилитель 13 и усилитель 14, включенный в режим повторител напр жени переключател ми 10 и 13, охвачены общей отрицательной обратной св зью. Конденсатор 1 при этом зар жаетс с выхода опера5 ционного усилител 15 через переключатели 7 и 8 до напр жени , равного входному на шине 16, т.е. производитс выборка входного напр жени . Резистор 3 также как и резистор 4 предназначен дл предотвра0 щени возбуждени .

Дл отключени выхода 18 на вход 24 выдаетс нулевой уровень. При этом нулевой уровень поступает с входа 24 на вход элемента И 22, с выхода которого также

5 нулевой уровень поступает на управл ющие входы переключателей 11 и 12. Они переключаютс в исходное состо ние, когда их информационный вход подключен к его первому выходу. Операционный усилитель 15

0 остаетс включенным повторителем напр жени , но его выход отключаетс от выходной шины 20 и подключаетс к резистору 5, на котором поддерживаетс напр жение, запомненное на конденсаторе 2. В то же

5 врем на конденсаторе 1 режим выборки входного напр жени не мен етс .

При повторной выдаче сигнала единичного уровн на вход 24 триггер 21 переключаетс в нулевое состо ние. Единичные уровни с инверсного выхода триггера 20 и с

входа 24 поступают на входы элемента / 23, на выходе которого также по вл етс единичный уровень, поступающий на управл ющие входы переключателей 10-13. В этом случае на вход 20 с помощью операционного усилител 16 выдаетс напр жение, запомненное на конденсаторе 1, а на конденсаторе 2 производитс выборка входного напр жени , действующего на входе 18. Следовательно, при каждой новой выдаче единичного уровн на входе 24, на выходе 20 выдаетс новое значение входного сигнала на входе 18, запомненное последовательно во времени на конденсаторах 1 или 2. Дл нормального функционировани в различных режимах и одинакового быстродействи при переключени х уровн сигнала на входе 24 емкости конденсаторов 1 и 2 целесообразней выбрать одинаковой величины . Сопротивлени резисторов 5 и 6 выбираютс равными сопротивлению нагрузки на шине 20, при этом перепад напр - жений на выходах операционных усилителей 16 и 17 при переключени х ключей 10, 13 и 10, 11 минимален и, соответственно , минимальны времена их установлени после переключени .

Предлагаемое аналоговое запоминающее устройство по сравнению с известным за счет введени в него дополнительного счетного триггера, двух элементов И, резистора и переключател с соответствующими св з ми имеет более широкую область применени . За счет наличи в нем отключенного состо ни выходной шины устройство может быть использовано в многоканальных прецизионных системах сбора и обработки информации, при этом становитс не нужен многоканальный коммутатор, который имеет довольно существенные погрешности , а также задержки включени и выключени , ухудшающие соответственно точность и быстродействие всей системы. Использование предлагаемого устройства в системе сбора и обработки информации позвол ет также раздельно определ ть в составе системы погрешности собственно преобразовател информации и входной цепи, включающей аналоговое запоминающее устройство, и проводить в дальнейшем их коррекцию. Устройство имеет простое управление одним управл ющим сигналом, что упрощает схему управлени всей системой сбора информации.

Claims

Формула изобретени Аналоговое запоминающее устройство, содержащее два накопительных элемента на первом и втором конденсаторах, три согласующих элемента на первом, втором и третьем резисторах, семь переключателей и

три операционных усилител , неинвертирующий вход первого из которых вл етс входом устройства, а выход подключен к информационному входу первого переключател , управл ющий вход которого подключен к управл ющим входам второго и третьего переключателей, а первый и второй выходы - к информационным входам соответственно второго и третьего пере0 ключателей, первый выход второго переключател подключен к неинвертирующему входу второго операционного усилител и первому выводу первого резистора, второй вывод которого подключен к первой обклад5 ке первого конденсатора, второй выход второго переключател соединен с информационным входом четвертого переключател и инвертирующим входом второго операционного усилител , первый выход

0 третьего переключател подключен к неинвертирующему входу третьего операционного усилител и первому выводу второго резистора, второй вывод которого подключен к первой обкладке второго конденсато5 ра, а второй выход третьего переключател соединен с информационным входом п того переключател и инвертирующим входом третьего операционного усилител , выход которого соединен с информационным вхо0 дом шестого переключател , управл ющий вход которого соединен с управл ющим входом п того переключател , второй выход шестого переключател соединен с вторым выходом п того переключател и

5 первым выводом третьего резистора, второй вывод которого соединен с вторыми обкладками первого и второго конденсаторов и шиной нулевого потенциала устройства, первый выход шестого переключател сое0 динен с первыми выходами четвертого, п того и седьмого переключателей и выходом устройства, информационный вход седьмого переключател соединен с выходом второго операционного усилител , а его второй

5 выход и управл ющий вход соединены соответственно с вторым выходом и управл ющим входом четвертого переключател , о т- личающеес тем, что, с целью расширени области применени за счет обесле0 чени возможности использовани в многоканальных прецизионных системах сбора и обработки информации, в устройство введены счетный триггер, два элемента И, четвертый резистор и восьмой переклю5 чатель, информационный вход которого подключен к инвертирующему входу первого операционного усилител , а первый выход восьмого переключател соединен с вторым выходом седьмого переключател и первым выводом четвертого резистора, второй вывод которого подключен к шине нулевого потенциала устройства, второй выход восьмого переключател соединен с вторым выходом шестого переключател , а управл ющий вход восьмого переключател соединен с управл ющим входом первого переключател , с первым входом первого элемента И и с пр мым выходом счетного

триггера, инверсный выход которого соединен с первым входом второго элемента И. а счетный вход вл етс входом управлени режимом работы и соединен с вторым входом первого и второго элементов И, выходы которых подключены соответственно к управл ющим входам шестого и седьмого переключателей .