SU1320847A1 - Аналоговое запоминающее устройство - Google Patents

Description

Изобретение относитс  к автоматике и контрольно-измерительной технике и может быть использовано дл  запоминани  выборочных значений напр жени  аналоговьш сигналов.

Цель изобретени  - повышение быстродействи  аналогового запоминающе- г о устройства.

На фиг.1 приведена функциональна  схема устройства; на фиг.2 - вре- JO ключ коммутатора 6 - на выход устменна  диаграмма его работы.

Аналоговое запоминающее устройство содержит коммутаторы 1-6, дифференциальные усилители (ДУ) 7-9, накопительные элементы на конденсаторах 10-13, резистивные делители 14 15 напр жени  и блок 16 синхронизации .

Блок синхронизации содержит генератор 1 7 импульсов, счетчик 18, дешифратор 19, регистр 20, элементы Ш 21-24, элемент И 25.

На фиг.2 сигнал G представл ет собой импульсы на выходе генератора 17 импульсов, сигналы RG1 - RG4 - состо ни  соответственно на 1-4-ом выходах регистра 20.

Устройство работает следующим образом.

Аналоговое запоминающее устройст во работает в циклическом режиме, проход  последовательно во времени четыре такта, каждый из которых определ етс  наличием сигнала лог. Ч на одном из выходов регистра 20 в |блоке синхронизации 16 (см,фиг,2). В первом такте, который соответствует сигналу лог. 1 на первом выходе регистра 20, устройство находитс в режиме выборки. Входной сигнал через второй замкнутый ключ коммутатора 1 поступает на неинвертирующий вход дифференциального усилител  (ДУ) 7.:

Выходное напр жение данного усилител  равно

и .и ., и %ык R « + R с

где - входное напр жение устройства;

U(, - напр жение на конденсаторе 10;

ос с сопротивление резисторов резистивного делител  14 напр жени , подключенных соответственно к выходу ДУ и конденсатору 10.

Отношение R к R,, выбираетс  достаточно большим (ИОП), что обес-печивает коэффициент передачи неи н- вертирующего усилител  на-ДУ 7 близкий к 1.. С вькода ДУ 7 напр жение через третий замкнутый ключ коммутатора 2 поступает на конденсатор 13 и далее через пернь й замкнутый ключ коммутатора 5, неинвертирующий усилите ль на ДУ 9, аналогичный усилителю на ДУ 7, и первый замкнутый

ройства. Б том же такте неинверти- РЗпощий вход ДУ 8 через второй замкнутый ключ коммутатора 4 подключен к шине нулевого потенциала, а выход

через второй ключ коммутатора 3 - к его инвертирующему входу и конденсатору 11, При этом на конденсаторе 11 устанавливаетс  напр жение, равное напр жению смещени  нул  ДУ 8,

т,е, ДУ 8 в первом такте находитс  в.режиме самокоррекции.

При наличии сигнала лог. 1 на втором выходе регистра 20 запомненнов в первом такте на конденсаторе 13 входное напр жение передаетс  на выход устройства по цепи, состо щей из замкнутого первого ключа коммута- тора 5, неинвертирующего усилител 

на ДУ 9 и замкнутого первого ключа коммутатора 6, т,е устройство находитс  в режиме хранени . Одновременно осуществл етс  : коррекци  напр жени  смещени  нул  ДУ 7. При этом неинвертируюш,ий вход ДУ 7 через третий ключ коммутатора 1 .подключен к шине нулевого потенциала, а выход - к неинвертир- пощему входу ДУ 8, с. выхода которого через первый ключ

коммутатора 3 и резкстианьш делитель 14 напр жение обратной св зи поступает на инвертирующий вход ДУ 7, Несмотр  на вносимое реэистивнььм делителем 14 напр жени  ослабление

(; 1/100) сигнала коэффициент усилени  в цепи отрицательной обратной св зи К„ 100 за счет использовани  в качестве ДУ 8 операционного усилител  с коэффициентом усилени 

10 .Это обеспечивает подавление напр жени  смещени  нул  ДУ 7 примерно в 100 раз, что вполне достаточно в большинстве практических применений устройства„ В третьем и четвертом тактах в устройстве повтор ютс  режимы выборки и хранени , аналогичные тем, что имели место в . первом и втором тактах, только функции , выполн емые ДУ 7 и ДУ 8, мен ютс  местами (см.фиг.2). Запомненное на конденсаторе 10 (12) напр жение коррекции смещени  нул  ДУ 7 (ДУ 9) в последующих после коррекции тактах измен етс  с посто нной зремени Гр (R,,.+ RC)-C,O . где С,, - емкость конденсатора 10. Однако посто нную времени разр да & можно сделать достаточно малой поскольку при

ос величина (R.+ RC ) составл ет 1 МОм, а емкость конденсаторов 10,12 может быть выбрана на один-два пор дка больше емкости конденсатора 13. Увеличение при этом длительности процесса установлени  корректирующего напр жени  на конденсаторе 10 так же допустимо, поскольку коррекци  смещени  нул  ДУ 7 (ДУ 9) проводитс  в режиме хранени , длительность которого значительйо превышает длительность режима выборки .

Таким образом,, в предлагаемом устройстве достигаетс  практически столь же эффективное как и в прото-

: типе подавление ошибки напр жени  смещени  нул , вход щих в устройство ДУ. В то же врем  в предлагаемом устройстве в режиме выборки ДУ охвачены стопроцентной отрицательной

обратной св зью лишь через резистор, и в цепи отрицательной обратной св зи отсутствуют ключи, которые течет ток зар да конденсатора. Это позвол ет (при оптимальной коррекции амплитудно-частотной характеристики ДУ в сравниваемых устройствах) достичь уменьшени  длительности переходного процесса записи в предлагаемом устройстве в VF раз по отношению к прототипу.

Claims (1)

1. Формула изобретени 

   Аналоговое запоминающее устройство , содержащее первый коммутатор, второй вход которого  вл етс  входом устройства, а выход соединен с неин- ;вертирующим входом первого дифферен- циальиого усилител , выход которого соединен с входом второго коммутатора , первый и второй накопительные элементы на первом и втором конденсаторах , первый вьпсод второго коммутато- ра соединен с одной обкладкой первого конденсатора, друга  обкладка которого подключена к шине нулевого потенциала устройства, одна обкладка

   второго конденсатора соединена с инвертирующим входом второго дифференциального усилител , выход которого соединен с входом третьего коммутатора , отличающеес  тем, что, с целью повьш ени  быстродействи  устройства, в него введены четвертый , п тый и шестой коммутаторы, первый и второй резистивные делители напр жени , третий и четвертьй накопительные элементы на третьем и четвертом конденсаторах, блок синхронизации и третий диффе1)енциальньй усилитель , неинвертирующий вход которого соединен, с выходом п того коммутатора , а выход - с входом шестого коммутатора, первый выход которого соединен с третьим входом четвертого коммутатора, второй выход - с первым входами первого и п того коммутаторо и одной обкладкой первого конденсатора , третий выход - с вторым выходом второго коммутатора и  вл етс  выходом устройства, второй вход четвертого коммутатора, третьи входы первого и п того коммутаторов и другие обкладки второго, третьего и |четвертого конденсаторов подключены к шине нулевого потенциала устройства , одни обкладки третьего и четвертого конденсаторов соединены с первыми выводами соответственно первого и второго резистивных делителей напр жени , .вторые выводы и средние точки которых подключены соответственно к выходу и инвертирующему входу соответственно первого и третьего дифференциальных усилителей, второй вход п того коммутатора соединен с вторвгм входом первого коммутатора, первые выводы первого и второго резистивных делителей напр жени  соединены соответственно с первым и третьим выходами третьего коммутатора, второй выход каторого соединен с инвертирующим входом второго дифференциального усилител , неинвертирующий вход которого соединен с выходом четвертого коммутатора, первый вход которого соединен с третьим выходом второго коммутатора, первьй выход блока синхронизации соединен с первым и вторым управл ющими входами соответственно первого и второго коммутаторов второй выход - с первыми управл ющими входами -п того и шестого коммутаторов , третий выход - с вторым и третьим управл ющими входами соответственно первого и второго коммутаторов , четвертый выход - с первыми управл ющими входами второго и третьего коммутаторов, и с третьими управл ющими входами и четвертого коммутаторов п тый выход - с вторыми управл ющими входами п того и шестого коммутаторов, niecTofi выход - с первым управл ющим входом четвертого коммутатора и третьими управл ющими входами третьего, п того и шестого коммутаторов, седьмой выход - с вторыми управл 1ощими входами третьего и четвертого коммута- торов.

   В)(ад

   ebfjfod

   .J

   .l

   С)

   RB3 RCff

   фиг,2