SU585543A1 - Блок управлени дл оперативного запоминающего устройства - Google Patents
Блок управлени дл оперативного запоминающего устройстваInfo
- Publication number
- SU585543A1 SU585543A1 SU762329014A SU2329014A SU585543A1 SU 585543 A1 SU585543 A1 SU 585543A1 SU 762329014 A SU762329014 A SU 762329014A SU 2329014 A SU2329014 A SU 2329014A SU 585543 A1 SU585543 A1 SU 585543A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- rapid
- control block
- output
- access storage
- trigger
- Prior art date
Links
Landscapes
- Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
Description
(54) БЛОК УПРАВЛЕНИЯ ДЛЯ ОПЕРАТИВНОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА
элементы И 7, ИЛИ 8, и НЕ 9. Нулевой вход триггера 6 полуцикла соединен с нулевым выходом триггера запроса I, единичный вход с входом элементов ИЛИ 8, выходом элемента э«Аержки 3 н шиной 5 строба записи, а выход одключен к входам элементов И 7 и ИЛИ 8. Выход элемента ИЛИ 8 через элемент НЕ 9 соединен с нулевым входом триггера запроса I. единичный выход которого подключен к входу элемента И 7, а выход последнего сбедннен с входом М ента задержки 3 и шиной 4 ст|юба считывани . - . :
В исходном состо нии триггеры I и 6 наход тс в нулевом состо нии. Импульс запроса, постулаюшнй по и|ине запроса 2 на единичный ход триггера .запроса ,1, устаиааливает.его в единичное .состо ние, при этом на выходе элемента И 7:по вл етс лоложительный перепад напр жени . Через врем , определ емое величиной звдерж сн элемента Задержки а н равное требуемой длительности строба считыванни (равному по длительности стробу записи), указа имый перепад вайрд-кений .установит триггер 6 полуиикла Bne4fifi« Heie ;ocToaHHfev При этом на выходе жйемектв И. 7 уровеаь вернетс к неходкому состо нню,: т.е. завершитс формирование строба считывани .Через врем , определ емое величийсЛ задержки элемента задержки 3, сформ ует троб записи на выходе этого элементе. Затем на .выходе элемента НЕ 9 по вл етс пвлож тельиый сигнал сформированный элементом ИЛИ 8i который устанавливает в входное состо ние триггер запросе I, а последний, в свою очередь, устанавливает в исходное ссхсто ние трипгер 6 полрцикла. После того, как триггеры 1 и 6 вернулись в исходное состтние, блок управлени готов к приему очередного запроса.
Предлагаема схема блока управлеии запомииающёго устройства имеет преимущество перед прототипом, так как в ней примеиеи элемент задержки с сокращенным в две раза временем задержка, чем уменьшаетс .;аа раза количество элементо. В св зи с &7Ы .; Злок у1фощаетс и повышаетс его иадежность.
Claims (2)
1.Патент Великобритании № f.044.580, кл. G 4 С 1966.
2.Бузунов Ю. А., Вавилов Е. Н., Принципы построени цифровых вычислительных машин, «Техника, с. 481 1972.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762329014A SU585543A1 (ru) | 1976-02-27 | 1976-02-27 | Блок управлени дл оперативного запоминающего устройства |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762329014A SU585543A1 (ru) | 1976-02-27 | 1976-02-27 | Блок управлени дл оперативного запоминающего устройства |
Publications (1)
Publication Number | Publication Date |
---|---|
SU585543A1 true SU585543A1 (ru) | 1977-12-25 |
Family
ID=20650422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762329014A SU585543A1 (ru) | 1976-02-27 | 1976-02-27 | Блок управлени дл оперативного запоминающего устройства |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU585543A1 (ru) |
-
1976
- 1976-02-27 SU SU762329014A patent/SU585543A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU585543A1 (ru) | Блок управлени дл оперативного запоминающего устройства | |
SU752325A1 (ru) | Устройство дл определени минимального числа | |
SU438046A1 (ru) | Аналоговое запоминающее устройство | |
SU1018190A1 (ru) | Умножитель частоты следовани импульсов | |
US3354449A (en) | Digital to analog computer converter | |
SU408354A1 (ru) | Устройство для определения смены кода преобразователя угол — код | |
SU572933A1 (ru) | Делитель частоты с дробным коэффициентом делени | |
SU1013872A1 (ru) | Измеритель сдвига фаз | |
SU1008900A1 (ru) | Преобразователь код-аналог | |
SU962821A1 (ru) | Цифровой регистратор формы импульсных сигналов | |
SU459856A1 (ru) | Логический элемент | |
SU374586A1 (ru) | Генератор рекуррентной последовательности с самоконтролем | |
SU417749A1 (ru) | ||
SU549754A1 (ru) | Преобразователь частота-код | |
SU468370A1 (ru) | Цифровой вольтметр | |
SU386398A1 (ru) | УСТРОЙСТВО дл ИЗМЕРЕНИЯ КОРРЕЛЯЦИОННОЙ | |
SU530462A1 (ru) | Умножитель частоты | |
SU765881A1 (ru) | Аналоговое запоминающее устройство | |
SU556325A1 (ru) | Устройство дл измерени непрерывных физических величин | |
RU2023302C1 (ru) | Функциональный преобразователь | |
SU1320847A1 (ru) | Аналоговое запоминающее устройство | |
SU568079A1 (ru) | Устройство дл записи информации в накопитель | |
SU1084819A1 (ru) | Вычислительное устройство | |
RU1827713C (ru) | Устройство задержки | |
SU1334993A1 (ru) | Аналоговое запоминающее устройство |