JP7388009B2 - スイッチの駆動回路 - Google Patents

スイッチの駆動回路 Download PDF

Info

Publication number
JP7388009B2
JP7388009B2 JP2019111155A JP2019111155A JP7388009B2 JP 7388009 B2 JP7388009 B2 JP 7388009B2 JP 2019111155 A JP2019111155 A JP 2019111155A JP 2019111155 A JP2019111155 A JP 2019111155A JP 7388009 B2 JP7388009 B2 JP 7388009B2
Authority
JP
Japan
Prior art keywords
switch
voltage
discharge
section
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019111155A
Other languages
English (en)
Other versions
JP2020205668A (ja
Inventor
祐太 中村
康明 青木
秀治 吉田
崇志 吉谷
智裕 根塚
章雅 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019111155A priority Critical patent/JP7388009B2/ja
Priority to PCT/JP2020/022754 priority patent/WO2020250908A1/ja
Publication of JP2020205668A publication Critical patent/JP2020205668A/ja
Priority to US17/550,887 priority patent/US11831302B2/en
Application granted granted Critical
Publication of JP7388009B2 publication Critical patent/JP7388009B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本発明は、電力変換器を構成するスイッチの駆動回路に関する。
この種の駆動回路としては、例えば特許文献１に記載されたものが知られている。
特許第４２８４５７５号公報
スイッチの駆動状態を切り替える場合に発生するサージ電圧及びスイッチング損失それぞれを低減することを目的として、スイッチの駆動状態を切り替える場合におけるスイッチのゲート電荷の移動速度を変更する構成（いわゆるアクティブゲート）が駆動回路に備えられる。
ここで、アクティブゲートの実施に、スイッチの端子間電圧が用いられる。この端子間電圧は、スイッチの駆動状態に応じて、０Ｖ近傍の値から、電力変換器の電源電圧近傍の値までの範囲で変化し得る。この変化に対応しようとする場合、端子間電圧を検出する電圧検出部の耐圧を大きくする必要がある。しかし、この場合、電圧検出部内に設定される絶縁距離が長くなってしまう。その結果、電圧検出部が大型化し、ひいては駆動回路が大型化する懸念がある。
本発明は、小型化を図ることができるスイッチの駆動回路を提供することを主たる目的とする。
本発明は、電力変換器を構成するスイッチを駆動するスイッチの駆動回路において、
前記スイッチの端子間電圧を分圧する分圧部と、
前記分圧部により分圧された端子間電圧が入力される第１入力端子及び第２入力端子を有し、前記第１入力端子及び前記第２入力端子間の電圧差に応じたアナログ電圧を出力する差動回路部と、を備え、
前記差動回路部は、その出力電圧のリセットを実施する機能を有し、前記リセットが実施された後、前記リセットが解除された場合における前記第１入力端子及び前記第２入力端子間の電圧差を基準電圧として、該基準電圧からの変化分に増幅率を乗算したアナログ電圧を出力し、
前記差動回路部から出力されるアナログ電圧と閾値との比較結果に応じた２値信号を出力する比較部と、
前記比較部の出力信号に基づいて、オフ状態及びオン状態のうち一方の状態から他方の状態へと前記スイッチの駆動状態を切り替える場合における前記スイッチのゲート電荷の移動速度を設定するゲート制御部と、を備える。
本発明では、差動回路部から出力されるアナログ電圧と閾値との比較結果に応じた２値信号が比較部から出力され、その出力信号に基づいて、スイッチの駆動状態を切り替える場合におけるスイッチのゲート電荷の移動速度が設定される。
ここで、本発明は、スイッチの端子間電圧を分圧する分圧部を備えている。分圧部によれば、差動回路部の入力電圧を低下させることができる。また、差動回路部は、分圧部により分圧された端子間電圧が入力される第１入力端子及び第２入力端子を有するため、差動回路部によれば、スイッチの端子間電圧を、スイッチの両端のうち一端に対する他端の電位差に応じた値として検出できる。このため、分圧部及び差動回路部によれば、差動回路部の耐圧を小さくでき、差動回路部の小型化を図ることができる。
また、本発明の差動回路部は、リセットが解除された場合における第１入力端子及び第２入力端子間の電圧差を基準電圧として、この基準電圧からの変化分に増幅率を乗算したアナログ電圧を出力する。この構成によれば、スイッチの端子間電圧の変化分を、基準電圧からの変化分として検出できる。このため、差動回路部の入力電圧を低下させることができ、差動回路部の小型化を図ることができる。
以上説明した本発明によれば、差動回路部の小型化を図ることができ、ひいては駆動回路の小型化を図ることができる。
第１実施形態に係る制御システムの全体構成図。 ドライブＩＣの構成を示す図。 検出回路の構成を示す図。 リセットの実施態様を示すタイムチャート。 アクティブゲート処理の手順を示すフローチャート。 アクティブゲート処理の手順を示すフローチャート。 アクティブゲート処理態様を示すタイムチャート。 第２実施形態に係るアクティブゲート処理の手順を示すフローチャート。 アクティブゲート処理態様を示すタイムチャート。 第３実施形態に係るアクティブゲート処理の手順を示すフローチャート。 アクティブゲート処理態様を示すタイムチャート。 第３実施形態の変形例１に係るアクティブゲート処理の手順を示すフローチャート。 第３実施形態の変形例２に係るドライブＩＣの一部の構成を示す図。 サージ電圧の推定態様を示すタイムチャート。 第４実施形態に係るドライブＩＣの構成を示す図。 アクティブゲート処理態様を示すタイムチャート。 第５実施形態に係るドライブＩＣの構成を示す図。 アクティブゲート処理の手順を示すフローチャート。 第６実施形態に係るアクティブゲート処理の手順を示すフローチャート。 アクティブゲート処理態様を示すタイムチャート。 第７実施形態に係るアクティブゲート処理態様を示すタイムチャート。 その他の実施形態に係る検出回路の構成を示す図。 その他の実施形態に係る駆動制御部の処理内容を示す図。 その他の実施形態に係る駆動制御部の処理内容を示すタイムチャート。
＜第１実施形態＞
以下、本発明に係る駆動回路を具体化した第１実施形態について、図面を参照しつつ説明する。
図１に示すように、制御システムは、回転電機１０及びインバータ２０を備えている。回転電機１０は、ブラシレスの同期機であり、本実施形態では永久磁石同期機である。回転電機１０は、３相の巻線１１を備えている。なお、回転電機１０は、例えば、ファン又はポンプを備える駆動装置を構成し、ロータの回転によってファン又はポンプを駆動する。ファンは、例えば、ラジエータファン又は車室内空調用のファンである。ポンプは、例えば、オイルポンプ又はウォータポンプである。
回転電機１０は、インバータ２０を介して直流電源としてのバッテリ３０に接続されている。インバータ２０は、上アームスイッチＳＷＨと下アームスイッチＳＷＬとの直列接続体を相数分備えている。各相において、上，下アームスイッチＳＷＨ，ＳＷＬの接続点には、巻線１１の第１端が接続されている。各相の巻線１１の第２端は、中性点で接続されている。本実施形態において、誘導性負荷である各相の巻線１１は、電気角で互いに１２０°ずれている。
本実施形態では、インバータ２０を構成する上，下アームスイッチＳＷＨ，ＳＷＬとして、電圧制御形の半導体スイッチング素子が用いられており、より具体的には、ＮチャネルＭＯＳＦＥＴが用いられている。このため、スイッチの高電位側端子はドレインであり、低電位側端子はソースである。上，下アームスイッチＳＷＨ，ＳＷＬには、ボディダイオードとしての上，下アームダイオードＤＨ，ＤＬが内蔵されている。
インバータ２０は、その入力側に、インバータ２０の入力電圧を平滑化するコンデンサ２１を備えている。コンデンサ２１の高電位側端子は、バッテリ３０の正極端子と、上アームスイッチＳＷＨのドレインとを接続する電気経路に接続されている。コンデンサ２１の低電位側端子は、バッテリ３０の負極端子と、下アームスイッチＳＷＬのソースとを接続する電気経路に接続されている。
制御システムは、制御装置４０を備えている。制御装置４０は、マイコンを主体として構成され、回転電機１０の制御量をその指令値にフィードバック制御すべく、インバータ２０の各スイッチＳＷＨ，ＳＷＬをスイッチング操作する。本実施形態において、制御量は電気角速度（回転速度）であり、その指令値は指令角速度ω＊である。
インバータ２０は、図２に示すように、各上アームスイッチＳＷＨに対応して個別に設けられた上アームドライブＩＣ５０Ｈと、各下アームスイッチＳＷＬに対応して個別に設けられた下アームドライブＩＣ５０Ｌ（駆動回路に相当）とを備えている。制御装置４０は、上アームゲート信号ＧｍＨを上アームドライブＩＣ５０Ｈに対して出力し、下アームゲート信号ＧｍＬを下アームドライブＩＣ５０Ｌに対して出力する。各ゲート信号ＧｍＨ，ＧｍＬは、スイッチのオン指令及びスイッチのオフ指令のいずれかとなる。上アームゲート信号ＧｍＨと下アームゲート信号ＧｍＬとは、双方が同時にオン状態とならないように交互にオン指令となる。
なお、制御装置４０が提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。
本実施形態では、上アームドライブＩＣ５０Ｈと下アームドライブＩＣ５０Ｌとは、基本的には同様の構成である。このため、以下では、下アームドライブＩＣ５０Ｌを例にして説明する。
下アームドライブＩＣ５０Ｌは、電源５１、充電スイッチ５２、充電抵抗体５３、放電抵抗体５４及び放電スイッチ５５を備えている。本実施形態において、充電スイッチ５２はＰチャネルＭＯＳＦＥＴであり、放電スイッチ５５はＮチャネルＭＯＳＦＥＴである。図２において、Ｖｏｍは電源５１の出力電圧を示し、Ｒｃｈａは充電抵抗体５３の充電抵抗値を示し、Ｒｄｉｓは放電抵抗体５４の放電抵抗値を示す。
電源５１には、充電スイッチ５２を介して充電抵抗体５３の第１端が接続されている。充電抵抗体５３の第２端には、下アームスイッチＳＷＬのゲートが接続されている。下アームスイッチＳＷＬのゲートには、放電抵抗体５４の第１端が接続されている。放電抵抗体５４の第２端には、放電スイッチ５５を介して下アームスイッチＳＷＬのソースが接続されている。このソースは、下アームスイッチＳＷＬのゲート電荷の放電先となるグランド部として機能する。
下アームドライブＩＣ５０Ｌは、検出回路６０（差動回路部に相当）と、コンパレータ７０（放電側比較部に相当）と、閾値生成用電源７１とを備えている。検出回路６０は、図３に示すように、全差動増幅回路６３、第１，第２入力コンデンサ６１ａ，６１ｂ、第１，第２保持コンデンサ６２ａ，６２ｂ及び第１，第２リセットスイッチ６４ａ，６４ｂを備えている。
第１入力コンデンサ６１ａの第１端には、全差動増幅回路６３の正側入力端子（第１入力端子に相当）と、第１保持コンデンサ６２ａの第１端とが接続されている。第１入力コンデンサ６２ａの第２端には、下アームスイッチＳＷＬのドレインが接続されている。第１保持コンデンサ６２ａの第２端には、全差動増幅回路６３の負側出力端子（第１出力端子に相当）が接続されている。第１保持コンデンサ６２ａには、第１リセットスイッチ６４ａが並列接続されている。
第２入力コンデンサ６１ｂの第１端には、全差動増幅回路６３の負側入力端子（第２入力端子に相当）と、第２保持コンデンサ６２ｂの第１端とが接続されている。第２入力コンデンサ６１ｂの第２端には、下アームスイッチＳＷＬのソースが接続されている。第２保持コンデンサ６２ｂの第２端には、全差動増幅回路６３の正側出力端子（第２出力端子に相当）が接続されている。第２保持コンデンサ６２ｂには、第２リセットスイッチ６４ｂが並列接続されている。
本実施形態では、第１，第２入力コンデンサ６１ａ，６１ｂの静電容量が同じ値Ｃ１とされ、第１，第２保持コンデンサ６２ａ，６２ｂの静電容量が同じ値Ｃ２とされている。この場合、差動増幅回路６３の負側入力端子の入力電圧ＶｉＬと正側入力端子の入力電圧ＶｉＨとの差（ＶｉＨ－ＶｉＬ）、差動増幅回路６３の正側出力端子の出力電圧Ｖｏ、及び差動増幅回路６３の増幅率Ｃ１／Ｃ２の関係は、「Ｖｏ＝Ｃ１／Ｃ２×（ＶｉＨ－ＶｉＬ）」となる。以下、便宜上、上記増幅率Ｃ１／Ｃ２を１とする。
各リセットスイッチ６４ａ，６４ｂがオン状態にされると、差動増幅回路６３の正側出力端子の出力電圧Ｖｏが０になる。以下、各リセットスイッチ６４ａ，６４ｂがオン状態にされることを、検出回路６０のリセットの実施と称すこととする。リセットが実施されると、その後、各リセットスイッチ６４ａ，６４ｂがオフ状態にされる。以下、各リセットスイッチ６４ａ，６４ｂがオフ状態にされることを、検出回路６０のリセットの解除と称すこととする。検出回路６０は、リセットが解除されたタイミングにおける「ＶｉＨ－ＶｉＬ」（つまり、下アームスイッチＳＷＬのドレイン及びソース間電圧）を基準電圧として、その基準電圧からの変化分に上記増幅率を乗算した値を出力電圧Ｖｏとして出力する。
図４を用いて、本実施形態におけるリセットの実施及び解除についてさらに説明する。図４（ａ）は、下アームゲート信号ＧｍＬの推移を示し、図４（ｂ）は、下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬの推移を示し、図４（ｃ）は、検出回路６０のリセットの実施，解除の推移を示す。
本実施形態では、下アームスイッチＳＷＬがオン状態とされ、かつ、ドレイン及びソース間電圧ＶｄｓＬのサージ電圧及びリンギングが収束した期間ＴＲ０において、リセットの実施及びリセットの解除を行う。特に本実施形態では、下アームゲート信号ＧｍＬがオフ指令に切り替えられるタイミングでリセットの実施及び解除を行う。この場合、検出回路６０は、０Ｖを基準電圧とし、その基準電圧からの変化分を出力する。
差動増幅回路６３の正側出力端子には、コンパレータ７０の非反転入力端子が接続されている。コンパレータ７０の反転入力端子には、閾値生成用電源７１の正極端子が接続されている。閾値生成用電源７１の負極端子には、下アームスイッチＳＷＬのソースが接続されている。本実施形態では、閾値生成用電源７１の出力電圧を放電側閾値Ｖαと称すこととする。放電側閾値Ｖαは、０よりも大きくて、かつ、バッテリ３０の出力電圧である電源電圧ＶＤＣが下アームスイッチＳＷＬに印加される場合に検出回路６０から出力されるアナログ電圧近傍の値に設定されている。つまり、放電側閾値Ｖαは、下アームスイッチＳＷＬがオフ状態とされ、かつ、上アームスイッチＳＷＨがオン状態とされている場合の上記アナログ電圧近傍の値である。放電側閾値Ｖαは、電源電圧ＶＤＣよりもやや低い値又はやや高い値に設定されている。本実施形態では、電源電圧ＶＤＣが１２Ｖとされ、放電側閾値Ｖαが１２Ｖよりやや低い値（例えば、１１Ｖ＜Ｖα＜１２Ｖ）に設定されている。
コンパレータ７０の出力信号である放電側信号Ｓｇｓｏｆｆは、下アームドライブＩＣ５０Ｌの備える駆動制御部５６に入力される。駆動制御部５６は、制御装置４０から出力された下アームゲート信号ＧｍＬを取得し、取得した下アームゲート信号ＧｍＬがオン指令であると判定した場合、充電スイッチ５２をオン状態にし、放電スイッチ５５をオフ状態にする。これにより、下アームスイッチＳＷＬのゲートに充電電流が供給され、下アームスイッチＳＷＬがオン状態にされる。一方、駆動制御部５６は、取得した下アームゲート信号ＧｍＬがオフ指令であると判定した場合、充電スイッチ５２をオフ状態にし、放電スイッチ５５をオン状態にする。これにより、下アームスイッチＳＷＬのゲートから放電電流を流し、下アームスイッチＳＷＬがオフ状態にされる。
本実施形態では、オフ時のアクティブゲートを実施するために、放電抵抗体５４の放電抵抗値Ｒｄｉｓが可変とされる。放電抵抗値Ｒｄｉｓは、駆動制御部５６により変更される。以下、図５及び図６を用いて、駆動制御部５６により行われるアクティブゲート処理について説明する。
まず、図５について説明する。
ステップＳ２０では、今回のスイッチング周期Ｔｓｗ（ｎ）において、下アームゲート信号ＧｍＬのオフ指令の開始タイミングから、コンパレータ７０から出力される放電側信号Ｓｇｓｏｆｆの論理がＨに反転するまでの期間Ｔｍｉｒ（ｎ）を検出する。放電側信号Ｓｇｓｏｆｆの論理がＨに反転するタイミングは、下アームスイッチＳＷＬのミラー期間の終了タイミングと同等のタイミングである。ステップＳ２０の処理がタイミング検出部を含む。
ステップＳ２１では、前回のスイッチング周期Ｔｓｗ（ｎ－１）において検出した期間Ｔｍｉｒ（ｎ－１）に対して、今回のスイッチング周期Ｔｓｗ（ｎ）において検出した期間Ｔｍｉｒ（ｎ）が変化したか否かを判定する。ステップＳ２１の処理は、下アームスイッチＳＷＬに流れるドレイン電流Ｉｄ等が変化すると、放電抵抗値Ｒｄｉｓを変更する適切なタイミングが変化することに鑑みて行われるものである。
ステップＳ２１において変化したと判定した場合には、ステップＳ２２に進み、今回のスイッチング周期Ｔｓｗ（ｎ）において検出した期間Ｔｍｉｒ（ｎ）が、その初期値Ｔｉｎｉと同等か否かを判定する。例えば、Δｔｉ（＞０）を微小な値とする場合、「Ｔｉｎｉ－Δｔｉ≦Ｔｍｉｒ（ｎ）≦Ｔｉｎｉ＋Δｔｉ」を満たすと判定した場合、期間Ｔｍｉｒ（ｎ）が初期値Ｔｉｎｉと同等であると判定してもよい。
ステップＳ２２において同等であると判定した場合には、ステップＳ２３に進み、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における放電抵抗値Ｒｄｉｓの増加タイミングを、下アームゲート信号ＧｍＬのオフ指令の開始タイミングから初期値Ｔｉｎｉ経過したタイミングに設定する。
ステップＳ２２において同等でないと判定した場合には、ステップＳ２４に進み、今回のスイッチング周期Ｔｓｗ（ｎ）において検出した期間Ｔｍｉｒ（ｎ）が初期値Ｔｉｎｉよりも短いか否かを判定する。例えば、「Ｔｍｉｒ（ｎ）＜Ｔｉｎｉ－Δｔｉ」を満たすと判定した場合、期間Ｔｍｉｒ（ｎ）が初期値Ｔｉｎｉよりも短いと判定してもよい。
ステップＳ２４において短いと判定した場合には、ステップＳ２５に進み、下アームゲート信号ＧｍＬのオフ指令の開始タイミングから期間Ｔｍｉｒ（ｎ）経過したタイミングを放電抵抗値Ｒｄｉｓの増加タイミングにするために、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における放電抵抗値Ｒｄｉｓの増加タイミングを、ステップＳ２３で設定したタイミングに対して早める。
ステップＳ２４において否定判定した場合には、今回のスイッチング周期Ｔｓｗ（ｎ）において検出した期間Ｔｍｉｒ（ｎ）が初期値Ｔｉｎｉよりも長いと判定し、ステップＳ２６に進む。ステップＳ２６では、下アームゲート信号ＧｍＬのオフ指令の開始タイミングから期間Ｔｍｉｒ（ｎ）経過したタイミングを放電抵抗値Ｒｄｉｓの増加タイミングにするために、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における放電抵抗値Ｒｄｉｓの増加タイミングを、ステップＳ２３で設定したタイミングに対して遅らせる。
ステップＳ２１において否定判定した場合には、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における放電抵抗値Ｒｄｉｓの増加タイミングが、今回のスイッチング周期Ｔｓｗ（ｎ）における放電抵抗値Ｒｄｉｓの増加タイミングと同じタイミングとされる。
続いて、図６について説明する。
ステップＳ３０では、下アームゲート信号ＧｍＬのオフ指令がなされる期間のうち、放電側信号Ｓｇｓｏｆｆの論理がＨになる期間であるオフサージ発生期間Ｔｏｆｆｓｒを検出する。
ステップＳ３１では、検出したオフサージ発生期間Ｔｏｆｆｓｒと、スイッチ（例えば下アームスイッチＳＷＬ）に流れる電流（負荷電流）の検出値とに基づいて、下アームスイッチＳＷＬがオフ状態に切り替える場合に発生するサージ電圧に対応する検出回路６０のアナログ出力電圧（以下、オフサージ電圧Ｖｏｆｆｓｒ）を推定する。例えば、サージ発生期間Ｔｏｆｆｓｒが短いほど、オフサージ電圧Ｖｏｆｆｓｒが高くなるように推定すればよい。ステップＳ３１の処理がオフ時推定部に相当する。なお、負荷電流は、電流センサ３１によって検出される。電流センサ３１は、例えば、下アームスイッチＳＷＬのソース側に接続されるシャント抵抗等の電流センサ、上アームスイッチＳＷＨのドレイン側に接続される電流センサ、又は上，下アームスイッチＳＷＨ，ＳＷＬの接続点と巻線１１とを接続する電気経路に設けられる電流センサである。電流センサ３１の検出値は、駆動制御部５６に入力される。
ステップＳ３２では、今回のスイッチング周期Ｔｓｗ（ｎ）において推定したオフサージ電圧Ｖｏｆｆｓｒが、耐圧閾値Ｖｌｉｍと同等か否かを判定する。耐圧閾値Ｖｌｉｍは、下アームスイッチＳＷＬのドレイン及びソース間電圧がその許容上限値となる場合に検出回路６０から出力されるアナログ電圧である。例えば、Δｖｉ（＞０）を微小な値とする場合、「Ｖｌｉｍ－Δｖｉ≦Ｖｏｆｆｓｒ≦Ｖｌｉｍ＋Δｖｉ」を満たすと判定した場合、オフサージ電圧Ｖｏｆｆｓｒが耐圧閾値Ｖｌｉｍと同等であると判定してもよい。
ステップＳ３２において同等であると判定した場合には、ステップＳ３３に進み、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における放電抵抗値Ｒｄｉｓを、今回のスイッチング周期Ｔｓｗ（ｎ）における放電抵抗値Ｒｄｉｓと同じ値に維持する。
ステップＳ３２において否定判定した場合には、ステップＳ３４に進み、オフサージ電圧Ｖｏｆｆｓｒが耐圧閾値Ｖｌｉｍよりも小さいか否かを判定する。例えば、「Ｖｏｆｆｓｒ＜Ｖｌｉｍ－Δｖｉ」を満たすと判定した場合、オフサージ電圧Ｖｏｆｆｓｒが耐圧閾値Ｖｌｉｍよりも小さいと判定してもよい。
ステップＳ３４において小さいと判定した場合には、ステップＳ３５に進み、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における放電抵抗値Ｒｄｉｓの増加タイミング以降の放電抵抗値Ｒｄｉｓを、今回のスイッチング周期Ｔｓｗ（ｎ）における放電抵抗値Ｒｄｉｓの増加タイミング以降の放電抵抗値Ｒｄｉｓよりも低くする。放電抵抗値Ｒｄｉｓを低くすることにより、下アームスイッチＳＷＬのゲート電荷の放電速度が高くなる。
なお、推定したオフサージ電圧Ｖｏｆｆｓｒと耐圧閾値Ｖｌｉｍとの差、及び下アームスイッチＳＷＬに流れるドレイン電流の検出値に基づいて、今回のスイッチング周期Ｔｓｗ（ｎ）の放電抵抗値Ｒｄｉｓに対する低下補正量（＞０）を算出すればよい。今回のスイッチング周期Ｔｓｗ（ｎ）の放電抵抗値Ｒｄｉｓから、算出した低下補正量を減算することにより、次回のスイッチング周期Ｔｓｗ（ｎ＋１）の放電抵抗値Ｒｄｉｓを算出する。
ステップＳ３４において否定判定した場合には、オフサージ電圧Ｖｏｆｆｓｒが耐圧閾値Ｖｌｉｍよりも大きいと判定し、ステップＳ３６に進む。ステップＳ３６では、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における放電抵抗値Ｒｄｉｓの増加タイミング以降の放電抵抗値Ｒｄｉｓを、今回のスイッチング周期Ｔｓｗ（ｎ）における放電抵抗値Ｒｄｉｓの増加タイミング以降の放電抵抗値Ｒｄｉｓよりも増加させる。放電抵抗値Ｒｄｉｓを増加させることにより、下アームスイッチＳＷＬのゲート電荷の放電速度が低くなる。
なお、推定したオフサージ電圧Ｖｏｆｆｓｒと耐圧閾値Ｖｌｉｍとの差、及び下アームスイッチＳＷＬに流れるドレイン電流の検出値に基づいて、今回のスイッチング周期Ｔｓｗ（ｎ）の放電抵抗値Ｒｄｉｓに対する増加補正量（＞０）を算出すればよい。今回のスイッチング周期Ｔｓｗ（ｎ）の放電抵抗値Ｒｄｉｓに、算出した増加補正量を加算することにより、次回のスイッチング周期Ｔｓｗ（ｎ＋１）の放電抵抗値Ｒｄｉｓを算出する。
図７を用いて、オフ時のアクティブゲート処理の一例について説明する。図７（ａ）は、下アームゲート信号ＧｍＬの推移を示し、図７（ｂ）は、放電抵抗値Ｒｄｉｓの推移を示し、図７（ｃ）は、下アームスイッチＳＷＬのゲート電圧ＶｇｓＬの推移を示し、図７（ｄ）は、下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬ（検出回路６０から出力されるアナログ電圧）の推移を示す。図７（ｅ）は、ミラー期間の終了タイミングを検出するための検出フラグＳｇｍの推移を示し、図７（ｆ）は、放電側信号Ｓｇｓｏｆｆの推移を示す。
時刻ｔ１は、下アームゲート信号ＧｍＬのオフ指令の開始タイミングである。時刻ｔ１において、放電抵抗値Ｒｄｉｓが、その最大値Ｒｄｍａｘからその最小値Ｒｄｍｉｎまで低下させられる。
下アームスイッチＳＷＬのゲート電圧ＶｇｓＬが低下し始め、時刻ｔ２において、ゲート電圧ＶｇｓＬがミラー電圧となる。そして、ドレイン及びソース間電圧ＶｄｓＬが上昇し始める。
その後、時刻ｔ１～ｔ３の期間が期間Ｔｍｉｒとして検出され、この検出期間Ｔｍｉｒと初期値Ｔｉｎｉとの比較に基づいて、次回のスイッチング周期Ｔｓｗにおける放電抵抗値Ｒｄｉｓの増加タイミングが設定される。図７に示す例では、次回のスイッチング周期Ｔｓｗにおける放電抵抗値Ｒｄｉｓの増加タイミングが、初期値Ｔｉｎｉ経過するタイミングに対して早められる。
時刻ｔ３～ｔ４において、放電側信号Ｓｇｓｏｆｆが論理Ｈになる。ただし、図７に示す例では、時刻ｔ１から始まるスイッチング周期Ｔｓｗにおいて、図６の処理は実施されないこととする。
その後、時刻ｔ１から初期値Ｔｉｎｉが経過したタイミングにおいて、放電抵抗値Ｒｄｉｓがその最小値Ｒｄｍｉｎから最大値Ｒｄｍａｘまで増加する。その後、時刻ｔ５において、下アームゲート信号ＧｍＬがオン指令に切り替わり、ゲート電圧ＶｇｓＬが上昇し始める。なお、時刻ｔ６は、ミラー期間の終了タイミングである。
時刻ｔ７において、下アームゲート信号ＧｍＬがオフ指令に切り替えられ、放電抵抗値Ｒｄｉｓがその最大値Ｒｄｍａｘから最小値Ｒｄｍｉｎまで低下させられる。時刻ｔ７～ｔ９の期間が期間Ｔｍｉｒとして検出され、今回のスイッチング周期Ｔｓｗにおいて検出された期間Ｔｍｉｒが、前回のスイッチング周期Ｔｓｗにおける時刻ｔ１～ｔ３の期間と同等であると判定される。時刻ｔ９において、放電抵抗値Ｒｄｉｓがその最大値Ｒｄｍａｘまで増加させられる。
時刻ｔ９～ｔ１０において、放電側信号Ｓｇｓｏｆｆの論理がＨとされ、この論理Ｈとされる期間がオフサージ発生期間Ｔｏｆｆｓｒとして検出される。そして、検出されたオフサージ発生期間Ｔｏｆｆｓｒと、負荷電流とに基づいて、今回のスイッチング周期Ｔｓｗにおけるオフサージ電圧Ｖｏｆｆｓｒが推定される。推定されたオフサージ電圧Ｖｏｆｆｓｒが耐圧閾値Ｖｌｉｍよりも小さい。このため、次回のスイッチング周期Ｔｓｗにおける放電抵抗値Ｒｄｉｓを低下させる。なお、時刻ｔ１１において、下アームゲート信号ＧｍＬがオン指令に切り替えられる。
時刻ｔ１２は、下アームゲート信号ＧｍＬのオフ指令の開始タイミングである。時刻ｔ１２において、放電抵抗値Ｒｄｉｓが、その最大値Ｒｄｍａｘからその最小値Ｒｄｍｉｎまで低下させられる。
時刻ｔ１２～ｔ１３の期間が期間Ｔｍｉｒとして検出され、この検出期間Ｔｍｉｒと初期値Ｔｉｎｉとの比較に基づいて、次回のスイッチング周期Ｔｓｗにおける放電抵抗値Ｒｄｉｓの増加タイミングが設定される。
時刻ｔ１３において、放電抵抗値Ｒｄｉｓがその最小値Ｒｄｍｉｎから、最小値Ｒｄｍｉｎ及び最大値Ｒｄｍａｘの中間値Ｒｄｍｉｄまで増加する。また、時刻ｔ１３～ｔ１４において放電側信号Ｓｇｓｏｆｆの論理がＨとされる。
以上説明した本実施形態によれば、以下の効果を得られるようになる。
検出回路６０から出力されるアナログ電圧と放電側閾値Ｖαとが比較されることにより、比較結果に応じた放電側信号Ｓｇｓｏｆｆがコンパレータ７０から出力される。そして、放電側信号Ｓｇｓｏｆｆに基づいて、ミラー期間の終了タイミングが検出される。この構成によれば、検出回路６０から出力されるアナログ電圧を、ＡＤ変換器を用いることなく時間情報に変換することができる。これにより、アクティブゲートを実施するためのドライブＩＣ５０Ｈ，５０Ｌの構成を簡素にでき、ひいてはドライブＩＣ５０Ｈ，５０Ｌのコストの増加を抑制できる。
放電側信号Ｓｇｓｏｆｆに基づいて、オフサージ発生期間Ｔｏｆｆｓｒが検出され、検出されたオフサージ発生期間Ｔｏｆｆｓｒに基づいて、オフサージ電圧Ｖｏｆｆｓｒが推定される。そして、推定されたオフサージ電圧Ｖｏｆｆｓｒに基づいて、ミラー期間の終了タイミング以降の放電抵抗値Ｒｄｉｓが変更される。この構成によれば、サージ電圧及びスイッチング損失の抑制効果を得るための適切な放電抵抗値Ｒｄｉｓを、ＡＤ変換器を用いることなく簡素な構成で設定することができる。
＜第１実施形態の変形例１＞
図５及び図６に示した処理のうち、いずれか一方のみが実行されてもよい。ここで、図６に示した処理のみが実行される場合、放電抵抗値Ｒｄｉｓの増加タイミングは、例えば、下アームゲート信号ＧｍＬのオフ指令の開始タイミングから初期値Ｔｉｎｉ経過したタイミングとすればよい。
＜第１実施形態の変形例２＞
ステップＳ３０におけるオフサージ発生期間Ｔｏｆｆｓｒの検出に用いる放電側閾値Ｖαを耐圧閾値Ｖｌｉｍと同じ値にしてもよい。
＜第２実施形態＞
以下、第２実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、オフ時のアクティブゲートを変更する。詳しくは、下アームゲート信号ＧｍＬのオフ指令がなされている期間のうち、放電側信号Ｓｇｓｏｆｆの論理がＨになっている期間における放電抵抗値Ｒｄｉｓを、それ以外の期間における放電抵抗値Ｒｄｉｓよりも大きくする。
図８に、駆動制御部５６により行われるアクティブゲート処理の手順を示す。
ステップＳ４０では、下アームゲート信号ＧｍＬのオフ指令がなされている期間において、放電側信号Ｓｇｓｏｆｆの論理がＬであるか否かを判定する。
ステップＳ４０において論理がＬであると判定した場合には、ステップＳ４１に進み、放電抵抗値Ｒｄｉｓを高速側抵抗値ＲｄＬに設定する。ステップＳ４０において論理がＨであると判定した場合には、ステップＳ４２に進み、放電抵抗値Ｒｄｉｓを、高速側抵抗値ＲｄＬよりも大きい低速側抵抗値ＲｄＨに設定する。
図９を用いて、オフ時のアクティブゲート処理の一例について説明する。図９（ａ）～（ｅ）は、先の図７（ａ）～（ｄ），（ｆ）に対応している。
時刻ｔ１において、下アームゲート信号ＧｍＬがオフ指令に切り替えられる。その後、時刻ｔ２～ｔ３において、放電側信号Ｓｇｓｏｆｆの論理がＨになる。このため、時刻ｔ２～ｔ３において、放電抵抗値Ｒｄｉｓが低速側抵抗値ＲｄＨにされる。
以上説明した本実施形態によれば、第１実施形態の効果に準じた効果を得ることができる。
＜第２実施形態の変形例＞
放電側閾値Ｖαを耐圧閾値Ｖｌｉｍと同じ値にしてもよい。この場合、検出回路６０から出力されるアナログ電圧が耐圧閾値Ｖｌｉｍを超える期間において、放電側信号Ｓｇｓｏｆｆの論理がＨとされる。
＜第３実施形態＞
以下、第３実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、オフ時のアクティブゲートを変更する。詳しくは、１つの放電側閾値Ｖαの値がスイッチング周期Ｔｓｗ毎に切り替え可能とされ、その放電側閾値Ｖαに基づいてアクティブゲートが実施される。
図１０に、駆動制御部５６により行われるアクティブゲート処理の手順を示す。なお、本実施形態において、放電側閾値Ｖαの初期値は、第１実施形態で説明した値とされている。また、本実施形態では、駆動制御部５６が放電閾値変更部を含む。
ステップＳ５０では、今回のスイッチング周期Ｔｓｗ（ｎ）において下アームゲート信号ＧｍＬがオフ指令とされている期間中に、放電側信号Ｓｇｓｏｆｆの論理がＨになったか否かを判定する。
ステップＳ５０において肯定判定した場合には、ステップＳ５１に進み、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における放電側閾値Ｖα（ｎ＋１）を、今回のスイッチング周期Ｔｓｗ（ｎ）における放電側閾値Ｖα（ｎ）に所定値Ｘだけ加算した値に設定する。ただし、放電側閾値Ｖαの上限値は、耐圧閾値Ｖｌｉｍとする。ステップＳ５１の完了後、次のスイッチング周期におけるステップＳ５０の処理に移行する。なお、ステップＳ５１の処理が放電閾値変更部に相当する。
ステップＳ５０において否定判定した場合には、ステップＳ５２に進み、今回のスイッチング周期Ｔｓｗ（ｎ）で発生したオフサージ電圧Ｖｏｆｆｓｒが、今回のスイッチング周期Ｔｓｗの放電側閾値Ｖα（ｎ）よりも小さくて、かつ、前回のスイッチング周期Ｔｓｗ（ｎ－１）の放電側閾値Ｖα（ｎ－１）よりも大きい値であると推定する。なお、ステップＳ５２の処理がオフ時推定部に相当する。
続くステップＳ５３では、今回のスイッチング周期Ｔｓｗ（ｎ）において推定したオフサージ電圧Ｖｏｆｆｓｒが、耐圧閾値Ｖｌｉｍと同等か否かを判定する。
ステップＳ５３において同等であると判定した場合には、ステップＳ５４に進み、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における放電抵抗値Ｒｄｉｓの増加タイミング以降の放電抵抗値Ｒｄｉｓを、今回のスイッチング周期Ｔｓｗ（ｎ）における放電抵抗値Ｒｄｉｓと同じ値に維持する。
ステップＳ５３において否定判定した場合には、ステップＳ５５に進み、オフサージ電圧Ｖｏｆｆｓｒが耐圧閾値Ｖｌｉｍよりも小さいか否かを判定する。
ステップＳ５５において小さいと判定した場合には、ステップＳ５６に進み、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における放電抵抗値Ｒｄｉｓの増加タイミング以降の放電抵抗値Ｒｄｉｓを、今回のスイッチング周期Ｔｓｗ（ｎ）における放電抵抗値Ｒｄｉｓの増加タイミング以降の放電抵抗値Ｒｄｉｓよりも低くする。
ステップＳ５７では、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における放電側閾値Ｖα（ｎ＋１）を、今回のスイッチング周期Ｔｓｗ（ｎ）における放電側閾値Ｖα（ｎ）に所定値Ｘだけ加算した値に設定する。ただし、放電側閾値Ｖαの上限値は、耐圧閾値Ｖｌｉｍとする。
ステップＳ５５において否定判定した場合には、オフサージ電圧Ｖｏｆｆｓｒが耐圧閾値Ｖｌｉｍよりも大きいと判定し、ステップＳ５８に進む。ステップＳ５８では、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における放電抵抗値Ｒｄｉｓの増加タイミング以降の放電抵抗値Ｒｄｉｓを、今回のスイッチング周期Ｔｓｗ（ｎ）における放電抵抗値Ｒｄｉｓの増加タイミング以降の放電抵抗値Ｒｄｉｓよりも増加させる。
本実施形態では、ステップＳ５３～Ｓ５８の処理により、オフサージ電圧Ｖｏｆｆｓｒが耐圧閾値Ｖｌｉｍとなるように、放電抵抗値Ｒｄｉｓの増加タイミング以降の放電抵抗値Ｒｄｉｓが変更される。
図１１を用いて、オフ時のアクティブゲート処理の一例について説明する。図１１（ａ）～（ｅ）は、先の図７（ａ）～（ｅ）に対応しており、図１１（ｆ）は、放電抵抗値Ｒｄｉｓの変更に用いるフラグＦｄの推移を示す。
時刻ｔ１において、下アームゲート信号ＧｍＬがオフ指令に切り替えられる。この場合、放電抵抗値Ｒｄｉｓはその最小値Ｒｄｍｉｎに設定されている。
その後、時刻ｔ２において、放電抵抗値Ｒｄｉｓが、最小値Ｒｄｍｉｎから最大値Ｒｄｍａｘまで増加させられる。なお、例えば、時刻ｔ２は、下アームゲート信号ＧｍＬのオフ指令の開始タイミング（時刻ｔ１）から初期値Ｔｉｎｉが経過したタイミングとすればよい。また、例えば、放電側閾値Ｖαがその初期値とされる場合において時刻ｔ１から放電側信号Ｓｇｓｏｆｆの論理がＨに反転するまでの期間Ｔｍｉｒを記憶し、時刻ｔ１から、記憶した期間Ｔｍｉｒだけ経過したタイミングを時刻ｔ２とすればよい。
その後、時刻ｔ３～ｔ４において、放電側信号Ｓｇｓｏｆｆの論理がＨになる。このため、その後のスイッチング周期Ｔｓｗの時刻ｔ５において、放電側閾値Ｖαが所定値Ｘだけ増加させられる。時刻ｔ５からのスイッチング周期Ｔｓｗでは、放電側信号Ｓｇｓｏｆｆの論理がＨに反転しない。このため、前回のスイッチング周期Ｔｓｗにおける放電側信号Ｓｇｓｏｆｆを用いた判定結果と、今回のスイッチング周期Ｔｓｗにおける放電側信号Ｓｇｓｏｆｆを用いた判定結果とが異なる。したがって、オフサージ電圧Ｖｏｆｆｓｒが、今回のスイッチング周期Ｔｓｗの放電側閾値Ｖα（ｎ）よりも小さくて、かつ、前回のスイッチング周期Ｔｓｗの放電側閾値Ｖα（ｎ－１）よりも大きい値であると推定される。そして、推定されたオフサージ電圧Ｖｏｆｆｓｒに基づいて、時刻ｔ６以降のスイッチング周期Ｔｓｗ内の時刻ｔ７からの放電抵抗値Ｒｄｉｓが、その最大値Ｒｄｍａｘから中間値Ｒｄｍｉｄまで低下させられる。
また、時刻ｔ５からのスイッチング周期Ｔｓｗでは、放電側信号Ｓｇｓｏｆｆの論理がＨに反転しないものの、放電側閾値Ｖαが耐圧閾値Ｖｌｉｍよりも小さい。このため、図１１に示す例では、時刻ｔ６からのスイッチング周期Ｔｓｗにおける放電側閾値Ｖαは、増加させられることにより、耐圧閾値Ｖｌｉｍと同じ値に設定されている。
以上説明した本実施形態によれば、第１実施形態と同様の効果を得ることができる。
＜第３実施形態の変形例１＞
オフサージ電圧Ｖｏｆｆｓｒの推定方法を変更してもよい。以下、この方法について図１２を用いて説明する。図１２には、先の図１０に示した処理のうち、オフサージ電圧Ｖｏｆｆｓｒの推定に関する処理を示す。なお、図１２の説明において、所定値Ｘを第１所定値Ｘと称すこととする。
ステップＳ５０において否定判定した場合には、ステップＳ６０に進み、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における放電側閾値Ｖα（ｎ＋１）を、今回のスイッチング周期Ｔｓｗ（ｎ）における放電側閾値Ｖα（ｎ）から、第２所定値Ｙだけ減算した値に設定する。ここで、第２所定値Ｙは、第１所定値Ｘよりも小さい値である。
ステップＳ６０の完了後、次のスイッチング周期におけるステップＳ６１の処理に移行する。ステップＳ６１では、今回のスイッチング周期Ｔｓｗ（ｎ）において下アームゲート信号ＧｍＬがオフ指令とされている期間中に、放電側信号Ｓｇｓｏｆｆの論理がＬに維持されているか否かを判定する。
ステップＳ６１において肯定判定した場合には、ステップＳ６０に移行する。一方、ステップＳ６１において否定判定した場合には、ステップＳ５２に移行する。
以上説明した本実施形態によれば、オフサージ電圧Ｖｏｆｆｓｒを迅速に推定することができる。
＜第３実施形態の変形例２＞
オフサージ電圧Ｖｏｆｆｓｒの推定方法を、以下に説明するように変更してもよい。この方法について図１３及び図１４を用いて説明する。
図１３には、下アームドライブＩＣ５０Ｌの一部の構成を示す。下アームドライブＩＣ５０Ｌは、第１コンパレータ８０ａ、第２コンパレータ８０ｂ、第３コンパレータ８０ｃ、第１電源８１ａ、第２電源８１ｂ及び第３電源８１ｃを備えている。第１電源８１ａの出力電圧である第１放電側閾値Ｖα１は、第１実施形態で説明した放電側閾値Ｖαと同様に、電源電圧ＶＤＣ近傍の値に設定されている。また、第２電源８１ｂの出力電圧である第２放電側閾値Ｖα２は、第１放電側閾値Ｖα１よりも大きい値に設定され、第３電源８１ｃの出力電圧である第３放電側閾値Ｖα３は、第２放電側閾値Ｖα２よりも大きい値に設定されている。第２放電側閾値Ｖα２及び第２放電側閾値Ｖα２は、耐圧閾値Ｖｌｉｍよりも小さい値に設定されている。
各コンパレータ８０ａ～８０ｃの非反転入力端子には、検出回路６０から出力されるアナログ電圧が入力される。各コンパレータ８０ａ～８０ｃの反転入力端子には、各電源８１ａ～８１ｃから各放電側閾値Ｖα１～Ｖα３が入力される。
第１コンパレータ８０ａの出力信号である第１放電側信号Ｓｇｓｏｆ１、第２コンパレータ８０ｂの出力信号である第２放電側信号Ｓｇｓｏｆ２、及び第３コンパレータ８０ｃの出力信号である第３放電側信号Ｓｇｓｏｆ３は、駆動制御部５６に入力される。
図１４を用いて、オフサージ電圧Ｖｏｆｆｓｒの推定方法について説明する。図１４（ａ）～（ｄ）は、先の図７（ａ）～（ｄ）に対応し、図１４（ｅ）～（ｇ）は、第１～第３放電側信号Ｓｇｓｏｆ１～Ｓｇｓｏｆ３の推移を示す。
下アームゲート信号ＧｍＬがオフ指令とされている期間において、各放電側信号Ｓｇｓｏｆ１～Ｓｇｓｏｆ３のうち、第１，第２放電側信号Ｓｇｓｏｆ１，Ｓｇｓｏｆ２のみが論理Ｈに反転する。このため、駆動制御部５６は、オフサージ電圧Ｖｏｆｆｓｒが、第２放電側閾値Ｖα２と第３放電側閾値Ｖα３との中間値であると推定する。
＜第４実施形態＞
以下、第４実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、オフ時のアクティブゲートを変更する。そのために、図１５に示すように、ドライブＩＣの構成を変更する。図１５において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。
下アームドライブＩＣ５０Ｌは、第１コンパレータ９０ａ（第１放電側比較部に相当）、第２コンパレータ９０ｂ（第２放電側比較部に相当）、第１電源９１ａ及び第２電源９１ｂを備えている。第１電源９１ａの出力電圧である第１放電側閾値Ｖβ１は、０よりもやや大きい値（例えば、０Ｖ＜Ｖβ１＜１Ｖ）に設定されている。第２電源９１ｂの出力電圧である第２放電側閾値Ｖβ２は、第１実施形態で説明した放電側閾値Ｖαと同様に、電源電圧ＶＤＣ近傍の値に設定されている。
各コンパレータ９０ａ，９０ｂの非反転入力端子には、検出回路６０から出力されるアナログ電圧が入力される。各コンパレータ９０ａ，９０ｂの反転入力端子には、各電源９１ａ，９１ｂから各放電側閾値Ｖβ１，Ｖβ２が入力される。
第１コンパレータ９０ａの出力信号である第１放電側信号Ｓｇｓ１、及び第２コンパレータ９０ｂの出力信号である第２放電側信号Ｓｇｓ２は、駆動制御部５６に入力される。
図１６を用いて、駆動制御部５６が行うアクティブゲート処理について説明する。図１６（ａ）～（ｄ）は、先の図７（ａ）～（ｄ）に対応し、図１６（ｅ），（ｆ）は、第１，第２放電側信号Ｓｇｓ１，Ｓｇｓ２の推移を示す。図１６（ｇ）は、下アームスイッチＳＷＬがオフ状態に切り替えられる場合におけるドレイン及びソース間電圧ＶｄｓＬの上昇速度ｄＶ／ｄｔを示す。なお、本実施形態では、駆動制御部５６がオフ時速度算出部を含む。
時刻ｔ１において、下アームゲート信号ＧｍＬがオフ指令に切り替えられる。このため、時刻ｔ２において、第１放電側信号Ｓｇｓ１の論理がＨに反転し、時刻ｔ３において、第２放電側信号Ｓｇｓ２の論理がＨに反転する。第１放電側信号Ｓｇｓ１の論理がＨに反転するタイミングは、ミラー期間の開始タイミングと同等のタイミングであり、第２放電側信号Ｓｇｓ２の論理がＨに反転するタイミングは、ミラー期間の終了タイミングと同等のタイミングであると判定できる。
駆動制御部５６は、時刻ｔ２～ｔ３の期間ＴＭと、第１放電側閾値Ｖβ１及び第２放電側閾値Ｖβ２の差とに基づいて、下式（ｅｑ１）のように上昇速度ｄＶ／ｄｔを算出する。
ｄＶ／ｄｔ＝（Ｖβ２－Ｖβ１）／ＴＭ … （ｅｑ１）
その後、下アームゲート信号ＧｍＬがオン指令に切り替わる時刻ｔ４において、駆動制御部５６は、算出した上昇速度ｄＶ／ｄｔがその速度閾値Ｓｔｈよりも大きいと判定する。このため、駆動制御部５６は、時刻ｔ７からの次回のスイッチング周期Ｔｓｗにおける放電抵抗値Ｒｄｉｓを増加させる。
時刻ｔ５において、第２放電側信号Ｓｇｓ２の論理がＬに反転し、時刻ｔ６において、第１放電側信号Ｓｇｓ１の論理がＬに反転する。
時刻ｔ７において、下アームゲート信号ＧｍＬがオフ指令に切り替えられる。このため、時刻ｔ８において、第１放電側信号Ｓｇｓ１の論理がＨに反転し、時刻ｔ９において、第２放電側信号Ｓｇｓ２の論理がＨに反転する。駆動制御部５６は、時刻ｔ８～ｔ９の期間ＴＭと、第１放電側閾値Ｖβ１及び第２放電側閾値Ｖβ２の差とに基づいて、上昇速度ｄＶ／ｄｔを算出する。
下アームゲート信号ＧｍＬがオン指令に切り替わる時刻ｔ１０において、駆動制御部５６は、算出した上昇速度ｄＶ／ｄｔが速度閾値Ｓｔｈと同等であると判定する。このため、駆動制御部５６は、時刻ｔ１１からの次回のスイッチング周期Ｔｓｗにおける放電抵抗値Ｒｄｉｓを、今回のスイッチング周期Ｔｓｗにおける放電抵抗値Ｒｄｉｓに維持する。
以上説明した本実施形態によれば、ミラー期間における上昇速度ｄＶ／ｄｔが過度に高くなることを抑制できる。その結果、下アームスイッチＳＷＬのオフ状態への切り替えに伴って発生するノイズを低減でき、ＥＭＣ特性の低下を抑制することができる。
＜第４実施形態の変形例＞
下アームゲート信号ＧｍＬがオフ指令とされる全ての期間における放電抵抗値Ｒｄｉｓを変更する構成に代えて、下アームゲート信号ＧｍＬがオフ指令とされる期間のうち、ミラー期間の開始タイミング以降の放電抵抗値Ｒｄｉｓを変更する構成であってもよい。また、下アームゲート信号ＧｍＬがオフ指令とされる期間のうち、ミラー期間中のみ放電抵抗値Ｒｄｉｓを変更する構成であってもよい。
＜第５実施形態＞
以下、第５実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、下アームスイッチＳＷＬ（自アームスイッチに相当）がオン状態に切り替えられる場合のアクティブゲート処理を行う。
図１７に、各ドライブＩＣ５０Ｈ，５０Ｌの構成を示す。図１７において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。
上アームドライブＩＣ５０Ｈは、検出回路１００（差動回路部に相当）と、コンパレータ１１０（充電側比較部に相当）と、閾値生成用電源１１１とを備えている。検出回路１００は、下アーム側の検出回路６０と同様の構成である。このため、検出回路１００の詳細な説明を省略する。
本実施形態では、対向アームスイッチとしての上アームスイッチＳＷＨがオン状態とされ、かつ、上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨのサージ電圧及びリンギングが収束した期間において、リセットの実施及びリセットの解除を行う。
コンパレータ１１０の反転入力端子には、閾値生成用電源１１１の正極端子が接続されている。閾値生成用電源１１１の負極端子には、上アームスイッチＳＷＨのソースが接続されている。本実施形態では、閾値生成用電源１１１の出力電圧を充電側閾値Ｖγと称すこととする。充電側閾値Ｖγは、０よりも大きくて、かつ、バッテリ３０の出力電圧である電源電圧ＶＤＣが下アームスイッチＳＷＬに印加される場合に検出回路６０から出力されるアナログ電圧近傍の値に設定されている。本実施形態では、充電側閾値Ｖγは、放電側閾値Ｖαと同じ値に設定されている。
コンパレータ１１０の出力信号である充電側信号Ｓｇｓｏｎは、下アームドライブＩＣ５０Ｌの備える駆動制御部５６に入力される。本実施形態では、オン時のアクティブゲートを実施するために、充電抵抗体５３の充電抵抗値Ｒｃｈａが可変とされる。充電抵抗値Ｒｃｈａは、駆動制御部５６により変更される。以下、図１８を用いて、駆動制御部５６により行われるアクティブゲート処理について説明する。
ステップＳ７０では、下アームゲート信号ＧｍＬのオン指令がなされる期間のうち、充電側信号Ｓｇｓｏｎの論理がＨになる期間であるオンサージ発生期間Ｔｏｎｓｒを検出する。
ステップＳ７１では、検出したオンサージ発生期間Ｔｏｎｓｒと、負荷電流の検出値とに基づいて、下アームスイッチＳＷＬがオン状態に切り替える場合に発生するサージ電圧に対応する検出回路１００のアナログ出力電圧（以下、オンサージ電圧Ｖｏｎｓｒ）を推定する。このサージ電圧は、上アームダイオードＤＨのリカバリに起因して発生するものである。ステップＳ７１では、例えば、オンサージ発生期間Ｔｏｎｓｒが短いほど、オンサージ電圧Ｖｏｎｓｒが高くなるように推定すればよい。ステップＳ７１の処理がオン時推定部に相当する。
ステップＳ７２では、今回のスイッチング周期Ｔｓｗ（ｎ）において推定したオンサージ電圧Ｖｏｎｓｒが、耐圧閾値Ｖｌｉｍと同等か否かを判定する。
ステップＳ７２において同等であると判定した場合には、ステップＳ７３に進み、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における下アームゲート信号ＧｍＬのオン指令がなされる期間の充電抵抗値Ｒｃｈａを、今回のスイッチング周期Ｔｓｗ（ｎ）における充電抵抗値Ｒｃｈａと同じ値に維持する。
ステップＳ７２において否定判定した場合には、ステップＳ７４に進み、オンサージ電圧Ｖｏｎｓｒが耐圧閾値Ｖｌｉｍよりも小さいか否かを判定する。
ステップＳ７４において小さいと判定した場合には、ステップＳ７５に進み、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における下アームゲート信号ＧｍＬのオン指令がなされる期間の充電抵抗値Ｒｃｈａを、今回のスイッチング周期Ｔｓｗ（ｎ）における充電抵抗値Ｒｃｈａよりも低くする。充電抵抗値Ｒｃｈａを低くすることにより、下アームスイッチＳＷＬのゲート電荷の充電速度が高くなる。
ステップＳ７４において否定判定した場合には、オンサージ電圧Ｖｏｎｓｒが耐圧閾値Ｖｌｉｍよりも大きいと判定し、ステップＳ７６に進む。ステップＳ７６では、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における下アームゲート信号ＧｍＬのオン指令がなされる期間の充電抵抗値Ｒｃｈａを、今回のスイッチング周期Ｔｓｗ（ｎ）における充電抵抗値Ｒｃｈａよりも増加させる。充電抵抗値Ｒｃｈａを増加させることにより、下アームスイッチＳＷＬのゲート電荷の充電速度が低くなる。
以上説明した本実施形態によれば、下アームスイッチＳＷＬがオン状態に切り替えられる場合にも、第１実施形態と同様の効果を得ることができる。
なお、上アームスイッチＳＷＨがオン状態に切り替えられる場合においても、下アームスイッチＳＷＬと同様に、アクティブゲートを適用することができる。
＜第５実施形態の変形例＞
ステップＳ７０におけるオンサージ発生期間Ｔｏｎｓｒの検出に用いる充電側閾値Ｖγを耐圧閾値Ｖｌｉｍと同じ値にしてもよい。
＜第６実施形態＞
以下、第６実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、オン時のアクティブゲートを変更する。詳しくは、１つの充電側閾値Ｖγの値がスイッチング周期Ｔｓｗ毎に切り替え可能とされ、その充電側閾値Ｖγに基づいてアクティブゲートが実施される。
図１９に、駆動制御部５６により行われるアクティブゲート処理の手順を示す。なお、本実施形態において、充電側閾値Ｖγの初期値は、第１実施形態で説明した放電側閾値Ｖαと同じ値とされている。また、本実施形態では、駆動制御部５６が充電閾値変更部を含む。
ステップＳ９０では、今回のスイッチング周期Ｔｓｗ（ｎ）において下アームゲート信号ＧｍＬがオン指令とされている期間中に、充電側信号Ｓｇｓｏｎの論理がＨになったか否かを判定する。
ステップＳ９０において肯定判定した場合には、ステップＳ９１に進み、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における充電側閾値Ｖγ（ｎ＋１）を、今回のスイッチング周期Ｔｓｗ（ｎ）における充電側閾値Ｖγ（ｎ）に所定値Ｘだけ加算した値に設定する。ただし、充電側閾値Ｖγの上限値は、耐圧閾値Ｖｌｉｍとする。ステップＳ９１の完了後、次のスイッチング周期におけるステップＳ９０の処理に移行する。なお、ステップＳ９１の処理が充電閾値変更部に相当する。
ステップＳ９０において否定判定した場合には、ステップＳ９２に進み、今回のスイッチング周期Ｔｓｗ（ｎ）で発生したオンサージ電圧Ｖｏｎｓｒが、今回のスイッチング周期Ｔｓｗの充電側閾値Ｖγ（ｎ）よりも小さくて、かつ、前回のスイッチング周期Ｔｓｗ（ｎ－１）の充電側閾値Ｖγ（ｎ－１）よりも大きい値であると推定する。なお、ステップＳ９２の処理がオン時推定部に相当する。
続くステップＳ９３では、今回のスイッチング周期Ｔｓｗ（ｎ）において推定したオンサージ電圧Ｖｏｎｓｒが、耐圧閾値Ｖｌｉｍと同等か否かを判定する。
ステップＳ９３において同等であると判定した場合には、ステップＳ９４に進み、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における充電抵抗値Ｒｃｈａを、今回のスイッチング周期Ｔｓｗ（ｎ）における充電抵抗値Ｒｃｈａと同じ値に維持する。
ステップＳ９３において否定判定した場合には、ステップＳ９５に進み、オンサージ電圧Ｖｏｎｓｒが耐圧閾値Ｖｌｉｍよりも小さいか否かを判定する。
ステップＳ９５において小さいと判定した場合には、ステップＳ９６に進み、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における充電抵抗値Ｒｃｈａを、今回のスイッチング周期Ｔｓｗ（ｎ）における充電抵抗値Ｒｃｈａよりも低くする。
ステップＳ９７では、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における充電側閾値Ｖγ（ｎ＋１）を、今回のスイッチング周期Ｔｓｗ（ｎ）における充電側閾値Ｖγ（ｎ）に所定値Ｘだけ加算した値に設定する。ただし、充電側閾値Ｖγの上限値は、耐圧閾値Ｖｌｉｍとする。
ステップＳ９５において否定判定した場合には、オンサージ電圧Ｖｏｎｓｒが耐圧閾値Ｖｌｉｍよりも大きいと判定し、ステップＳ９８に進む。ステップＳ９８では、次回のスイッチング周期Ｔｓｗ（ｎ＋１）における充電抵抗値Ｒｃｈａを、今回のスイッチング周期Ｔｓｗ（ｎ）における充電抵抗値Ｒｃｈａよりも増加させる。
本実施形態では、ステップＳ９３～Ｓ９８の処理により、オンサージ電圧Ｖｏｎｓｒが耐圧閾値Ｖｌｉｍとなるように、充電抵抗値Ｒｃｈａが変更される。
図２０を用いて、オン時のアクティブゲート処理の一例について説明する。図２０（ａ）～（ｃ）は、先の図７（ａ）～（ｃ）に対応しており、図２０（ｄ）は、上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨの推移を示す。図２０（ｅ）は、充電側信号Ｓｇｓｏｎの推移を示し、図２０（ｆ）は、充電抵抗値Ｒｃｈａの変更に用いるフラグＦｃの推移を示す。
時刻ｔ１において、下アームゲート信号ＧｍＬがオン指令に切り替えられる。その後、時刻ｔ２～ｔ３において、充電側信号Ｓｇｓｏｎの論理がＨになる。このため、その後のスイッチング周期Ｔｓｗの時刻ｔ５において、充電側閾値Ｖγが所定値Ｘだけ増加させられる。時刻ｔ５からのスイッチング周期Ｔｓｗでは、充電側信号Ｓｇｓｏｎの論理がＨに反転しない。このため、前回のスイッチング周期Ｔｓｗにおける充電側信号Ｓｇｓｏｎを用いた判定結果と、今回のスイッチング周期Ｔｓｗにおける充電側信号Ｓｇｓｏｎを用いた判定結果とが異なる。したがって、オンサージ電圧Ｖｏｎｓｒが、今回のスイッチング周期Ｔｓｗの充電側閾値Ｖγ（ｎ）よりも小さくて、かつ、前回のスイッチング周期Ｔｓｗの充電側閾値Ｖγ（ｎ－１）よりも大きい値であると推定される。そして、推定されたオンサージ電圧Ｖｏｎｓｒに基づいて、時刻ｔ６以降における充電抵抗値Ｒｃｈａが低下させられる。
また、時刻ｔ５からのスイッチング周期Ｔｓｗでは、充電側信号Ｓｇｓｏｎの論理がＨに反転しないものの、充電側閾値Ｖγが耐圧閾値Ｖｌｉｍよりも小さい。このため、図２１に示す例では、時刻ｔ６からのスイッチング周期Ｔｓｗにおける充電側閾値Ｖγは、増加させられることにより、耐圧閾値Ｖｌｉｍと同じ値に設定されている。
以上説明した本実施形態によれば、第１実施形態と同様の効果を得ることができる。
＜第６実施形態の変形例＞
第６実施形態のオンサージ電圧Ｖｏｎｓｒを推定するための構成として、第３実施形態の変形例１と同様の構成が用いられてもよい。
また、第６実施形態のオンサージ電圧Ｖｏｎｓｒを推定するための構成として、第３実施形態の変形例２と同様の構成が用いられてもよい。この場合、例えば、図１３及び図１４を参照して、充電側閾値として、互いに異なる第１～第３充電側閾値Ｖγ１～Ｖγ３が設定されればよい。
＜第７実施形態＞
以下、第７実施形態について、第５実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、オン時のアクティブゲートを変更する。そのために、下アームドライブＩＣ５０Ｌは、先の図１５に示した第１コンパレータ９０ａ、第２コンパレータ９０ｂ、第１電源９１ａ及び第２電源９１ｂを備えている。ただし、本実施形態では、第１コンパレータ９０ａの非反転入力端子に第１電源９１ａから第１放電側閾値Ｖα１が入力され、第２コンパレータ９０ｂの非反転入力端子に第２電源９１ｂから第２放電側閾値Ｖα２が入力される。また、第１，第２コンパレータ９０ａ，９０ｂの反転入力端子に検出回路６０から出力されるアナログ電圧が入力される。
図２１を用いて、下アームドライブＩＣ５０Ｌの駆動制御部５６が行うアクティブゲート処理について説明する。図２１（ａ）～（ｃ）は、先の図２０（ａ）～（ｃ）に対応し、図２１（ｄ）は、下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬの推移を示す。図２１（ｅ），（ｆ）は、第１，第２放電側信号Ｓｇｓ１，Ｓｇｓ２の推移を示し、図２１（ｇ）は、下アームスイッチＳＷＬがオン状態に切り替えられる場合における下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬの低下速度ｄＶ／ｄｔを示す。なお、本実施形態では、駆動制御部５６がオン時速度算出部を含む。
時刻ｔ１において、下アームゲート信号ＧｍＬがオン指令に切り替えられる。このため、時刻ｔ２において、第１放電側信号Ｓｇｓ１の論理がＨに反転し、時刻ｔ３において、第２放電側信号Ｓｇｓ２の論理がＨに反転する。第１放電側信号Ｓｇｓ１の論理がＨに反転するタイミングは、下アームスイッチＳＷＬがオン状態に切り替えられる場合に出現するミラー期間の開始タイミングと同等のタイミングであり、第２放電側信号Ｓｇｓ２の論理がＨに反転するタイミングは、ミラー期間の終了タイミングと同等のタイミングであると判定できる。
駆動制御部５６は、時刻ｔ２～ｔ３の期間ＴＭと、第１放電側閾値Ｖβ１及び第２放電側閾値Ｖβ２の差とに基づいて、上式（ｅｑ１）と同様に、低下速度ｄＶ／ｄｔを算出する。
その後、下アームゲート信号ＧｍＬがオフ指令に切り替わる時刻ｔ４において、駆動制御部５６は、算出した低下速度ｄＶ／ｄｔがその速度閾値Ｓｔｈよりも大きいと判定する。このため、駆動制御部５６は、時刻ｔ７からの次回のスイッチング周期Ｔｓｗにおける充電抵抗値Ｒｃｈａを増加させる。
時刻ｔ５において、第２放電側信号Ｓｇｓ２の論理がＬに反転し、時刻ｔ６において、第１放電側信号Ｓｇｓ１の論理がＬに反転する。
時刻ｔ７において、下アームゲート信号ＧｍＬがオン指令に切り替えられる。このため、時刻ｔ８において、第１放電側信号Ｓｇｓ１の論理がＨに反転し、時刻ｔ９において、第２放電側信号Ｓｇｓ２の論理がＨに反転する。駆動制御部５６は、時刻ｔ８～ｔ９の期間ＴＭと、第１放電側閾値Ｖβ１及び第２放電側閾値Ｖβ２の差とに基づいて、低下速度ｄＶ／ｄｔを算出する。
下アームゲート信号ＧｍＬがオフ指令に切り替わる時刻ｔ１０において、駆動制御部５６は、算出した低下速度ｄＶ／ｄｔが速度閾値Ｓｔｈと同等であると判定する。このため、駆動制御部５６は、時刻ｔ１１からの次回のスイッチング周期Ｔｓｗにおける充電抵抗値Ｒｃｈａを、今回のスイッチング周期Ｔｓｗにおける充電抵抗値Ｒｃｈａに維持する。
以上説明した本実施形態によれば、ミラー期間における低下速度ｄＶ／ｄｔが過度に高くなることを抑制できる。その結果、下アームスイッチＳＷＬのオン状態への切り替えに伴って発生するノイズを低減でき、ＥＭＣ特性の低下を抑制することができる。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
・図３の全差動増幅回路６３の正側出力端子に代えて、負側出力端子の出力電圧が、例えば、図２のコンパレータ７０非反転入力端子に入力される構成であってもよい。負側出力端子の出力電圧が正側出力端子の出力電圧とは異なる場合、その相違に応じて後段の回路構成を変更すればよい。
・検出回路としては、全差動増幅回路を備えるものに限らず、差動増幅回路を備えるものであってもよい。以下、この回路構成を例示する。
図２２に示すように、検出回路６０は、入力コンデンサ１３１、保持コンデンサ１３２、差動増幅回路１３３及びリセットスイッチ１３４を備えている。入力コンデンサ１３１は、下アームスイッチＳＷＬのドレインと差動増幅回路１３３の反転入力端子（第１入力端子に相当）とを接続している。反転入力端子には、保持コンデンサ１３２の第１端が接続され、保持コンデンサ１３２の第２端には、差動増幅回路１３３の出力端子が接続されている。差動増幅回路１３３の非反転入力端子（第２入力端子に相当）には、下アームスイッチＳＷＬのソースが接続されている。
保持コンデンサ１３２には、リセットスイッチ１３４が並列されている。リセットスイッチ１３４がオン状態に切り替えられることによりリセットが実施され、その後、リセットスイッチ１３４がオフ状態に切り替えられることによりリセットが解除される。
・図３及び図２２に示す構成において、各差動増幅回路を、非反転増幅回路ではなく、反転増幅回路として構成してもよい。この場合、その変更に応じて後段の回路構成を変更すればよい。
・電力変換器としてはインバータに限らず、例えば上，下アームスイッチの直列接続体を２組備えるフルブリッジ回路であってもよい。
・図４（ｄ）に示すように、下アームスイッチＳＷＬがオフ状態とされ、かつ、ドレイン及びソース間電圧ＶｄｓＬのサージ電圧及びリンギングが収束した期間ＴＲ１２において、リセットの実施及びリセットの解除を行ってもよい。この場合、下アームゲート信号ＧｍＬがオン指令に切り替えられるタイミングでリセットの実施及び解除を行ってもよい。
・図２３に示すように、第１～第４実施形態において、駆動制御部５６は、下アームゲート信号ＧｍＬがオフ指令に切り替えられた後、下アームスイッチＳＷＬのドレイン及びソース間電圧が変化（上昇）し始めてから、その変化が収束してドレイン及びソース間電圧が電源電圧ＶＤＣとなるまでの電圧遷移期間よりも、下アームゲート信号ＧｍＬがオフ指令とされる期間が短いと判定した場合、下アームスイッチＳＷＬのミラー期間において検出回路６０から出力されるアナログ電圧が、アクティブゲート処理において用いられないようにマスク処理を行ってもよい。また、駆動制御部５６は、下アームゲート信号ＧｍＬがオフ指令に切り替えられてから、下アームスイッチＳＷＬのオフ状態への切り替えに伴って発生するサージ電圧が収束するまでの期間よりも、下アームゲート信号ＧｍＬがオフ指令とされる期間が短いと判定した場合、該サージ電圧の発生期間において検出回路６０から出力されるアナログ電圧が、アクティブゲート処理において用いられないようにマスク処理を行ってもよい。なお、この際、リセットの実施及び解除を禁止してもよい。
また、第５～第８実施形態において、駆動制御部５６は、下アームゲート信号ＧｍＬがオン指令に切り替えられた後、下アームスイッチＳＷＬのドレイン及びソース間電圧が変化（低下）し始めてから、その変化が収束してドレイン及びソース間電圧が０になるまでの期間よりも、下アームゲート信号ＧｍＬがオン指令とさされる期間が短いと判定した場合、下アームスイッチＳＷＬのミラー期間において検出回路１００から出力されるアナログ電圧が、アクティブゲート処理において用いられないようにマスク処理を行ってもよい。また、駆動制御部５６は、下アームゲート信号ＧｍＬがオン指令に切り替えられてから、下アームスイッチＳＷＬのオン状態への切り替えに伴って発生するサージ電圧が収束するまでの期間よりも、下アームゲート信号ＧｍＬがオン指令とされる期間が短いと判定した場合、該サージ電圧の発生期間において検出回路１００から出力されるアナログ電圧が、アクティブゲート処理において用いられないようにマスク処理を行ってもよい。なお、この際、リセットの実施及び解除を禁止してもよい。
以上の構成によれば、駆動制御部５６における誤検出を防止できる。
・図２４に示すように、駆動制御部５６は、オフ指令がなされている期間において、検出回路６０から出力されるアナログ電圧が放電側閾値Ｖαを３回以上跨ぐと判定した場合、アナログ電圧が放電側閾値Ｖαを３回目に跨いだタイミング以降の放電側信号がアクティブゲート処理において用いられないようにしてもよい。
・ゲート電荷の放電速度及び充電速度を変更する構成としては、抵抗体の抵抗値を変更するものに限らない。例えば、図２の構成を例に説明すると、電源５１の出力電圧を高くすることにより放電速度を高くしたり、放電スイッチ５５のソース側に接続されるグランド部の電位を低くすることにより放電速度を高くしたりしてもよい。また、出力電流値が異なる複数の電流源、又は出力電流値を可変とする電流源がドライブＩＣに備えられる場合、その出力電流値を変更することにより、ゲート電荷の充電速度を変更してもよい。また、引き込む電流値が異なる複数の電流源、又は引き込む電流値を可変とする電流源がドライブＩＣに備えられる場合、その出力電流値を変更することにより、ゲート電荷の放電速度を変更してもよい。
・本開示に記載の制御部及びその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリを構成することによって提供された専用コンピュータにより、実現されてもよい。あるいは、本開示に記載の制御部及びその手法は、一つ以上の専用ハードウェア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されてもよい。もしくは、本開示に記載の制御部及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリと一つ以上のハードウェア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されていてもよい。
２０…インバータ、５０…ドライブＩＣ、５６…駆動制御部、６０…検出回路、ＳＷＨ，ＳＷＬ…スイッチ。

Claims (26)

  1. 電力変換器（２０）を構成するスイッチ（ＳＷＨ，ＳＷＬ）を駆動するスイッチの駆動回路（５０Ｈ，５０Ｌ）において、
    前記スイッチの端子間電圧を分圧する分圧部（６１ａ，６１ｂ，６２ａ，６２ｂ，１３１，１３２）と、
    前記分圧部により分圧された端子間電圧が入力される第１入力端子及び第２入力端子を有し、前記第１入力端子及び前記第２入力端子間の電圧差に応じたアナログ電圧を出力する差動回路部（６０，１００）と、を備え、
    前記差動回路部は、その出力電圧のリセットを実施する機能を有し、前記リセットが実施された後、前記リセットが解除された場合における前記第１入力端子及び前記第２入力端子間の電圧差を基準電圧として、該基準電圧からの変化分に増幅率を乗算したアナログ電圧を出力し、
    前記差動回路部から出力されるアナログ電圧と放電側閾値との比較結果に応じた２値信号を出力する放電側比較部（７０，８０ａ～８０ｃ，９０ａ，９０ｂ）と、
    前記放電側比較部の出力信号に基づいて、前記スイッチをオフ状態に切り替える場合における前記スイッチのゲート電荷の放電速度を設定する放電制御部（５６）と、を備え、
    前記放電側閾値は、
    ０近傍の正数である第１放電側閾値と、
    前記第１放電側閾値よりも大きくて、かつ、前記電力変換器の電源電圧が前記スイッチに印加される場合に前記差動回路部から出力されるアナログ電圧近傍の値である第２放電側閾値と、であり、
    前記放電側比較部は、
    前記第１放電側閾値と、前記差動回路部から出力されるアナログ電圧との比較結果に応じた２値信号である第１放電側信号を出力する第１放電側比較部（９０ａ）と、
    前記第２放電側閾値と、前記差動回路部から出力されるアナログ電圧との比較結果に応じた２値信号である第２放電側信号を出力する第２放電側比較部（９０ｂ）と、を有し、
    前記第１放電側比較部から出力される第１放電側信号と、前記第２放電側比較部から出力される第２放電側信号とに基づいて、前記スイッチがオフ状態に切り替えられる場合に出現する前記スイッチのミラー期間を検出する期間検出部を備え、
    前記放電制御部は、検出された前記ミラー期間の終了タイミング以降における前記放電速度を、前記スイッチのオフ指令の開始タイミングから、検出された前記ミラー期間の開始タイミングまでの期間における前記放電速度よりも低く設定するスイッチの駆動回路。
  2. 前記放電制御部は、検出された前記ミラー期間中における前記放電速度を、前記スイッチのオフ指令の開始タイミングから、検出された前記ミラー期間の開始タイミングまでの期間における前記放電速度よりも低く設定する請求項１に記載のスイッチの駆動回路。
  3. 前記放電制御部は、検出された前記ミラー期間中における前記放電速度を、検出された前記ミラー期間の終了タイミング以降における前記放電速度よりも高く設定する請求項１又は２に記載のスイッチの駆動回路。
  4. 電力変換器（２０）を構成するスイッチ（ＳＷＨ，ＳＷＬ）を駆動するスイッチの駆動回路（５０Ｈ，５０Ｌ）において、
    前記スイッチの端子間電圧を分圧する分圧部（６１ａ，６１ｂ，６２ａ，６２ｂ，１３１，１３２）と、
    前記分圧部により分圧された端子間電圧が入力される第１入力端子及び第２入力端子を有し、前記第１入力端子及び前記第２入力端子間の電圧差に応じたアナログ電圧を出力する差動回路部（６０，１００）と、を備え、
    前記差動回路部は、その出力電圧のリセットを実施する機能を有し、前記リセットが実施された後、前記リセットが解除された場合における前記第１入力端子及び前記第２入力端子間の電圧差を基準電圧として、該基準電圧からの変化分に増幅率を乗算したアナログ電圧を出力し、
    前記差動回路部から出力されるアナログ電圧と放電側閾値との比較結果に応じた２値信号を出力する放電側比較部（７０，８０ａ～８０ｃ，９０ａ，９０ｂ）と、
    前記放電側比較部の出力信号に基づいて、前記スイッチをオフ状態に切り替える場合における前記スイッチのゲート電荷の放電速度を設定する放電制御部（５６）と、を備え、
    前記放電側閾値は、０よりも大きくて、かつ、前記電力変換器の電源電圧が前記スイッチに印加される場合に前記差動回路部から出力されるアナログ電圧近傍の値であり、
    前記放電側比較部の出力信号に基づいて、前記スイッチがオフ状態に切り替えられる場合に出現する前記スイッチのミラー期間の終了タイミングを検出するタイミング検出部を備え、
    前記放電制御部は、前記タイミング検出部により検出された終了タイミング以降における前記放電速度を、前記スイッチのオフ指令の開始タイミングから、前記タイミング検出部により検出された終了タイミングまでの期間における前記放電速度よりも低く設定するスイッチの駆動回路。
  5. 電力変換器（２０）を構成するスイッチ（ＳＷＨ，ＳＷＬ）を駆動するスイッチの駆動回路（５０Ｈ，５０Ｌ）において、
    前記スイッチの端子間電圧を分圧する分圧部（６１ａ，６１ｂ，６２ａ，６２ｂ，１３１，１３２）と、
    前記分圧部により分圧された端子間電圧が入力される第１入力端子及び第２入力端子を有し、前記第１入力端子及び前記第２入力端子間の電圧差に応じたアナログ電圧を出力する差動回路部（６０，１００）と、を備え、
    前記差動回路部は、その出力電圧のリセットを実施する機能を有し、前記リセットが実施された後、前記リセットが解除された場合における前記第１入力端子及び前記第２入力端子間の電圧差を基準電圧として、該基準電圧からの変化分に増幅率を乗算したアナログ電圧を出力し、
    前記差動回路部から出力されるアナログ電圧と放電側閾値との比較結果に応じた２値信号を出力する放電側比較部（７０，８０ａ～８０ｃ，９０ａ，９０ｂ）と、
    前記放電側比較部の出力信号に基づいて、前記スイッチをオフ状態に切り替える場合における前記スイッチのゲート電荷の放電速度を設定する放電制御部（５６）と、を備え、
    前記放電側閾値は、０よりも大きくて、かつ、前記電力変換器の電源電圧（ＶＤＣ）が前記スイッチに印加される場合に前記差動回路部から出力されるアナログ電圧近傍の値、又は前記スイッチの端子間電圧がその許容上限値とされる場合に前記差動回路部から出力されるアナログ電圧であり、
    前記放電側比較部の出力信号に基づいて、前記スイッチがオフ状態に切り替えられる場合に発生するサージ電圧を推定するオフ時推定部を備え、
    前記放電制御部は、前記スイッチのオフ指令の開始タイミングから、前記放電側比較部の出力信号の論理が反転するタイミングまでの期間における前記放電速度を、該反転するタイミング以降における前記放電速度よりも高く設定し、また、前記オフ時推定部により推定されたサージ電圧に基づいて、該反転するタイミング以降における前記放電速度を変更するスイッチの駆動回路。
  6. 前記オフ時推定部は、前記放電側比較部の出力信号に基づいて、前記差動回路部から出力されるアナログ電圧が前記放電側閾値を超える期間を検出し、検出した期間と、前記スイッチに流れる電流とに基づいて、前記スイッチがオフ状態に切り替えられる場合に発生するサージ電圧を推定する請求項５に記載のスイッチの駆動回路。
  7. 電力変換器（２０）を構成するスイッチ（ＳＷＨ，ＳＷＬ）を駆動するスイッチの駆動回路（５０Ｈ，５０Ｌ）において、
    前記スイッチの端子間電圧を分圧する分圧部（６１ａ，６１ｂ，６２ａ，６２ｂ，１３１，１３２）と、
    前記分圧部により分圧された端子間電圧が入力される第１入力端子及び第２入力端子を有し、前記第１入力端子及び前記第２入力端子間の電圧差に応じたアナログ電圧を出力する差動回路部（６０，１００）と、を備え、
    前記差動回路部は、その出力電圧のリセットを実施する機能を有し、前記リセットが実施された後、前記リセットが解除された場合における前記第１入力端子及び前記第２入力端子間の電圧差を基準電圧として、該基準電圧からの変化分に増幅率を乗算したアナログ電圧を出力し、
    前記差動回路部から出力されるアナログ電圧と放電側閾値との比較結果に応じた２値信号を出力する放電側比較部（７０，８０ａ～８０ｃ，９０ａ，９０ｂ）と、
    前記放電側比較部の出力信号に基づいて、前記スイッチをオフ状態に切り替える場合における前記スイッチのゲート電荷の放電速度を設定する放電制御部（５６）と、を備え、
    前記放電側閾値は、０よりも大きくて、かつ、前記電力変換器の電源電圧が前記スイッチに印加される場合に前記差動回路部から出力されるアナログ電圧近傍の値、又は前記スイッチの端子間電圧がその許容上限値とされる場合に前記差動回路部から出力されるアナログ電圧であり、
    前記放電制御部は、前記放電側比較部の出力信号に基づいて、前記差動回路部から出力されるアナログ電圧が前記放電側閾値を超える期間を検出し、前記スイッチのオフ指令の開始タイミングから前記スイッチがオフ状態に切り替えられるまでの期間のうち、検出した該期間における前記放電速度を、それ以外の期間における前記放電速度よりも低く設定するスイッチの駆動回路。
  8. 電力変換器（２０）を構成するスイッチ（ＳＷＨ，ＳＷＬ）を駆動するスイッチの駆動回路（５０Ｈ，５０Ｌ）において、
    前記スイッチの端子間電圧を分圧する分圧部（６１ａ，６１ｂ，６２ａ，６２ｂ，１３１，１３２）と、
    前記分圧部により分圧された端子間電圧が入力される第１入力端子及び第２入力端子を有し、前記第１入力端子及び前記第２入力端子間の電圧差に応じたアナログ電圧を出力する差動回路部（６０，１００）と、を備え、
    前記差動回路部は、その出力電圧のリセットを実施する機能を有し、前記リセットが実施された後、前記リセットが解除された場合における前記第１入力端子及び前記第２入力端子間の電圧差を基準電圧として、該基準電圧からの変化分に増幅率を乗算したアナログ電圧を出力し、
    前記差動回路部から出力されるアナログ電圧と放電側閾値との比較結果に応じた２値信号を出力する放電側比較部（７０，８０ａ～８０ｃ，９０ａ，９０ｂ）と、
    前記放電側比較部の出力信号に基づいて、前記スイッチをオフ状態に切り替える場合における前記スイッチのゲート電荷の放電速度を設定する放電制御部（５６）と、を備え、
    前記放電制御部は、前記スイッチのミラー期間の終了タイミング以降における前記放電速度を、前記スイッチのオフ指令の開始タイミングから、前記ミラー期間の開始タイミングまでの期間における前記放電速度よりも低く設定し、
    前記放電側比較部の出力信号に基づいて、今回のスイッチング周期において前記差動回路部から出力されたアナログ電圧が前記放電側閾値を超えたと判定した場合、次回のスイッチング周期における前記放電側閾値を、今回のスイッチング周期における前記放電側閾値よりも大きくする放電閾値変更部と、
    前回のスイッチング周期において前記差動回路部から出力されたアナログ電圧が前記放電側閾値を超えたか否かの判定結果と、今回のスイッチング周期において前記差動回路部から出力されたアナログ電圧が前記放電側閾値を超えたか否かの判定結果とが異なる場合、前記スイッチがオフ状態に切り替えられる場合に発生するサージ電圧として、前回のスイッチング周期における前記放電側閾値と今回のスイッチング周期における前記放電側閾値との中間値に対応するサージ電圧が今回のスイッチング周期において発生したと推定するオフ時推定部と、を備え、
    前記放電制御部は、前記オフ時推定部により推定されたサージ電圧に基づいて、前記ミラー期間の終了タイミング以降における前記放電速度を変更するスイッチの駆動回路。
  9. 電力変換器（２０）を構成するスイッチ（ＳＷＨ，ＳＷＬ）を駆動するスイッチの駆動回路（５０Ｈ，５０Ｌ）において、
    前記スイッチの端子間電圧を分圧する分圧部（６１ａ，６１ｂ，６２ａ，６２ｂ，１３１，１３２）と、
    前記分圧部により分圧された端子間電圧が入力される第１入力端子及び第２入力端子を有し、前記第１入力端子及び前記第２入力端子間の電圧差に応じたアナログ電圧を出力する差動回路部（６０，１００）と、を備え、
    前記差動回路部は、その出力電圧のリセットを実施する機能を有し、前記リセットが実施された後、前記リセットが解除された場合における前記第１入力端子及び前記第２入力端子間の電圧差を基準電圧として、該基準電圧からの変化分に増幅率を乗算したアナログ電圧を出力し、
    前記差動回路部から出力されるアナログ電圧と放電側閾値との比較結果に応じた２値信号を出力する放電側比較部（７０，８０ａ～８０ｃ，９０ａ，９０ｂ）と、
    前記放電側比較部の出力信号に基づいて、前記スイッチをオフ状態に切り替える場合における前記スイッチのゲート電荷の放電速度を設定する放電制御部（５６）と、を備え、
    前記放電制御部は、前記スイッチのミラー期間の終了タイミング以降における前記放電速度を、前記スイッチのオフ指令の開始タイミングから、前記ミラー期間の開始タイミングまでの期間における前記放電速度よりも低く設定し、
    前記放電側閾値は、前記電力変換器の電源電圧が前記スイッチに印加される場合に前記差動回路部から出力されるアナログ電圧近傍の値を含み、かつ、互いに異なる複数の放電側閾値であり、
    前記放電側比較部（８０ａ～８０ｃ）は、複数の前記放電側閾値それぞれについて、該放電側閾値と前記差動回路部から出力されるアナログ電圧との比較結果に応じた２値信号を出力し、
    前記放電側比較部の出力信号に基づいて、前記スイッチがオフ状態に切り替えられる場合に発生するサージ電圧として、前記アナログ電圧を挟む一対の前記放電側閾値の中間値に対応するサージ電圧が今回のスイッチング周期において発生したと推定するオフ時推定部を備え、
    前記放電制御部は、前記オフ時推定部により推定されたサージ電圧に基づいて、前記ミラー期間の終了タイミング以降における前記放電速度を変更するスイッチの駆動回路。
  10. 前記スイッチの端子間電圧がその許容上限値となる場合に前記差動回路部から出力されるアナログ電圧を耐圧閾値（Ｖｌｉｍ）とする場合、前記放電制御部は、前記オフ時推定部により推定されたサージ電圧が前記耐圧閾値となるように、前記ミラー期間の終了タイミング以降における前記放電速度を変更する請求項８又は９に記載のスイッチの駆動回路。
  11. 電力変換器（２０）を構成するスイッチ（ＳＷＨ，ＳＷＬ）を駆動するスイッチの駆動回路（５０Ｈ，５０Ｌ）において、
    前記スイッチの端子間電圧を分圧する分圧部（６１ａ，６１ｂ，６２ａ，６２ｂ，１３１，１３２）と、
    前記分圧部により分圧された端子間電圧が入力される第１入力端子及び第２入力端子を有し、前記第１入力端子及び前記第２入力端子間の電圧差に応じたアナログ電圧を出力する差動回路部（６０，１００）と、を備え、
    前記差動回路部は、その出力電圧のリセットを実施する機能を有し、前記リセットが実施された後、前記リセットが解除された場合における前記第１入力端子及び前記第２入力端子間の電圧差を基準電圧として、該基準電圧からの変化分に増幅率を乗算したアナログ電圧を出力し、
    前記差動回路部から出力されるアナログ電圧と放電側閾値との比較結果に応じた２値信号を出力する放電側比較部（７０，８０ａ～８０ｃ，９０ａ，９０ｂ）と、
    前記放電側比較部の出力信号に基づいて、前記スイッチをオフ状態に切り替える場合における前記スイッチのゲート電荷の放電速度を設定する放電制御部（５６）と、を備え、
    前記放電側閾値は、
    ０近傍の正数である第１放電側閾値と、
    前記第１放電側閾値よりも大きくて、かつ、前記電力変換器の電源電圧が前記スイッチに印加される場合に前記差動回路部から出力されるアナログ電圧近傍の値である第２放電側閾値と、であり、
    前記放電側比較部は、
    前記第１放電側閾値と、前記差動回路部から出力されるアナログ電圧との比較結果に応じた２値信号である第１放電側信号を出力する第１放電側比較部（９０ａ）と、
    前記第２放電側閾値と、前記差動回路部から出力されるアナログ電圧との比較結果に応じた２値信号である第２放電側信号を出力する第２放電側比較部（９０ｂ）と、を有し、
    前記第１放電側比較部から出力される第１放電側信号と、前記第２放電側比較部から出力される第２放電側信号とに基づいて、前記スイッチがオフ状態に切り替えられる場合における前記スイッチの端子間電圧の上昇速度を算出するオフ時速度算出部を備え、
    前記放電制御部は、前記オフ時速度算出部により算出された上昇速度に基づいて、前記放電速度を変更するスイッチの駆動回路。
  12. 前記オフ時速度算出部は、前記第１放電側比較部から出力される第１放電側信号と、前記第２放電側比較部から出力される第２放電側信号とに基づいて、前記スイッチのオフ指令の開始タイミングの後、前記差動回路部から出力されるアナログ電圧が前記第１放電側閾値を超えてから前記第２放電側閾値を超えるまでの期間を検出し、検出した該期間と、前記第１放電側閾値及び前記第２放電側閾値の差とに基づいて、前記上昇速度を算出する請求項１１に記載のスイッチの駆動回路。
  13. 電力変換器（２０）を構成するスイッチ（ＳＷＨ，ＳＷＬ）を駆動するスイッチの駆動回路（５０Ｈ，５０Ｌ）において、
    前記スイッチの端子間電圧を分圧する分圧部（６１ａ，６１ｂ，６２ａ，６２ｂ，１３１，１３２）と、
    前記分圧部により分圧された端子間電圧が入力される第１入力端子及び第２入力端子を有し、前記第１入力端子及び前記第２入力端子間の電圧差に応じたアナログ電圧を出力する差動回路部（１００）と、を備え、
    前記差動回路部は、その出力電圧のリセットを実施する機能を有し、前記リセットが実施された後、前記リセットが解除された場合における前記第１入力端子及び前記第２入力端子間の電圧差を基準電圧として、該基準電圧からの変化分に増幅率を乗算したアナログ電圧を出力し、
    前記差動回路部から出力されるアナログ電圧と充電側閾値との比較結果に応じた２値信号を出力する充電側比較部（１１０）を備え、
    前記スイッチは、直列接続され、かつ、交互にオン状態にされる上アームスイッチ（ＳＷＨ）及び下アームスイッチ（ＳＷＬ）であり、
    前記上アームスイッチ及び前記下アームスイッチそれぞれには、ダイオード（ＤＨ，ＤＬ）が逆並列に接続され、
    前記上アームスイッチ及び前記下アームスイッチのうち、オン状態に切り替えられようとしているスイッチを自アームスイッチとし、残りのスイッチを対向アームスイッチとする場合、前記分圧部は、前記対向アームスイッチの端子間電圧を分圧し、
    前記充電側比較部の出力信号に基づいて、前記自アームスイッチをオン状態に切り替える場合における前記自アームスイッチのゲート電荷の充電速度を設定する充電制御部（５６）を備えるスイッチの駆動回路。
  14. 前記充電側閾値は、０よりも大きくて、かつ、前記電力変換器の電源電圧が前記対向アームスイッチに印加される場合に前記差動回路部から出力されるアナログ電圧近傍の値、又は前記対向アームスイッチの端子間電圧がその許容上限値とされる場合に前記差動回路部から出力されるアナログ電圧であり、
    前記充電側比較部の出力信号に基づいて、前記自アームスイッチがオン状態に切り替えられる場合に発生するサージ電圧を推定するオン時推定部を備え、
    前記充電制御部は、前記オン時推定部により推定されたサージ電圧に基づいて、前記充電速度を変更する請求項１３に記載のスイッチの駆動回路。
  15. 前記オン時推定部は、前記充電側比較部の出力信号に基づいて、前記差動回路部から出力されるアナログ電圧が前記充電側閾値を超える期間を検出し、検出した期間と、前記スイッチに流れる電流とに基づいて、前記自アームスイッチがオン状態に切り替えられる場合に発生するサージ電圧を推定する請求項１４に記載のスイッチの駆動回路。
  16. 前記充電側比較部の出力信号に基づいて、今回のスイッチング周期において前記差動回路部から出力されたアナログ電圧が前記充電側閾値を超えたと判定した場合、次回のスイッチング周期における前記充電側閾値を、今回のスイッチング周期における前記充電側閾値よりも大きくする充電閾値変更部と、
    前回のスイッチング周期において前記差動回路部から出力されたアナログ電圧が前記充電側閾値を超えたか否かの判定結果と、今回のスイッチング周期において前記差動回路部から出力されたアナログ電圧が前記充電側閾値を超えたか否かの判定結果とが異なる場合、前記自アームスイッチがオン状態に切り替えられる場合に発生するサージ電圧として、前回のスイッチング周期における前記充電側閾値と今回のスイッチング周期における前記充電側閾値との中間値に対応するサージ電圧が今回のスイッチング周期において発生したと推定するオン時推定部と、を備え、
    前記充電制御部は、前記オン時推定部により推定されたサージ電圧に基づいて、前記充電速度を変更する請求項１３に記載のスイッチの駆動回路。
  17. 前記充電側閾値は、前記電力変換器の電源電圧が前記対向アームスイッチに印加される場合に前記差動回路部から出力されるアナログ電圧近傍の値を含み、かつ、互いに異なる複数の充電側閾値であり、
    前記充電側比較部は、複数の前記充電側閾値それぞれについて、該充電側閾値と前記差動回路部から出力されるアナログ電圧との比較結果に応じた２値信号を出力し、
    前記充電側比較部の出力信号に基づいて、前記自アームスイッチがオン状態に切り替えられる場合に発生するサージ電圧として、前記アナログ電圧を挟む一対の前記充電側閾値の中間値に対応するサージ電圧が今回のスイッチング周期において発生したと推定するオン時推定部を備え、
    前記充電制御部は、前記オン時推定部により推定されたサージ電圧に基づいて、前記充電速度を変更する請求項１３に記載のスイッチの駆動回路。
  18. 前記対向アームスイッチの端子間電圧がその許容上限値となる場合に前記差動回路部から出力されるアナログ電圧を耐圧閾値（Ｖｌｉｍ）とする場合、前記充電制御部は、前記オン時推定部により推定されたサージ電圧が前記耐圧閾値となるように、前記充電速度を変更する請求項１６又は１７に記載のスイッチの駆動回路。
  19. ０近傍の正数である第１放電側閾値と、
    前記第１放電側閾値よりも大きくて、かつ、前記電力変換器の電源電圧が前記スイッチに印加される場合に前記自アームスイッチに対応する前記差動回路部から出力されるアナログ電圧近傍の値である第２放電側閾値と、が設定され、
    前記第１放電側閾値と、前記自アームスイッチに対応する前記差動回路部から出力されるアナログ電圧との比較結果に応じた２値信号である第１放電側信号を出力する第１放電側比較部（９０ａ）と、
    前記第２放電側閾値と、前記自アームスイッチに対応する前記差動回路部から出力されるアナログ電圧との比較結果に応じた２値信号である第２放電側信号を出力する第２放電側比較部（９０ｂ）と、
    前記第１放電側比較部から出力される第１放電側信号と、前記第２放電側比較部から出力される第２放電側信号とに基づいて、前記自アームスイッチがオン状態に切り替えられる場合における前記自アームスイッチの端子間電圧の低下速度を算出するオン時速度算出部と、を備え、
    前記充電制御部は、前記オン時速度算出部により算出された低下速度に基づいて、前記充電速度を変更する請求項１３に記載のスイッチの駆動回路。
  20. 前記オン時速度算出部は、前記第１放電側比較部から出力される第１放電側信号と、前記第２放電側比較部から出力される第２放電側信号とに基づいて、前記自アームスイッチのオン指令の開始タイミングの後、前記自アームスイッチに対応する前記差動回路部から出力されるアナログ電圧が前記第２放電側閾値を下回ってから前記第１放電側閾値を下回るまでの期間を検出し、検出した該期間と、前記第１放電側閾値及び前記第２放電側閾値の差とに基づいて、前記低下速度を算出する請求項１９に記載のスイッチの駆動回路。
  21. 電力変換器（２０）を構成するスイッチ（ＳＷＨ，ＳＷＬ）を駆動するスイッチの駆動回路（５０Ｈ，５０Ｌ）において、
    前記スイッチの端子間電圧を分圧する分圧部（６１ａ，６１ｂ，６２ａ，６２ｂ，１３１，１３２）と、
    前記分圧部により分圧された端子間電圧が入力される第１入力端子及び第２入力端子を有し、前記第１入力端子及び前記第２入力端子間の電圧差に応じたアナログ電圧を出力する差動回路部（６０，１００）と、を備え、
    前記差動回路部は、その出力電圧のリセットを実施する機能を有し、前記リセットが実施された後、前記リセットが解除された場合における前記第１入力端子及び前記第２入力端子間の電圧差を基準電圧として、該基準電圧からの変化分に増幅率を乗算したアナログ電圧を出力し、
    前記差動回路部から出力されるアナログ電圧と閾値との比較結果に応じた２値信号を出力する比較部（７０，８０ａ～８０ｃ，９０ａ，９０ｂ，１１０）と、
    前記比較部の出力信号に基づいて、オフ状態及びオン状態のうち一方の状態から他方の状態へと前記スイッチの駆動状態を切り替える場合における前記スイッチのゲート電荷の移動速度を設定するゲート制御部（５６）と、を備え、
    前記スイッチの駆動状態の切り替えに伴って前記スイッチの端子間電圧が変化し始めてからその変化が完了するまでの期間よりも、前記スイッチのオフ指令がなされる期間又はオン指令がなされる期間が短いと判定した場合、前記スイッチのミラー期間において前記差動回路部から出力されるアナログ電圧を、前記ゲート制御部において用いられなくするスイッチの駆動回路。
  22. 電力変換器（２０）を構成するスイッチ（ＳＷＨ，ＳＷＬ）を駆動するスイッチの駆動回路（５０Ｈ，５０Ｌ）において、
    前記スイッチの端子間電圧を分圧する分圧部（６１ａ，６１ｂ，６２ａ，６２ｂ，１３１，１３２）と、
    前記分圧部により分圧された端子間電圧が入力される第１入力端子及び第２入力端子を有し、前記第１入力端子及び前記第２入力端子間の電圧差に応じたアナログ電圧を出力する差動回路部（６０，１００）と、を備え、
    前記差動回路部は、その出力電圧のリセットを実施する機能を有し、前記リセットが実施された後、前記リセットが解除された場合における前記第１入力端子及び前記第２入力端子間の電圧差を基準電圧として、該基準電圧からの変化分に増幅率を乗算したアナログ電圧を出力し、
    前記差動回路部から出力されるアナログ電圧と閾値との比較結果に応じた２値信号を出力する比較部（７０，８０ａ～８０ｃ，９０ａ，９０ｂ，１１０）と、
    前記比較部の出力信号に基づいて、オフ状態及びオン状態のうち一方の状態から他方の状態へと前記スイッチの駆動状態を切り替える場合における前記スイッチのゲート電荷の移動速度を設定するゲート制御部（５６）と、を備え、
    前記スイッチの駆動状態の切り替えに伴って発生するサージ電圧が収束する期間よりも、前記スイッチのオフ指令がなされる期間又はオン指令がなされる期間が短いと判定した場合、前記サージ電圧の発生期間において前記差動回路部から出力されるアナログ電圧を、前記ゲート制御部において用いられなくするスイッチの駆動回路。
  23. 電力変換器（２０）を構成するスイッチ（ＳＷＨ，ＳＷＬ）を駆動するスイッチの駆動回路（５０Ｈ，５０Ｌ）において、
    前記スイッチの端子間電圧を分圧する分圧部（６１ａ，６１ｂ，６２ａ，６２ｂ，１３１，１３２）と、
    前記分圧部により分圧された端子間電圧が入力される第１入力端子及び第２入力端子を有し、前記第１入力端子及び前記第２入力端子間の電圧差に応じたアナログ電圧を出力する差動回路部（６０，１００）と、を備え、
    前記差動回路部は、その出力電圧のリセットを実施する機能を有し、前記リセットが実施された後、前記リセットが解除された場合における前記第１入力端子及び前記第２入力端子間の電圧差を基準電圧として、該基準電圧からの変化分に増幅率を乗算したアナログ電圧を出力し、
    前記差動回路部から出力されるアナログ電圧と閾値との比較結果に応じた２値信号を出力する比較部（７０，８０ａ～８０ｃ，９０ａ，９０ｂ，１１０）と、
    前記比較部の出力信号に基づいて、オフ状態及びオン状態のうち一方の状態から他方の状態へと前記スイッチの駆動状態を切り替える場合における前記スイッチのゲート電荷の移動速度を設定するゲート制御部（５６）と、を備え、
    前記スイッチの１スイッチング周期において、前記差動回路部から出力されるアナログ電圧が前記閾値を３回以上跨ぐと判定した場合、前記アナログ電圧が前記閾値を３回目に跨いだタイミング以降の前記比較部の出力信号が前記ゲート制御部において用いられなくするスイッチの駆動回路。
  24. 前記スイッチがオン状態とされている期間であって、かつ、前記スイッチのオン状態への切り替えに伴って生じる前記アナログ電圧のサージ及びリンギングが収束した後の期間、又は前記スイッチがオフ状態とされている期間であって、かつ、前記スイッチのオフ状態への切り替えに伴って生じる前記アナログ電圧のサージ及びリンギングが収束した後の期間において、前記リセットの実施及び前記リセットの解除を行う請求項１～２３のいずれか１項に記載のスイッチの駆動回路。
  25. 前記分圧部は、
    前記スイッチの高電位側端子と前記第１入力端子とを接続する第１入力コンデンサ（６１ａ）と、
    前記スイッチの低電位側端子と前記第２入力端子とを接続する第２入力コンデンサ（６１ｂ）と、
    前記第１入力端子に第１端が接続された第１保持コンデンサ（６２ａ）と、
    前記第２入力端子に第１端が接続された第２保持コンデンサ（６２ｂ）と、を有し、
    前記差動回路部は、
    前記第１保持コンデンサの第２端が接続された第１出力端子、及び前記第２保持コンデンサの第２端が接続された第２出力端子を有する全差動増幅回路（６３）と、
    前記第１保持コンデンサに並列された第１リセットスイッチ（６４ａ）と、
    前記第２保持コンデンサに並列された第２リセットスイッチ（６４ｂ）と、を有し、
    前記第１リセットスイッチ及び前記第２リセットスイッチそれぞれがオン状態に切り替えられることにより前記リセットが実施され、その後前記第１リセットスイッチ及び前記第２リセットスイッチそれぞれがオフ状態に切り替えられることにより前記リセットが解除される請求項１～２４のいずれか１項に記載のスイッチの駆動回路。
  26. 前記分圧部は、
    前記スイッチの高電位側端子と前記第１入力端子とを接続する入力コンデンサ（１３１）と、
    前記第１入力端子に第１端が接続された保持コンデンサ（１３２）と、を有し、
    前記差動回路部は、
    前記保持コンデンサの第２端が接続された出力端子を有する差動増幅回路（１３３）と、
    前記保持コンデンサに並列されたリセットスイッチ（１３４）と、を有し、
    前記リセットスイッチがオン状態に切り替えられることにより前記リセットが実施され、その後前記リセットスイッチがオフ状態に切り替えられることにより前記リセットが解除される請求項１～２４のいずれか１項に記載のスイッチの駆動回路。
JP2019111155A 2019-06-14 2019-06-14 スイッチの駆動回路 Active JP7388009B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019111155A JP7388009B2 (ja) 2019-06-14 2019-06-14 スイッチの駆動回路
PCT/JP2020/022754 WO2020250908A1 (ja) 2019-06-14 2020-06-09 スイッチの駆動回路
US17/550,887 US11831302B2 (en) 2019-06-14 2021-12-14 Drive circuit for switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019111155A JP7388009B2 (ja) 2019-06-14 2019-06-14 スイッチの駆動回路

Publications (2)

Publication Number Publication Date
JP2020205668A JP2020205668A (ja) 2020-12-24
JP7388009B2 true JP7388009B2 (ja) 2023-11-29

Family

ID=73780889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019111155A Active JP7388009B2 (ja) 2019-06-14 2019-06-14 スイッチの駆動回路

Country Status (3)

Country Link
US (1) US11831302B2 (ja)
JP (1) JP7388009B2 (ja)
WO (1) WO2020250908A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7552550B2 (ja) * 2021-10-18 2024-09-18 株式会社デンソー スイッチの過電流検出装置
TWI850122B (zh) * 2023-10-03 2024-07-21 力林科技股份有限公司 用於控制電源轉換器的阻擋開關的控制器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266368A (ja) 2003-02-20 2004-09-24 Hitachi Ltd 半導体装置の駆動方法および装置
JP2008232735A (ja) 2007-03-19 2008-10-02 Sanyo Electric Co Ltd 電池電圧検出回路
JP2010119184A (ja) 2008-11-12 2010-05-27 Toyota Motor Corp 半導体駆動装置
JP2018153007A (ja) 2017-03-13 2018-09-27 富士電機株式会社 ゲート駆動装置、ゲート駆動方法、及び半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4284575B2 (ja) 2000-04-28 2009-06-24 富士電機デバイステクノロジー株式会社 電力用半導体素子のゲート駆動回路
US7812568B2 (en) 2006-12-07 2010-10-12 Sanyo Electric Co., Ltd. Voltage detecting circuit
JP2010226916A (ja) * 2009-03-25 2010-10-07 Sanken Electric Co Ltd スイッチング電源装置、及びその制御回路
US10263615B2 (en) * 2016-08-24 2019-04-16 Texas Instruments Incorporated Circuit and method for driving a device through drive cycles
JP7200522B2 (ja) 2018-07-12 2023-01-10 株式会社デンソー ゲート駆動回路
KR102643806B1 (ko) * 2019-08-05 2024-03-05 삼성전자주식회사 Oled 구동 특성 검출 회로 및 이를 포함하는 유기 발광 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266368A (ja) 2003-02-20 2004-09-24 Hitachi Ltd 半導体装置の駆動方法および装置
JP2008232735A (ja) 2007-03-19 2008-10-02 Sanyo Electric Co Ltd 電池電圧検出回路
JP2010119184A (ja) 2008-11-12 2010-05-27 Toyota Motor Corp 半導体駆動装置
JP2018153007A (ja) 2017-03-13 2018-09-27 富士電機株式会社 ゲート駆動装置、ゲート駆動方法、及び半導体装置

Also Published As

Publication number Publication date
JP2020205668A (ja) 2020-12-24
WO2020250908A1 (ja) 2020-12-17
US11831302B2 (en) 2023-11-28
US20220109438A1 (en) 2022-04-07

Similar Documents

Publication Publication Date Title
JP7200522B2 (ja) ゲート駆動回路
JP6787348B2 (ja) 半導体素子の過電流保護装置
JP6673186B2 (ja) 電力変換器制御装置
EP3334046B1 (en) Semiconductor device and power conversion apparatus
JP2015050925A (ja) 半導体スイッチング素子のターンオフを制御するための方法および回路
JPWO2014097485A1 (ja) 駆動保護回路、半導体モジュール及び自動車
US10823768B2 (en) Overcurrent detection circuit for switches
US11750086B2 (en) Drive circuit for power converter
JP7388009B2 (ja) スイッチの駆動回路
JP2008141390A (ja) 過電流保護回路
US9496788B2 (en) Multi-phase boost converter with phase self-detection and detecting circuit thereof
JPWO2018116431A1 (ja) 電力変換装置、電力変換装置用制御装置および電力変換装置の制御方法
JP5077030B2 (ja) モータ駆動回路およびモータの異常判定方法
JP6064947B2 (ja) ゲート電位制御回路
JP2018153006A (ja) ゲート駆動装置
JP4816198B2 (ja) 貫通電流制御装置を備えたインバータ
JP6164183B2 (ja) 電流制御回路
JP6729451B2 (ja) 電力変換器制御装置
JP6344500B1 (ja) マトリクスコンバータ及び交流電動機の定数決定方法
JP6885378B2 (ja) スイッチの駆動回路
JP2010123044A (ja) 過電流保護回路
JP2008193873A (ja) 多相回転電機の制御装置
US20070097587A1 (en) Inductive load drive device and drive method
JP2009124781A (ja) 電圧駆動型半導体素子のゲート駆動装置
JP7243583B2 (ja) ゲート駆動装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231030

R151 Written notification of patent or utility model registration

Ref document number: 7388009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151