JP2003046349A - スイッチトキャパシタ回路 - Google Patents

Abstract

(57)【要約】 【課題】 消費電力の低減または高速動作と演算精度の
向上とを両立可能なスイッチトキャパシタ回路を実現す
る。 【解決手段】 差動増幅器ＡＭＰ１の非反転入力端子Ｔ
１ｐをリセットするために、差動増幅器ＡＭＰ１の一方
側の領域Ａ３１にスイッチＳＷ１１ｐが形成され、他方
側の領域Ａ３２にスイッチＳＷ１２ｐが形成されてい
る。同様に、反転入力端子Ｔ１ｍをリセットするため
に、上記領域Ａ３１・Ａ３２にスイッチＳＷ１１ｍ・Ｓ
Ｗ１２ｍがそれぞれが形成されている。さらに、スイッ
チＳＷ１１ｐ・スイッチＳＷ１１ｍと両入力端子Ｔ１ｐ
・Ｔ１ｍとを接続する配線Ｌ１１ｐ・Ｌ１１ｍは、互い
に並列して配されており、一方の配線Ｌ１１ｐに交差す
る信号線ＳＬ１ｐは、他方の配線Ｌ１１ｍにも交差する
ように配置されている。これにより、信号線ＳＬ１ｐか
ら両配線Ｌ１１ｐ・Ｌ１１ｍへの干渉を相殺できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、差動増幅器を含む
スイッチトキャパシタ回路に関するものであり、特に、
演算精度が高く、消費電力を低減可能または高速動作可
能なスイッチトキャパシタ回路に関するものである。

【０００２】

【従来の技術】ノイズ耐性が高く、かつ、高精度の信号
処理を実現するために、"Analog MOSIntegrated Circui
ts for Signal Processing"（1986年発行 pp513 〜 52
4）には、図１７に示すスイッチトキャパシタ回路５０
１の各部材の配置方法およびレイアウト方法が記載され
ている。

【０００３】具体的には、図１８に示すように、当該ス
イッチトキャパシタ回路５０１では、差動増幅器ＡＭＰ
５０１を形成する領域Ａ５０１と、クロック信号φを伝
送するクロックラインが形成される領域Ａ５０４との間
に、スイッチＳＷ５０１〜ＳＷ５０３が形成される領域
Ａ５０３を配置している。さらに、上記両領域Ａ５０３
およびＡ５０１の間には、キャパシタＣｆ５０１・Ｃｓ
５０１を形成する領域Ａ５０２が配置されている。

【０００４】当該構成では、大きなノイズ源となるクロ
ックラインと、ノイズの影響を受けやすい差動増幅器Ａ
ＭＰ５０１とが、キャパシタ（Ｃｓ５０１、Ｃｆ５０
１）およびアナログスイッチ（ＳＷ５０１〜ＳＷ５０
３）を挟んで分離されているので、差動増幅器ＡＭＰ５
０１へのクロックノイズの影響を防止できる。さらに、
複数のスイッチトキャパシタ回路５０１を上下方向（領
域Ａ５０１から領域Ａ５０４への方向に直交する方向）
に配置できるので、複数のスイッチトキャパシタ回路５
０１からなる回路をコンパクトにレイアウトできる。

【０００５】さらに、上記従来技術のスイッチトキャパ
シタ回路５０１では、図１９に示すように、差動増幅器
ＡＭＰ５０１の反転入力端子Ｔ５０１ｍと、当該反転入
力端子Ｔ５０１ｍをリセットするスイッチＳＷ５０１と
の間の配線Ｌ５０１を挟むように、接地レベルに保たれ
るガードラインＬｇ５０１・Ｌｇ５０１を配置してい
る。これにより、ノイズが混入するとスイッチトキャパ
シタ回路５０１の演算精度が極端に低下する配線Ｌ５０
１をノイズからシールドでき、スイッチトキャパシタ回
路５０１の演算精度低下を防止できる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記の
レイアウト方法だけでは、ハイインピーダンスとなる配
線を全てシールドすることが難しく、十分に演算精度が
高いスイッチトキャパシタ回路を実現することが難しい
という問題を生ずる。

【０００７】また、差動増幅器ＡＭＰ５０１の入力トラ
ンジスタのゲート、ゲート近傍の配線、および、アナロ
グスイッチの接続部分などでは、上記ガードラインＬｇ
５０１・Ｌｇ５０１を形成することが難しい。なお、上
記反転入力端子Ｔ５０１ｍとスイッチＳＷ５０１とを結
ぶ配線を、基板の厚み方向（上下方向）に挟むようにシ
ールド層を設けると、シールド層用に新たな導体層が必
要になり、スイッチトキャパシタ回路５０１の製造コス
トが増大してしまう。

【０００８】さらに、差動増幅器ＡＭＰ５０１の両入力
端子をシールドすると、各端子とグランドとの間の寄生
容量が増大してしまう。この結果、入力キャパシタＣｓ
５０１や積分キャパシタＣｆ５０１など、演算に用いる
キャパシタの容量に比べて、上記寄生容量が無視できな
い値になり、セトリング特性が極端に劣化する虞れがあ
る。特に、低消費電力で高速演算するためにキャパシタ
の容量を削減すると、セトリング特性が悪化する可能性
が高くなる。したがって、上記演算に用いるキャパシタ
の容量を増大させる必要があり、消費電力の低減または
高速動作と、演算精度向上とを両立させることが難し
い。

【０００９】本発明は、上記の問題点に鑑みてなされた
ものであり、その目的は、消費電力の低減または高速動
作と演算精度の向上とを両立可能なスイッチトキャパシ
タ回路を実現することにある。

【００１０】

【課題を解決するための手段】本発明に係るスイッチト
キャパシタ回路は、上記課題を解決するために、差動増
幅器と、当該差動増幅器の非反転入力端子に接続された
非反転側配線と、上記差動増幅器の反転入力端子に接続
された反転側配線とを有するスイッチトキャパシタ回路
において、上記両配線の一方に交差する信号線は、他方
にも交差するように配置すると共に、上記両入力端子か
ら上記両配線に上記信号線が交差するまでの間または交
差点近傍までの間は、当該両配線を並行に配置すること
を特徴としている。

【００１１】当該構成によれば、非反転側配線に交差す
る信号線は、反転側配線にも交差しているので、信号線
から寄生容量を介して非反転側配線への干渉と同一傾向
の干渉が、信号線から寄生容量を介して反転側配線へ伝
えられる。したがって、差動増幅器の差動演算によっ
て、これらの干渉が互いに相殺され、これらの干渉がス
イッチトキャパシタ回路の演算処理に与える影響を低減
できる。

【００１２】加えて、スイッチトキャパシタ回路では、
信号処理の際、非反転側スイッチおよび反転側スイッチ
がオン／オフされるため、各スイッチのオン／オフを制
御するクロック信号が必要になり、クロック信号からの
差動増幅器へのノイズを抑えるためには、各スイッチと
差動増幅器とを遠ざける方が望ましい。

【００１３】一方、両者を遠ざけて配置すると、非反転
側配線および反転側配線の配線長が長くなり、いずれの
信号線にも交差しないように、各配線をレイアウトする
ことが難しくなってしまう。

【００１４】これに対して、上記構成では、両配線を並
行して配置し、一方に交差する信号線を他方にも交差さ
せることで、信号線から各配線への干渉に起因する、ス
イッチトキャパシタ回路の演算精度低下を抑制してい
る。したがって、レイアウトを困難にすることなく、ク
ロックノイズに起因する演算精度低下を防止できる。

【００１５】これらの結果、同一容量のキャパシタを使
用した場合であっても、信号処理精度を向上できる。ま
た、同じ信号処理精度で比較すると、当該精度の達成に
必要なキャパシタ容量を削減でき、消費電力を低減でき
る。

【００１６】特に、両交差点の形状や、信号線と各配線
との間の絶縁体の材質を調整するなどして、非反転側配
線および信号線の間の寄生容量と、反転側配線および信
号線の間の寄生容量とが略同一になるように設定すれ
ば、信号線から両配線への干渉が略同一になり、さら
に、演算処理に与える影響を低減できる。

【００１７】また、上記構成に加えて、上記非反転側配
線には、上記非反転入力端子をリセットするための非反
転側スイッチが接続されており、さらに、非反転側キャ
パシタを接続あるいは接続可能に形成されていると共
に、上記反転側配線には、上記反転入力端子をリセット
するための反転側スイッチが接続されており、さらに、
反転側キャパシタを接続あるいは接続可能に形成されて
いてもよい。

【００１８】上記構成では、スイッチトキャパシタ回路
の演算処理の際、非反転側キャパシタに接続された非反
転側配線における電荷保存則と、反転側キャパシタに接
続された反転側配線における電荷保存則に基づいて、ス
イッチトキャパシタ回路の出力が制御される。

【００１９】ここで、例えば、配線を別々の方向に配置
するなどして、配線の一方のみに信号線が交差している
場合には、信号線と当該配線との間の寄生容量によっ
て、当該配線に接続された入力端子の電荷のみが設計値
から変化して、演算精度が低下する虞れがある。

【００２０】ところが、上記構成では、両配線に信号線
が交差するので、信号線と各配線との間の寄生容量によ
って、両入力端子の電荷は、設計値を基準に同じ方向へ
変化する。したがって、差動増幅器の差動演算によっ
て、両電荷の変化が相殺され、寄生容量に起因する演算
精度低下を防止できる。

【００２１】これにより、同一容量のキャパシタを使用
した場合であっても、信号処理精度を向上できる。ま
た、同じ信号処理精度で比較すると、当該精度の達成に
必要なキャパシタ容量を削減でき、消費電力を低減でき
る。

【００２２】特に、反転側および非反転側のキャパシタ
が互いに同一容量に設定されている場合、両交差点の形
状や、信号線と各配線との間の絶縁体の材質を調整する
などして、非反転側配線および信号線の間の寄生容量
と、反転側配線および信号線の間の寄生容量とが略同一
になるように設定すれば、寄生容量に起因する両電荷の
ズレが略同一になり、さらに、演算精度低下を抑制でき
る。なお、両電荷のズレは、理想的には、０にすること
が望ましい。

【００２３】一方、本発明に係るスイッチトキャパシタ
回路は、上記課題を解決するために、差動増幅器と、当
該差動増幅器の非反転入力端子および反転入力端子をリ
セットするために、それぞれに接続された非反転側およ
び反転側スイッチと、上記非反転入力端子および上記非
反転側スイッチを接続する非反転側配線と、当該反転入
力端子および上記反転側スイッチを接続する反転側配線
とを有し、上記各スイッチを配置する領域が上記差動増
幅器の両側に設けられたスイッチトキャパシタ回路にお
いて、以下の手段を講じたことを特徴としている。

【００２４】すなわち、上記非反転側スイッチおよび反
転側スイッチを、それぞれ、２つの互いに並列に接続さ
れた第１および第２スイッチから構成している。また、
上記領域のうち、上記差動増幅器の一方側に設けられた
第１領域に、上記非反転側および反転側第１スイッチを
配置すると共に、他方側に設けられた第２領域に、上記
非反転側および反転側第２スイッチを配置している。

【００２５】上記構成によれば、上記領域の一方（例え
ば、第１領域）に、非反転側スイッチを配し、他方（例
えば、第２領域）に反転側スイッチを配置する構成と比
べて、非反転側および反転側第１スイッチを互いに近く
配置できると共に、非反転側および反転側第２スイッチ
を互いに近く配置できる。したがって、非反転側および
反転側第１スイッチのマッチング精度が向上し、非反転
側第１スイッチおよび非反転側配線を介して非反転入力
端子へ与えられるクロックノイズは、反転側第１スイッ
チおよび反転側配線を介して反転入力端子へ与えられる
クロックノイズと略同一になる。同様に、両第２スイッ
チのマッチング精度が向上するので、各第２スイッチお
よび各配線を介して各入力端子へ与えられるクロックノ
イズは、略同一になる。

【００２６】この結果、両入力端子へ与えられるクロッ
クノイズは、差動増幅器による差動演算によって互いに
相殺され、各スイッチを駆動するクロック信号に起因す
るクロックノイズがスイッチトキャパシタ回路の演算処
理に与える影響を低減できる。これにより、同一容量の
キャパシタを使用した場合であっても、信号処理精度を
向上できる。また、同じ信号処理精度で比較すると、当
該精度の達成に必要なキャパシタ容量を削減でき、消費
電力を低減できる。

【００２７】特に、上記両第１スイッチ同士を互いに近
接して配置し、上記両第２スイッチ同士を互いに近接し
て配置すれば、第１スイッチ同士のマッチング精度と第
２スイッチ同士のマッチング精度とを向上できる。加え
て、第１スイッチ同士で拡散領域を重ねると共に、第２
スイッチ同士で拡散領域を重ねることで、それぞれのマ
ッチング精度をさらに向上させることができる。

【００２８】さらに、上記構成に加えて、上記両配線の
一方に交差する信号線は、他方にも交差するように配置
すると共に、上記両入力端子から上記両配線に上記信号
線が交差するまでの間または交差点近傍までの間は、当
該両配線を並行に配置してもよい。

【００２９】当該構成によれば、信号線から、各配線と
の間の寄生容量を介して、それぞれの配線へ与えられる
干渉は、略同一になるので、差動増幅器での差動演算に
よって、互いに相殺される。これにより、同一容量のキ
ャパシタを使用した場合であっても、信号処理精度を、
さらに向上できる。また、同じ信号処理精度を達成する
ために必要なキャパシタ容量をさらに削減でき、消費電
力をより低減できる。

【００３０】また、両配線を並行に配する代わりに、上
記各スイッチに接続されるキャパシタが配される領域よ
りも上記差動増幅器の近傍または略同じ距離に上記非反
転側および反転側スイッチを配置してもよい。

【００３１】当該構成では、差動増幅器の近傍に両スイ
ッチが配されているので、両配線の配線長が短くなり、
両配線と交差する信号線の数を削減できる。したがっ
て、基板などと各配線との間の寄生容量を削減できると
共に、信号線と配線との交差による寄生容量も削減でき
る。この結果、差動増幅器の両入力端子に付く寄生容量
を削減でき、スイッチトキャパシタ回路のセトリング特
性を改善できる。これにより、さらなる高精度化および
低消費電力化を実現できる。

【００３２】さらに、上記各構成に加えて、上記非反転
側第１スイッチおよび反転側第２スイッチを上記差動増
幅器を中心に線対称に配置すると共に、上記反転側第１
スイッチおよび非反転側第２スイッチを上記差動増幅器
を中心に線対称に配置する方が望ましい。

【００３３】当該構成によれば、上記各スイッチが差動
増幅器を中心に線対称に配置されているので、差動増幅
器の両入力端子間において、非対称配置に起因する寄生
容量のバラツキを抑えることができる。この結果、スイ
ッチトキャパシタ回路のさらなる高精度化および低消費
電力化を実現できる。

【００３４】また、上記構成に加えて、上記非反転側第
１スイッチおよび上記非反転入力端子の間の非反転側配
線と、上記反転側第２スイッチおよび上記反転入力端子
の間の反転側配線とを上記差動増幅器を中心に線対称に
配置すると共に、上記反転側第１スイッチおよび上記反
転入力端子の間の反転側配線と、上記非反転側第２スイ
ッチおよび上記非反転入力端子の間の非反転側配線とを
上記差動増幅器を中心に線対称に配置する方が望まし
い。

【００３５】当該構成によれば、各スイッチと両入力端
子との間の配線も差動増幅器を中心に線対称配置されて
いるので、差動増幅器の両入力端子間において、非対称
配置に起因する寄生容量のバラツキをさらに低減でき
る。この結果、スイッチトキャパシタ回路のさらなる高
精度化および低消費電力化を実現できる。

【００３６】また、非反転側および反転側スイッチがそ
れぞれ２個ずつ並列に設けられているか否かに拘らず、
上記各構成に加えて、上記非反転側配線および反転側配
線は、両者の中心線に対して、互いに線対称に配されて
いる方が望ましい。

【００３７】当該構成によれば、両配線が両者の中心線
に対して線対称配置されているので、差動増幅器の両入
力端子間において、非対称配置に起因する寄生容量のバ
ラツキをさらに低減できる。この結果、スイッチトキャ
パシタ回路のさらなる高精度化および低消費電力化を実
現できる。

【００３８】特に、両配線を平行に配置した場合は、差
動増幅器の両入力端子間に付く寄生容量の相違をさらに
抑えることができる。また、平行配置に代えて、あるい
は、加えて、例えば、第１スイッチ同士や第２スイッチ
同士など、両配線の近傍に位置する部材も両配線の中心
線を基準に線対称配置することで、差動増幅器の両入力
端子間に付く寄生容量の相違をさらに抑制できる。した
がって、スイッチトキャパシタ回路のさらなる高精度化
および低消費電力化を実現できる。

【００３９】一方、本発明に係るスイッチトキャパシタ
回路は、上記課題を解決するために、差動増幅器と、当
該差動増幅器の非反転入力端子および反転入力端子をリ
セットするために、それぞれに接続された非反転側およ
び反転側スイッチと、上記非反転入力端子および上記非
反転側スイッチを接続する非反転側配線と、当該反転入
力端子および上記反転側スイッチを接続する反転側配線
とを有するスイッチトキャパシタ回路において、上記非
反転側および反転側配線の一方の配線に交差する信号線
と、当該配線に交差し、上記信号線を伝送される信号の
反転信号が入力される反転信号線とを備えていることを
特徴としている。

【００４０】当該構成によれば、反転信号線には、信号
線を伝送される信号の反転信号が入力されているので、
信号線から寄生容量を介して上記配線へ与えられる影響
と、反転信号線から寄生容量を介して上記配線に与えら
れる影響とは、互いに打ち消し合う。したがって、反転
信号線が無い場合に比べて、信号線から、配線に接続さ
れた入力端子への干渉を抑制でき、当該干渉がスイッチ
トキャパシタ回路の演算処理に与える影響を低減でき
る。この結果、同一容量のキャパシタを使用した場合で
あっても、信号処理精度を向上できる。また、同じ信号
処理精度を達成するために必要なキャパシタ容量を削減
でき、消費電力を低減できる。

【００４１】また、上記各構成に加えて、上記差動増幅
器が配される領域の両側に、当該差動増幅器に近い方か
ら順番に、キャパシタを配した領域、上記各スイッチの
いずれかを配した領域、および、当該スイッチへクロッ
ク信号を供給するクロック信号配線を配した領域が、そ
れぞれ設けられていてもよい。当該構成によれば、クロ
ック信号配線を差動増幅器から遠くに配置されているの
で、クロックノイズに起因する演算精度低下を抑制でき
る。

【００４２】ところで、非反転側配線および反転側配線
が、差動増幅器の非反転入力端子および反転入力端子に
直接接続されていない場合でも、各配線が、それぞれ、
キャパシタを介して各入力端子に接続されており、スイ
ッチトキャパシタ回路が各配線での電荷保存則により演
算処理するものであれば、直接接続されている場合と略
同様に、演算精度低下を抑制できる。

【００４３】具体的には、本発明に係るスイッチトキャ
パシタ回路は、上記課題を解決するために、差動増幅器
と、一端が第１非反転側キャパシタに接続され、他端
が、第２非反転側キャパシタを介して、上記差動増幅器
の非反転入力端子に接続された非反転側配線と、一端が
第１反転側キャパシタに接続され、他端が、第２反転側
キャパシタを介して、上記差動増幅器の反転入力端子に
接続された反転側配線とを有し、上記両配線での電荷保
存則により演算処理するスイッチトキャパシタ回路にお
いて、上記両配線の一方に交差する信号線は、他方にも
交差するように配置すると共に、上記非反転側配線のう
ち、上記第２非反転側キャパシタの端部から上記信号線
との交差点または交差点近傍までの間と、上記反転側配
線のうち、上記第２反転側キャパシタの端部から上記信
号線との交差点または交差点近傍までの間とは、互いに
並行に配置されていることを特徴としている。

【００４４】当該構成によれば、非反転側配線に交差す
る信号線は、反転側配線にも交差しているので、信号線
から寄生容量を介して非反転側配線への干渉と同一傾向
の干渉が、信号線から寄生容量を介して反転側配線へ伝
えられる。ここで、各配線が、それぞれ、第２非反転側
または第２反転側キャパシタを介して各入力端子に接続
されており、スイッチトキャパシタ回路が各配線での電
荷保存則により演算処理する。したがって、差動増幅器
の差動演算によって、これらの干渉が互いに相殺され、
これらの干渉がスイッチトキャパシタ回路の演算処理に
与える影響を低減できる。

【００４５】さらに、両配線を並行して配置し、一方に
交差する信号線を他方にも交差させることで、信号線か
ら各配線への干渉に起因する、スイッチトキャパシタ回
路の演算精度低下を抑制しているので、レイアウトを困
難にすることなく、演算精度低下を防止できる。

【００４６】これらの結果、同一容量のキャパシタを使
用した場合であっても、信号処理精度を向上できる。ま
た、同じ信号処理精度で比較すると、当該精度の達成に
必要なキャパシタ容量を削減でき、消費電力を低減でき
る。

【００４７】また、本発明に係るスイッチトキャパシタ
回路は、上記課題を解決するために、差動増幅器と、一
端が第１非反転側キャパシタに接続され、他端が、第２
非反転側キャパシタを介して、上記差動増幅器の非反転
入力端子に接続された非反転側配線と、一端が第１反転
側キャパシタに接続され、他端が、第２反転側キャパシ
タを介して、上記差動増幅器の反転入力端子に接続され
た反転側配線と、当該非反転側配線および反転側配線を
それぞれリセットするために、それぞれへ接続された非
反転側および反転側スイッチとを有し、上記各スイッチ
を配置する領域が上記差動増幅器の両側に設けられてい
ると共に、上記両配線での電荷保存則により演算処理す
るスイッチトキャパシタ回路において、上記非反転側ス
イッチおよび反転側スイッチを、それぞれ、２つの互い
に並列に接続された第１および第２スイッチから構成
し、上記領域のうち、上記差動増幅器の一方側に設けら
れた第１領域に、上記非反転側および反転側第１スイッ
チを配置し、他方側に設けられた第２領域に、上記非反
転側および反転側第２スイッチを配置することを特徴と
している。

【００４８】上記構成によれば、非反転側および反転側
配線を、差動増幅器の各入力端子に直接接続した上述の
構成と同様に、両第１スイッチ同士のマッチング精度お
よび両第２スイッチ同士のマッチング精度がそれぞれ向
上する。したがって、非反転側第２スイッチ、非反転側
配線および第２非反転側キャパシタを介して、非反転側
入力端子へ与えられるクロックノイズの影響と、反転側
第２スイッチ、反転側配線および第２反転側キャパシタ
を介して、反転側入力端子へ与えられるクロックノイズ
の影響とが互いに略同一となる。この結果、両者が差動
増幅器による差動演算によって互いに相殺され、各スイ
ッチを駆動するクロック信号に起因するクロックノイズ
がスイッチトキャパシタ回路の演算処理に与える影響を
低減できる。

【００４９】これにより、同一容量のキャパシタを使用
した場合であっても、信号処理精度を向上できる。ま
た、同じ信号処理精度で比較すると、当該精度の達成に
必要なキャパシタ容量を削減でき、消費電力を低減でき
る。

【００５０】さらに、上記構成に加えて、上記両配線の
一方に交差する信号線は、他方にも交差するように配置
する方が望ましい。当該構成によれば、信号線から上記
両配線への干渉が、差動増幅器での差動演算によって、
互いに相殺されるので、同一容量のキャパシタを使用し
た場合であっても、信号処理精度を向上できる。また、
同じ信号処理精度で比較すると、当該精度の達成に必要
なキャパシタ容量を削減でき、消費電力を低減できる。

【００５１】また、本発明に係るスイッチトキャパシタ
回路は、上記課題を解決するために、差動増幅器と、一
端が第１非反転側キャパシタに接続され、他端が、第２
非反転側キャパシタを介して、上記差動増幅器の非反転
入力端子に接続された非反転側配線と、一端が第１反転
側キャパシタに接続され、他端が、第２反転側キャパシ
タを介して、上記差動増幅器の反転入力端子に接続され
た反転側配線とを有し、上記両配線での電荷保存則によ
り演算処理するスイッチトキャパシタ回路において、上
記非反転側および反転側配線の一方の配線に交差する信
号線と、当該配線に交差し、上記信号線を伝送される信
号の反転信号が入力される反転信号線とを備えているこ
とを特徴としている。

【００５２】上記構成のスイッチトキャパシタ回路は、
当該配線での電荷保存則により演算処理しているので、
配線への干渉が演算精度低下に直結する。ところが、上
述の反転信号線を有する構成と同様に、信号線から寄生
容量を介して上記配線へ与えられる影響と、反転信号線
から寄生容量を介して上記配線に与えられる影響とは、
互いに打ち消し合うので、上記干渉に起因する演算精度
低下を抑制できる。この結果、同一容量のキャパシタを
使用した場合であっても、信号処理精度を向上できる。
また、同じ信号処理精度を達成するために必要なキャパ
シタ容量を削減でき、消費電力を低減できる。

【００５３】

【発明の実施の形態】〔第１の実施形態〕本発明の一実
施形態について図１ないし図５に基づいて説明すると以
下の通りである。すなわち、本実施形態に係るスイッチ
トキャパシタ回路１は、例えば、１０ビット２０ＭＳ／
ｓパイプラインＡＤ変換器など、高精度（例えば、１０
ビット以上）かつ高速演算が必要なアナログ回路で、特
に好適に使用されるスイッチトキャパシタ回路であっ
て、図２に示すように、差動入力かつ差動出力の差動増
幅器ＡＭＰ１と、差動増幅器ＡＭＰ１の非反転入力端子
Ｔ１ｐおよび反転入力端子Ｔ１ｍのそれぞれに関連して
設けられた入力キャパシタＣｓｐ・Ｃｓｍ、積分キャパ
シタＣｆｐ・ＣｆｍおよびスイッチＳＷ１ｐ・ＳＷ１ｍ
〜ＳＷ４ｐ・ＳＷ４ｍとを備えている。上記各部材は、
例えば、０．３５μｍルールなどのＣＭＯＳプロセスで
基板上に集積して形成されている。

【００５４】以下では、本実施形態に係るスイッチトキ
ャパシタ回路１の特徴的な部材構成および配置を説明す
る前に、スイッチトキャパシタ回路１の全体的な回路構
成および動作について簡単に説明する。

【００５５】すなわち、上記差動増幅器ＡＭＰ１は、例
えば、図３に示すように、Ｎチャンネルのトランジスタ
Ｍ０・Ｍ１・Ｍ２、ＰチャンネルのトランジスタＭ３・
Ｍ４、および、コモンモード制御電圧生成回路Ｃ１から
なる差動増幅器である。上記トランジスタＭ１・Ｍ２
は、差動入力対として動作しており、それぞれのゲート
は、差動増幅器ＡＭＰ１の反転入力端子Ｔ１ｍおよび非
反転入力端子Ｔ１ｐに接続されている。また、両トラン
ジスタＭ１・Ｍ２のソースは、互いに接続されると共
に、上記トランジスタＭ０を介して接地されている。当
該トランジスタＭ０は、コモンモード制御電圧生成回路
Ｃ１から出力電圧ＶｏｐおよびＶｏｍによって決まるバ
イアス電圧ＶＢｎがゲートに印加されており、定電流源
として動作する。

【００５６】さらに、各トランジスタＭ１（Ｍ２）のド
レインは、能動負荷として動作する上記トランジスタＭ
３（Ｍ４）のドレインに接続されている。当該トランジ
スタＭ３（Ｍ４）は、ゲートに予め定められたバイアス
電圧ＶＢｐが印加されており、上記トランジスタＭ０が
供給する定電流の１／２の量の定電流を、トランジスタ
Ｍ１（Ｍ２）へ供給できる。また、トランジスタＭ３・
Ｍ４のソースには、電源電圧Ｖｄｄが印加されている。
さらに、上記トランジスタＭ１・Ｍ３の接続点は、差動
増幅器ＡＭＰ１の非反転出力端子Ｔ２ｐに接続されてい
ると共に、トランジスタＭ２・Ｍ４の接続点は、反転出
力端子Ｔ２ｍに接続されている。これにより、差動増幅
器ＡＭＰ１は、非反転入力端子Ｔ１ｐと反転入力端子Ｔ
１ｍとの電位差に応じたレベルの反転出力信号および非
反転出力信号を、反転出力端子Ｔ２ｍおよび非反転出力
端子Ｔ２ｐから出力できる。

【００５７】一方、図２に示すように、上記積分キャパ
シタＣｆｐ（Ｃｆｍ）は、一端が差動増幅器ＡＭＰ１の
非反転入力端子Ｔ１ｐ（反転入力端子Ｔ１ｍ）に接続さ
れていると共に、他端は、スイッチＳＷ３ｐ（ＳＷ３
ｍ）を介して、反転出力端子Ｔ２ｍ（非反転出力端子Ｔ
２ｐ）に接続されている。また、当該スイッチＳＷ３ｐ
（ＳＷ３ｍ）は、基準電圧ＶＣＭＯが印加される電源端
子ＴＰ１と反転出力端子Ｔ２ｍ（非反転出力端子Ｔ２
ｐ）との一方をクロック信号φ３に応じて選択し、積分
キャパシタＣｆｐ（Ｃｆｍ）に接続する。

【００５８】また、上記反転出力端子Ｔ２ｍ（非反転出
力端子Ｔ２ｐ）は、スイッチトキャパシタ回路１の出力
端子ＴＯＵＴｍ（ＴＯＵＴｐ）に接続されると共に、ク
ロック信号φ４により導通／遮断が制御されるスイッチ
ＳＷ４ｐ（ＳＷ４ｍ）を介して、上記電源端子ＴＰ１に
接続されている。

【００５９】一方、非反転入力端子Ｔ１ｐ（反転入力端
子Ｔ１ｍ）は、クロック信号φ１により導通／遮断が制
御されるスイッチＳＷ１ｐ（ＳＷ１ｍ）を介して、基準
電圧ＶＣＭＩが印加される電源端子ＴＰ２に接続されて
いる。

【００６０】さらに、入力キャパシタＣｓｐ（Ｃｓｍ）
は、一端が上記非反転入力端子Ｔ１ｐ（反転入力端子Ｔ
１ｍ）に接続されると共に、他端は、スイッチＳＷ２ｐ
（ＳＷ２ｍ）を介して、スイッチトキャパシタ回路１の
入力端子ＴＩＮｍ（ＴＩＮｐ）に接続されている。ま
た、当該スイッチＳＷ２ｐ（ＳＷ２ｍ）は、基準電圧Ｖ
ＣＭＩＮが印加される電源端子ＴＰ３と入力端子ＴＩＮ
ｍ（ＴＩＮｐ）との一方をクロック信号φ２に応じて選
択し、入力キャパシタＣｓｐ（Ｃｓｍ）に接続する。

【００６１】上記構成では、サンプリングフェーズにお
いて、各スイッチＳＷ１ｐ・ＳＷ１ｍ〜ＳＷ４ｐ・ＳＷ
４ｍは、図２に示す状態となる。この状態では、スイッ
チＳＷ１ｐ・ＳＷ１ｍが導通しているので、差動増幅器
ＡＭＰ１の両入力端子Ｔ１ｐ・Ｔ１ｍには、基準電圧Ｖ
ＣＭＩが印加されると共に、例えば、漏れ電流などによ
って、両入力端子Ｔ１ｐ・Ｔ１ｍに蓄積された電荷が放
出され、両入力端子Ｔ１ｐ・Ｔ１ｍがリセットされる。

【００６２】さらに、この状態では、スイッチＳＷ３ｐ
・ＳＷ３ｍが電源端子ＴＰ１側を選択しているので、各
積分キャパシタＣｆｐ・Ｃｆｍの両端には、互いに同じ
レベルの基準電圧ＶＣＭＩ・ＶＣＭＯが印加され、それ
ぞれに蓄積された電荷が放出される。

【００６３】また、この状態では、スイッチＳＷ１ｐ・
ＳＷ１ｍが導通すると共に、スイッチＳＷ２ｐ・ＳＷ２
ｍが入力端子ＴＩＮｍ・ＴＩＮｐ側を選択しているの
で、入力キャパシタＣｓｐには、反転入力信号ＶＩＮＭ
と基準電圧ＶＣＭＩとの差に応じた電荷が蓄積され、入
力キャパシタＣｓｍには、非反転入力信号ＶＩＮＰと基
準電圧ＶＣＭＩとの差に応じた電荷が蓄積される。な
お、サンプリングフェーズでは、スイッチＳＷ４ｐ・Ｓ
Ｗ４ｍが導通している。

【００６４】サンプリングフェーズの終了時に、スイッ
チＳＷ１ｐ・ＳＷ１ｍが遮断され、続いて、スイッチＳ
Ｗ４ｐ・ＳＷ４ｍが遮断される。さらに、スイッチＳＷ
３ｐ・ＳＷ３ｍ・ＳＷ２ｐ・ＳＷ２ｍがサンプリングフ
ェーズとは逆の方を選択する。これにより、サンプリン
グフェーズが終了し、ホールドフェーズとなる。

【００６５】ここで、スイッチＳＷ３ｐ・ＳＷ３ｍ・Ｓ
Ｗ２ｐ・ＳＷ２ｍの切り換え時には、両入力端子Ｔ１ｐ
・Ｔ１ｍの電荷が保存されるので、両入力端子Ｔ１ｐ・
Ｔ１ｍへの寄生容量を無視して算出すると、スイッチト
キャパシタ回路１の各端子ＴＩＮｐ、ＴＯＵＴｐ、ＴＩ
ＮｍおよびＴＯＵＴｍの電圧ＶＩＮＰ、ＶＯＵＴＰ、Ｖ
ＩＮＭおよびＶＯＵＴＭは、各基準電圧（コモンモード
電圧）ＶＣＭＩＮ＝ＶＣＭＩ＝ＶＣＭＯ＝０とすると、
以下の式（１）および（２）に示すように、 ＶＩＮＰ・Ｃｓｍ ＝ Ｃｆｍ・ＶＯＵＴＰ …（１） ＶＩＮＭ・Ｃｓｐ ＝ Ｃｆｐ・ＶＯＵＴＭ …（２） となり、両入力キャパシタＣｓｐ・Ｃｓｍの容量が同じ
値（Ｃｓ）であり、両積分キャパシタＣｆｐ・Ｃｆｍの
容量が同じ値（Ｃｆ）とすると、以下の式（３）に示す
ように、 Ｃｓ・（ＶＩＮＰ−ＶＩＮＭ）＝Ｃｆ・（ＶＯＵＴＰ−ＶＯＵＴＭ）…（３） となる。したがって、両入力端子Ｔ１ｐ・Ｔ１ｍへの寄
生容量を無視して算出すると、スイッチトキャパシタ回
路１は、差動信号の演算処理（この場合は、サンプルホ
ールド処理）できる。

【００６６】さらに、本実施形態では、寄生容量が存在
しても、スイッチトキャパシタ回路１の演算に誤差がで
ないように、スイッチトキャパシタ回路１を構成する各
部材や配線を配置している。

【００６７】具体的には、図１に示すように、本実施形
態に係るスイッチトキャパシタ回路１を集積する際、差
動増幅器ＡＭＰ１が形成される領域Ａ１の両側に、キャ
パシタが形成される領域Ａ２１・Ａ２２が配され、これ
らの領域Ａ２１・Ａ１・Ａ２２の両側に、スイッチが形
成される領域Ａ３１・Ａ３２が配されている。さらに、
これらの領域Ａ３１・Ａ２１・Ａ１・Ａ２２・Ａ３２の
両側には、クロック信号の配線が形成される領域Ａ４１
・Ａ４２が設けられている。

【００６８】本実施形態では、上記領域Ａ２１に差動増
幅器ＡＭＰ１の反転入力端子Ｔ１ｍに関連して設けられ
たキャパシタＣｓｍ・Ｃｆｍが設けられており、領域Ａ
２２に、非反転入力端子Ｔ１ｐに関連して設けられたキ
ャパシタＣｓｐ・Ｃｆｐが形成されている。また、差動
増幅器ＡＭＰ１を基準に領域Ａ２１側の領域Ａ３１に
は、スイッチＳＷ２ｍ・ＳＷ３ｍ・ＳＷ４ｍが形成され
ており、領域Ａ２２側の領域Ａ３２には、スイッチＳＷ
２ｐ・ＳＷ３ｐ・ＳＷ４ｐが形成されている。

【００６９】上記構成では、非反転入力端子Ｔ１ｐ側の
部材Ｃｓｐ・Ｃｆｐ・ＳＷ２ｐ・ＳＷ３ｐ・ＳＷ４ｐ
と、反転入力端子Ｔ１ｍ側の部材Ｃｓｍ・Ｃｆｍ・ＳＷ
２ｍ・ＳＷ３ｍ・ＳＷ４ｍとが、差動増幅器ＡＭＰ１か
ら見て反対側に配されているので、両入力端子Ｔ１ｐ・
Ｔ１ｍに関連する部材を同じ側に配する構成に比べて、
各部材を接続する配線間の交差を防止できる。

【００７０】加えて、本実施形態では、図２に示すよう
に、非反転入力端子Ｔ１ｐをリセットするためのスイッ
チＳＷ１ｐが、２つの互いに並列に接続されたスイッチ
ＳＷ１１ｐ・ＳＷ１２ｐから構成されており、スイッチ
ＳＷ１１ｐが上記領域Ａ３１に、スイッチＳＷ１２ｐが
領域Ａ３２に、それぞれ形成されている。同様に、スイ
ッチＳＷ１ｍも、領域Ａ３１のスイッチＳＷ１１ｍと、
領域Ａ３２のスイッチＳＷ１２ｍから構成されている。

【００７１】さらに、上記両スイッチＳＷ１１ｍ・ＳＷ
１２ｐは、差動増幅器ＡＭＰ１を中心に互いに線対称と
なる位置に配されており、同様に、上記両ＳＷ１１ｐ・
ＳＷ１２ｍも互いに線対称に配されている。また、スイ
ッチＳＷ１１ｐから非反転入力端子Ｔ１ｐまでの配線Ｌ
１１ｐは、スイッチＳＷ１１ｍから反転入力端子Ｔ１ｍ
までの配線Ｌ１１ｍと並行して配置されている。同様
に、スイッチＳＷ１２ｐから非反転入力端子Ｔ１ｐまで
の配線Ｌ１２ｐと、スイッチＳＷ１２ｍから反転入力端
子Ｔ１ｍまでの配線Ｌ１２ｍとも互いに並行して配置さ
れている。

【００７２】また、本実施形態では、上記配線Ｌ１１ｍ
・Ｌ１１ｐ（またはＬ１２ｍ・Ｌ１２ｐ）は、平行かつ
近接して配置されている。一例として、上記両配線Ｌ１
１ｍ・Ｌ１１ｐ（またはＬ１２ｍ・Ｌ１２ｐ）の間の距
離は、０．２μｍ〜１００μｍ程度に設定されている。

【００７３】さらに、本実施形態に係るスイッチトキャ
パシタ回路１は、複数のスイッチトキャパシタ回路１
を、上記中心軸Ｘに沿った方向に、多段縦続して接続で
きるように構成されており、キャパシタの領域Ａ２１
（Ａ２２）から出力端子ＴＯＵＴｐ（ＴＯＵＴｍ）を介
して次段側への信号線は、次段側に、上記領域Ａ２１
（Ａ２２）から入力端子ＴＩＮｐ（ＴＩＮｍ）を介して
前段側への信号線ＳＬ１ｐ（ＳＬ１ｍ）は、前段側に、
それぞれ延設されている。

【００７４】ここで、２つに分離されているか否かに拘
らず、差動増幅器ＡＭＰ１の両入力端子Ｔ１ｐ・Ｔ１ｍ
をリセットするスイッチＳＷ１ｐ・ＳＷ１ｍを、中心軸
Ｘを挟んで差動増幅器ＡＭＰ１の両側に設けると、上記
次段側または前段側に接続される信号線の少なくとも一
方（この例では、信号線ＳＬ１ｐおよびＳＬ１ｍ）は、
スイッチＳＷ１ｐと非反転入力端子Ｔ１ｐとの間の配線
およびスイッチＳＷ１ｍと反転入力端子Ｔ１ｍとの間の
配線の少なくとも一方に交差して、交差点に寄生容量が
生成される。

【００７５】ところが、本実施形態では、上述したよう
に、中心軸Ｘを挟むように、スイッチＳＷ１ｐ・ＳＷ１
ｍが差動増幅器ＡＭＰ１の両側に設けられており、さら
に、上記次段側または前段側に接続される信号線の少な
くとも一方（この例では、信号線ＳＬ１ｐおよびＳＬ１
ｍ）は、非反転入力端子Ｔ１ｐに接続される配線Ｌ１１
ｐまたはＬ１２ｐと、反転入力端子に接続される配線Ｌ
１１ｍ・Ｌ１２ｍとの双方に交差している。

【００７６】上記構成では、信号線ＳＬ１ｐと配線Ｌ１
１ｐおよび配線Ｌ１１ｍとの交差によって、それぞれ寄
生容量Ｃ１１１ｐ・Ｃ１１１ｍが形成される。また、信
号線ＳＬ１ｍと配線Ｌ１２ｐおよび配線Ｌ１２ｍとの交
差によって、それぞれ寄生容量Ｃ１１２ｐ・Ｃ１１２ｍ
が形成される。したがって、図２に示す回路図は、これ
らの寄生容量も記載すると、図４に示すようになる。

【００７７】ここで、本実施形態では、配線Ｌ１１ｐお
よびＬ１１ｍを互いに並列に配置しているので、信号線
ＳＬ１ｐおよび配線Ｌ１１ｐの間の寄生容量Ｃ１１１ｐ
と、信号線ＳＬ１ｐおよび配線Ｌ１１ｍの間の寄生容量
Ｃ１１１ｍとは、同容量になる。この結果、信号線ＳＬ
１ｐを伝送される信号（ＶＩＮＰ）が、配線Ｌ１１ｐを
介して、差動増幅器ＡＭＰ１の非反転入力端子Ｔ１ｐへ
与える影響と、配線Ｌ１１ｍを介して、差動増幅器ＡＭ
Ｐ１の反転入力端子Ｔ１ｍへ与える影響とは、互いに等
しくなる。同様に、寄生容量Ｃ１１２ｐおよび寄生容量
Ｃ１１２ｍとは、同容量になり、信号線ＳＬ１ｍを伝送
される信号（ＶＩＮＭ）が両入力端子Ｔ１ｐ・Ｔ１ｍへ
与える影響は互いに等しくなる。

【００７８】具体的には、上記寄生容量を考慮すると、
上述の式（１）および（２）は、以下の式（４）および
式（５）に示すように、 C111m ・VINP + C112m・VINM + Csm・VINP = Cfm・VOUTP + C111m ・VINP2 + C112m・VINM2 …（４） C111p ・VINP + C112p・VINM + Csp・VINM = Cfp・VOUTM + C111p ・VINP2 + C112p ・VINM2 …（５） となる。なお、上記式（４）・式（５）において、ＶＩ
ＮＰ２およびＶＩＮＭ２は、スイッチＳＷ１ｐおよびＳ
Ｗ１ｍが遮断された後のホールドフェーズにおける入力
端子ＴＩＮｐおよびＴＩＮｍの電圧である。

【００７９】ここで、上述したように、寄生容量Ｃ１１
１ｐおよびＣ１１１ｍは、互いに同じ容量であり、寄生
容量Ｃ１１２ｐおよびＣ１１２ｍも同じ容量である。し
たがって、上式（４）から式（５）を引いて、スイッチ
トキャパシタ回路１の入出力の関係式を導出すると、以
下の式（６）に示すように、 Ｃｓ・（ＶＩＮＰ−ＶＩＮＭ）＝Ｃｆ・（ＶＯＵＴＰ−ＶＯＵＴＭ）…（６） となり、上記寄生容量が演算結果（差動信号演算）に影
響を与えなくなる。

【００８０】なお、上記では、信号線ＳＬ１ｐ・ＳＬ１
ｍの場合を例にして説明したが、例えば、スイッチトキ
ャパシタ回路１の両出力端子ＴＯＵＴｐ・ＴＯＵＴｍに
接続される信号線など、他の信号線であっても、本実施
形態では、両配線Ｌ１１ｐ・Ｌ１１ｍの一方に電気的に
接続されずに交差する場合、当該信号線を他方にも交差
するように配置している。同様に、両配線Ｌ１２ｐ・Ｌ
１２ｍの一方に交差する信号線は、他方にも交差するよ
うに配置されている。これにより、交差によって、差動
増幅器ＡＭＰ１の両入力端子Ｔ１ｐ・Ｔ１ｍの一方に付
加される寄生容量は、他方に付加される寄生容量と同じ
になる。この結果、上述と同様に、寄生容量に起因する
演算誤差を抑制できる。

【００８１】また、本実施形態では、例えば、キャパシ
タの領域Ａ２１に配されたキャパシタＣｆｍと配線Ｌ１
１ｐとを接続する配線ＳＬ２１ｐのように、両配線Ｌ１
１ｐ・Ｌ１１ｍの一方と電気的に接続された信号線であ
っても、他方に交差するように配置されている。さら
に、本実施形態では、スイッチＳＷ１１ｐへの配線Ｌ１
１ｐと、スイッチＳＷ１２ｍへの配線Ｌ１２ｍとが、中
心軸Ｘを中心に線対称に配置されている。さらに、キャ
パシタＣｆｐなど、非反転入力端子Ｔ１ｐに関連して設
けられ、中心軸Ｘの一方側に設けられた部材と、例え
ば、キャパシタＣｆｍなど、当該部材と同じ機能を有
し、中心軸Ｘの他方側に設けられ、しかも、反転入力端
子Ｔ１ｍに関連して設けられた部材とが、上記中心軸Ｘ
に互いに線対称に配置されている。また、中心軸Ｘの一
方側の各部材に各配線Ｌ１１ｐ・Ｌ１１ｍを接続する配
線は、中心軸Ｘの他方側の各部材に各配線Ｌ１２ｍ・Ｌ
１２ｐを接続する配線と、中心軸Ｘを中心にして線対称
に配置されている。これらの結果、上記各配線Ｌ１１ｐ
〜Ｌ１２ｍのいずれかに電気的に接続される信号線であ
っても、差動増幅器ＡＭＰ１の両入力端子Ｔ１ｐ・Ｔ１
ｍへ与える影響を互いに同じにでき、差動増幅器ＡＭＰ
１での演算によって、当該信号線からの干渉を相殺でき
る。

【００８２】加えて、本実施形態では、配線Ｌ１１ｐお
よびＬ１１ｍが平行かつ近接（例えば、０．３５μｍル
ールの場合で、０．２μｍ〜１００μｍなど）して配置
されている。また、配線Ｌ１２ｐ・Ｌ１２ｍも平行かつ
近接して配されている。したがって、それぞれが近接し
ていない場合に比べて、それぞれへ混入する放射ノイズ
などの影響を揃えることができる。また、材質の不均一
などや、形状（例えば、配線幅など）のバラツキに起因
する寄生容量のバラツキを抑制できる。また、それぞれ
が平行に配されているので、平行でない場合に比べて、
形状（例えば、配線幅など）のバラツキに起因する寄生
容量のバラツキを抑えることができる。

【００８３】また、本実施形態では、差動増幅器ＡＭＰ
１の非反転入力端子Ｔ１ｐをリセットするためのアナロ
グスイッチ（ＳＷ１ｐ）をスイッチＳＷ１１ｐ・ＳＷ１
２ｐの２つに分割し、差動増幅器ＡＭＰ１の両側に配さ
れた領域Ａ３１・Ａ３２のそれぞれに配置している。同
様に、反転入力端子Ｔ１ｍをリセットするスイッチＳＷ
１ｍも２つのスイッチＳＷ１１ｍ・ＳＷ１２ｍに分割
し、それぞれ領域Ａ３１・Ａ３２に配されている。した
がって、領域Ａ３１・Ａ３２の一方に、スイッチＳＷ１
ｐを配し、他方にスイッチＳＷ１ｍを配する場合に比べ
て、スイッチＳＷ１１ｐ・ＳＷ１１ｍ間の距離を短縮で
きる。したがって、各スイッチの導通／遮断を制御する
クロック信号φ１〜φ４…から、上記スイッチＳＷ１１
ｐ・ＳＷ１１ｍを介して、上記両入力端子Ｔ１ｐ・Ｔ１
ｍへ、それぞれ混入するノイズ（例えば、チャージイン
ジェクションやクロックフィールドスルーなど）を、互
いに等しくすることができる。同様に、スイッチＳＷ１
２ｐ・ＳＷ１２ｍを介して上記両入力端子Ｔ１ｐ・Ｔ１
ｍへ、それぞれ混入するノイズも互いに等しくなる。こ
れらの結果、差動増幅器ＡＭＰ１での差動演算によって
これらのノイズが互いに相殺され、スイッチトキャパシ
タ回路１の演算誤差を低減できる。

【００８４】特に、本実施形態では、領域Ａ３１に配さ
れるスイッチＳＷ１１ｐ・ＳＷ１１ｍを、例えば、拡散
領域を重ねて配置するなどして近接して配置すると共
に、領域Ａ３２に配されるスイッチＳＷ１２ｐ・ＳＷ１
２ｍを近接して配している。また、拡散領域を重ねて配
置しない場合でも、０．１μｍ〜２０μｍ程度の範囲に
近接して配置する。これにより、スイッチＳＷ１１ｐ・
ＳＷ１１ｍ同士のマッチング精度およびスイッチＳＷ１
２ｐ・ＳＷ１２ｍ同士のマッチング精度を向上でき、ス
イッチトキャパシタ回路１の演算誤差を低減できる。

【００８５】加えて、本実施形態に係るスイッチトキャ
パシタ回路１では、配線Ｌ１１ｐ・Ｌ１１ｍを挟むよう
に、例えば、接地電位など、安定な電位が印加されるガ
ードラインＬｇ３１・Ｌｇ３１を配置している。同様
に、配線Ｌ１２ｐ・Ｌ１２ｍを挟むように、ガードライ
ンＬｇ３２・Ｌｇ３２が配されている。これにより、ハ
イインピーダンスとなり、しかも、ノイズが混入する
と、スイッチトキャパシタ回路１の演算結果に影響を及
ぼしやすい配線Ｌ１１ｐ〜Ｌ１２ｍを、ノイズから保護
でき、スイッチトキャパシタ回路１の演算誤差を低減で
きる。

【００８６】なお、図１では、配線Ｌ１１ｐまたはＬ１
２ｐから非反転入力端子Ｔ１ｐに配線が引き込まれ、配
線Ｌ１１ｍまたはＬ１２ｍから反転入力端子Ｔ１ｍに配
線が引き込まれるように図示しているが、例えば、差動
増幅器ＡＭＰ１の差動入力対（図３のトランジスタＭ１
・Ｍ２）をコモンセントロイドに配置し、両トランジス
タＭ１・Ｍ２の境界が、配線Ｌ１１ｍ（またはＬ１２
ｍ）と配線Ｌ１１ｐ（またはＬ１２ｐ）の間にくるよう
に、各部材を配置することで、配線を引き込むことな
く、各入力端子Ｔ１ｐ（Ｔ１ｍ）を配線Ｌ１１ｐ・Ｌ１
２ｐ（Ｌ１１ｍ・Ｌ１２ｍ）に接続できる。

【００８７】また、その際、トランジスタＭ１（Ｍ２）
を、それぞれ、互いに並列な２つのトランジスタＭ１１
・Ｍ１２（Ｍ２１・Ｍ２２）によって形成し、差動増幅
器ＡＭＰ１の中心軸Ｘ（中心軸が複数ある場合は、配線
Ｌ１１ｍに垂直な軸）を基準に、トランジスタＭ１１・
Ｍ２１を線対称に、トランジスタＭ２２・Ｍ１２を線対
称に配置してもよい。これにより、トランジスタＭ１１
・Ｍ１２の間、すなわち、トランジスタＭ２１・Ｍ２２
の間の領域で、配線Ｌ１１ｐから配線Ｌ１２ｐまでの配
線と、配線Ｌ１１ｍから配線Ｌ１２ｍまでの配線とを交
差して、入れ換えることができる。

【００８８】なお、上記では、配線Ｌ１１ｐ・Ｌ１２ｐ
の全域、すなわち、非反転入力端子Ｔ１ｐからスイッチ
ＳＷ１１ｐの直前までに渡って並列配置し、配線Ｌ１１
ｍ・Ｌ１２ｍの全域に渡って並列配置する場合を例にし
て説明したが、例えば、各端子ＴＩＮｐ、ＴＩＮｍ、Ｔ
ＯＵＴｐあるいはＴＯＵＴｍへの信号線など、ノイズと
なる信号線が交差するまで、または、交差点近傍（１０
μｍ程度）まで、並列配置していれば、略同様の効果が
得られる。ただし、本実施形態のように、できるだけ長
く、全域に渡って並列配置する方が、スイッチトキャパ
シタ回路１の演算精度をより向上できる。

【００８９】また、上記では、オフセット補償しない場
合を例にして説明したが、オフセット補償する場合であ
っても、スイッチＳＷ１ｐ・ＳＷ１ｍ、両スイッチＳＷ
１ｐ・ＳＷ１ｍへの配線Ｌ１１ｐ〜Ｌ１２ｍ、および、
各配線に交差する信号線を本実施形態と同様に配置する
ことで、同様の効果が得られる。

【００９０】より詳細には、本変形例に係るスイッチト
キャパシタ回路１ａは、図２と略同様の構成であるが、
非反転入力端子Ｔ１ｐをリセットするスイッチＳＷ１ｐ
は、当該非反転入力端子Ｔ１ｐと反転出力端子Ｔ２ｍと
の間に設けられており、反転入力端子Ｔ１ｍをリセット
するスイッチＳＷ１ｍは、当該反転入力端子Ｔ１ｍと非
反転出力端子Ｔ２ｐとの間に設けられている。また、ス
イッチＳＷ４ｐ・ＳＷ４ｍおよび電源端子ＴＰ２は、削
除されている。

【００９１】上記構成では、サンプリングフェーズにお
いて、各スイッチＳＷ１ｐ・ＳＷ１ｍ〜ＳＷ３ｐ・ＳＷ
３ｍは、図５に示す状態となる。この状態では、スイッ
チＳＷ１ｐ・ＳＷ１ｍがそれぞれ導通している。したが
って、差動増幅器ＡＭＰ１の非反転入力端子Ｔ１ｐに蓄
積された電荷は、反転出力端子Ｔ２ｍを介して放出さ
れ、当該端子Ｔ１ｐの電位は、上記入出力端子Ｔ１ｐ・
Ｔ２ｍを短絡した場合の電圧Ｖｘｐにリセットされる。
同様に、反転入力端子Ｔ１ｍに蓄積された電荷は、非反
転出力端子Ｔ２ｐを介して放出され、当該端子Ｔ１ｍの
電位は、上記入出力端子Ｔ１ｍ・Ｔ２ｐを短絡した場合
の電圧Ｖｘｍにリセットされる。

【００９２】ここで、入出力端子Ｔ１ｐおよびＴ２ｍが
短絡され、入出力端子Ｔ１ｍおよびＴ２ｐが短絡されて
いる。したがって、上記各電圧ＶｘｐおよびＶｘｍは、
差動増幅器ＡＭＰ１の各出力端子Ｔ１ｍおよびＴ１ｐに
現れるオフセット電圧を、それぞれＶｏｆｓｐおよびＶ
ｏｆｓｍ、ゲインをＡとしたとき、以下の式（７）およ
び（８）に示すように、 Ｖｘｐ＝Ａ／（Ａ＋１）・Ｖｏｆｓｐ …（７） Ｖｘｍ＝Ａ／（Ａ＋１）・Ｖｏｆｓｍ …（８） である。

【００９３】さらに、この状態では、スイッチＳＷ２ｐ
がスイッチトキャパシタ回路１ａの反転入力端子ＴＩＮ
ｍ側を選択し、スイッチＳＷ３ｐが基準電圧ＶＣＭＯ側
を選択している。したがって、入力キャパシタＣｓｐに
は、入力電圧ＶＩＮＭと、上記電圧Ｖｘｐに応じた電荷
が蓄積され、積分キャパシタＣｆｐには、上記電圧Ｖｘ
ｐと基準電圧ＶＣＭＯとの差に応じた電荷が蓄積され
る。同様に、スイッチＳＷ２ｍがスイッチトキャパシタ
回路１ａの非反転入力端子ＴＩＮｐ側を選択し、スイッ
チＳＷ３ｍが基準電圧ＶＣＭＯ側を選択しているので、
入力キャパシタＣｓｍには、入力電圧ＶＩＮＰと、上記
電圧Ｖｘｍに応じた電荷が蓄積され、積分キャパシタＣ
ｆｍには、上記電圧Ｖｘｍと基準電圧ＶＣＭＯとの差に
応じた電荷が蓄積される。

【００９４】サンプリングフェーズの終了時に、スイッ
チＳＷ１ｐ・ＳＷ１ｍが遮断される。さらに、スイッチ
ＳＷ３ｐ・ＳＷ３ｍ・ＳＷ２ｐ・ＳＷ２ｍがサンプリン
グフェーズとは逆の方を選択する。これにより、サンプ
リングフェーズが終了し、ホールドフェーズとなる。

【００９５】ここで、スイッチＳＷ３ｐ・ＳＷ３ｍ・Ｓ
Ｗ２ｐ・ＳＷ２ｍの切り換え時には、スイッチＳＷ１ｐ
・ＳＷ１ｍが遮断されているので、両入力端子Ｔ１ｐ・
Ｔ１ｍの電荷が保存される。

【００９６】したがって、サンプリングフェーズおよび
ホールドフェーズにおいて、上記両キャパシタＣｓｐ・
Ｃｆｐに蓄積される電荷Ｑは、以下の式（９）および
（10）に示すように、 Ｑ＝Ｃｓｐ・（ＶＩＮＭ−Ｖｘｐ）＋Ｃｆｐ・（−Ｖｘｐ） …（９） Ｑ＝Ｃｓｐ・（−Ｖｘ２ｐ）＋Ｃｆｍ・（ＶＯＵＴＰ−Ｖｘ２ｐ） …（10） となる。なお、上式（10）のＶｘ２ｐは、ホールドフェ
ーズにおける非反転入力端子Ｔ１ｐの入力電圧であり、
以下の式（11）に示すように、 −Ａ・（Ｖｘ２ｐ−Ｖｏｆｓｐ）＝ＶＯＵＴＭ …（11） である。

【００９７】さらに、差動増幅器ＡＭＰ１のゲインＡが
十分大きいとして、上記式（７）・式（９）〜式（11）
をまとめると、スイッチトキャパシタ回路１ａの入出力
電圧ＶＩＮＭおよびＶＯＵＴＭは、以下の式（12）に示
すように、両入力端子Ｔ１ｐ・Ｔ１ｍに付加される寄生
容量を無視して算出した場合、 ＶＯＵＴＭ ＝ （Ｃｓｐ／Ｃｆｐ）・ＶＩＮＭ …（12） となる。

【００９８】同様に、差動増幅器ＡＭＰ１のゲインＡが
十分大きいとすると、スイッチＳＷ１の入出力電圧ＶＩ
ＮＰおよびＶＯＵＴＰは、以下の式(13)に示すように、
上記両寄生容量を無視して算出した場合、 ＶＯＵＴＰ ＝ （Ｃｓｍ／Ｃｆｍ）・ＶＩＮＰ …（13） となる。

【００９９】この結果、スイッチトキャパシタ回路１ａ
の入出力電圧は、以下の式（14）に示すように、 Ｃｓ・（ＶＩＮＰ−ＶＩＮＭ）＝Ｃｆ・（ＶＯＵＴＰ−ＶＯＵＴＭ）…（14） となり、差動増幅器ＡＭＰ１にオフセット電圧Ｖｏｆｓ
ｐ・Ｖｏｆｓｍが発生する場合であっても、両入力端子
Ｔ１ｐ・Ｔ１ｍに付加される寄生容量を無視すると、ス
イッチトキャパシタ回路１ａは、これらのオフセット電
圧の影響を補償した正しい値を出力できる。

【０１００】この場合でも、図１と同様に、両入力端子
Ｔ１ｐ・Ｔ１ｍをリセットするスイッチＳＷ１１ｐ〜Ｓ
Ｗ１２ｍ、それぞれへの配線Ｌ１１ｐ〜Ｌ１２ｍ、およ
び、各配線に交差する信号線ＳＬ１ｐ・ＳＬ１ｍなど
を、本実施形態と同様に配置することで、同様の効果が
得られる。

【０１０１】〔第２の実施形態〕上記第１の実施形態で
は、差動入力／差動出力型のスイッチトキャパシタ回路
１を例にして説明した。これに対して、本実施形態で
は、シングルエンド入力／シングルエンド出力のスイッ
チトキャパシタ回路について、図６ないし図８を参照し
て説明する。

【０１０２】すなわち、本実施形態に係るスイッチトキ
ャパシタ回路１１は、オフセット補償するスイッチトキ
ャパシタ回路であって、図６に示すように、図５のスイ
ッチトキャパシタ回路１ａと略同様の構成を備えてい
る。ただし、本実施形態に係るスイッチトキャパシタ回
路１１は、シングルエンド入出力なので、入力端子ＴＩ
Ｎｍおよび出力端子ＴＯＵＴｍが省略されている。ま
た、入力端子ＴＩＮｐの代わりに入力端子ＴＩＮが設け
られ、出力端子ＴＯＵＴｐに代えて、出力端子ＴＯＵＴ
が設けられている。なお、スイッチトキャパシタ回路１
１では、電源端子ＴＰ１・ＴＰ３も省略され、これらに
接続されていた部材は接地されている。

【０１０３】さらに、スイッチトキャパシタ回路１１で
は、図５に示す差動増幅器ＡＭＰ１に代えて、差動入力
かつシングルエンド出力の差動増幅器ＡＭＰ２が設けら
れている。上記差動増幅器ＡＭＰ２は、例えば、図７に
示すように、図３と略同様に接続されたトランジスタＭ
０〜Ｍ５を備えている。ただし、差動増幅器ＡＭＰ２
は、シングルエンド出力なので、トランジスタＭ３およ
びＭ１の接続点のみが出力端子Ｔ２に接続されている。
また、両トランジスタＭ３・Ｍ４のゲートには、ゲート
に予め定められたバイアス電圧ＶＢｐが印加される代わ
りに、トランジスタＭ４のドレインが接続されている。
これにより、差動増幅器ＡＭＰ２は、非反転入力端子Ｔ
１ｐと反転入力端子Ｔ１ｍとの電位差に応じたレベルの
出力信号を出力端子Ｔ２から出力できる。

【０１０４】さらに、本実施形態では、スイッチＳＷ１
ｍは、反転入力端子Ｔ１ｍと出力端子Ｔ２との間に設け
られており、スイッチＳＷ３ｍの３つの端子のうち、積
分キャパシタＣｆｍ以外に接続された端子の一方は、差
動増幅器ＡＭＰ２の出力端子ＴＯＵＴに接続され、他方
は、接地されている。また、スイッチＳＷ２ｍの３つの
端子のうち、入力キャパシタＣｓｍ以外に接続された端
子の一方は、スイッチトキャパシタ回路１１の入力端子
ＴＩＮに接続され、他方は、接地されている。

【０１０５】一方、差動増幅器ＡＭＰ２の非反転入力端
子Ｔ１ｐは、スイッチＳＷ１ｐを介して接地されてお
り、スイッチＳＷ３ｐの３つの端子のうち、積分キャパ
シタＣｆｐ以外に接続された両端子は、それぞれ接地さ
れている。また、また、スイッチＳＷ２ｐの３つの端子
のうち、入力キャパシタＣｓｐ以外に接続された両端子
は、それぞれ接地されている。

【０１０６】上記構成では、サンプリングフェーズにお
いて、各スイッチＳＷ１ｐ・ＳＷ１ｍ〜ＳＷ３ｐ・ＳＷ
３ｍは、図６に示す状態となる。この状態では、スイッ
チＳＷ１ｐが導通しているので、差動増幅器ＡＭＰ２の
非反転入力端子Ｔ１ｐが接地されると共に、当該端子Ｔ
１ｐに蓄積された電荷は、スイッチＳＷ１ｐの導通によ
って放出され、当該端子Ｔ１ｐがリセットされる。ま
た、スイッチＳＷ１ｍが導通しているので、差動増幅器
ＡＭＰ２の反転入力端子Ｔ１ｍに蓄積された電荷は、出
力端子Ｔ２を介して放出され、当該端子Ｔ１ｍの電位
は、上記入出力端子Ｔ１ｍ・Ｔ２を短絡した場合の電圧
Ｖｘにリセットされる。なお、入出力端子Ｔ１ｍ・Ｔ２
が短絡されているので、電圧Ｖｘは、差動増幅器ＡＭＰ
２のオフセット電圧をＶｏｆｓ、ゲインをＡとしたと
き、以下の式（15）に示すように、 Ｖｘ＝Ａ／（Ａ＋１）・Ｖｏｆｓ …（15） である。

【０１０７】さらに、この状態では、スイッチＳＷ２ｍ
がスイッチトキャパシタ回路１１の入力端子ＴＩＮ側を
選択し、スイッチＳＷ３ｍが接地側を選択しているの
で、入力キャパシタＣｓｍには、入力電圧ＶＩＮと上記
電圧Ｖｘとの差に応じた電荷が蓄積され、積分キャパシ
タＣｆｍには、上記電圧Ｖｘに応じた電荷が蓄積され
る。また、スイッチＳＷ２ｐおよびＳＷ３ｐは、接地側
を選択しており、スイッチＳＷ１ｐが導通しているの
で、入力キャパシタＣｓｐおよび積分キャパシタＣｆｐ
は、それぞれ、両端電位が一致し、電荷が蓄積されな
い。

【０１０８】サンプリングフェーズの終了時に、スイッ
チＳＷ１ｐ・ＳＷ１ｍが遮断される。さらに、スイッチ
ＳＷ３ｐ・ＳＷ３ｍ・ＳＷ２ｐ・ＳＷ２ｍがサンプリン
グフェーズとは逆の方を選択する。これにより、サンプ
リングフェーズが終了し、ホールドフェーズとなる。

【０１０９】ここで、スイッチＳＷ３ｐ・ＳＷ３ｍ・Ｓ
Ｗ２ｐ・ＳＷ２ｍの切り換え時には、スイッチＳＷ１ｐ
・ＳＷ１ｍが遮断されているので、両入力端子Ｔ１ｐ・
Ｔ１ｍの電荷が保存される。したがって、サンプリング
フェーズおよびホールドフェーズにおいて、上記両キャ
パシタＣｓｍ・Ｃｆｍに蓄積される電荷Ｑは、以下の式
（16）および（17）に示すように、 Ｑ ＝ Ｃｓｍ・（ＶＩＮ−Ｖｘ） ＋ Ｃｆｍ・（−Ｖｘ） …（16） Ｑ ＝ Ｃｓｍ・（−Ｖｘ２）＋Ｃｆｍ・（ＶＯＵＴ−Ｖｘ２） …（17） となる。なお、上式(16)および（17）において、Ｖｘお
よびＶｘ２は、それぞれ、サンプリングフェーズおよび
ホールドフェーズにおける反転入力端子Ｔ１ｍの入力電
圧であり、以下の式（18a)および（18b)に示すように、 Ｖｘ＝Ｖｏｆｓ …（18a) −Ａ・（Ｖｘ２−Ｖｏｆｓ）＝ＶＯＵＴ …（18b) である。

【０１１０】さらに、差動増幅器ＡＭＰ2 のゲインＡが
十分大きいとして、上記式（15）〜式（18）をまとめる
と、スイッチトキャパシタ回路１１の入出力電圧ＶＩ
Ｎ、ＶＯＵＴは、以下の式（19）に示すように、両入力
端子Ｔ１ｐ・Ｔ１ｍに付加される寄生容量を無視して算
出した場合、 ＶＯＵＴ ＝ （Ｃｓｍ／Ｃｆｍ）・ＶＩＮ …（19） となる。

【０１１１】さらに、本実施形態では、寄生容量が存在
しても、スイッチトキャパシタ回路１１の演算に誤差が
でないように、スイッチトキャパシタ回路１１を構成す
る各部材や配線を配置している。

【０１１２】すなわち、図８に示すように、図１と同様
に各領域Ａ１〜Ａ４２が配置されいる。また、差動増幅
器ＡＭＰ２の非反転入力端子Ｔ１ｐ（反転入力端子Ｔ１
ｍ）をリセットするスイッチＳＷ１ｐ（ＳＷ１ｍ）は、
図１と同様に、それぞれ２つの互いに並列に接続された
スイッチＳＷ１１ｐ・ＳＷ１２ｐ（スイッチＳＷ１１ｍ
・ＳＷ１２ｍ）から構成されている。さらに、これらの
スイッチＳＷ１１ｐ〜ＳＷ１２ｍと、それらに接続ある
いは交差される配線Ｌ１１ｐ〜Ｌ１２ｍおよび信号線Ｓ
Ｌ１ｐ〜ＳＬ２２ｍは、図１と同様に、配置されてい
る。

【０１１３】具体的には、本実施形態に係るスイッチト
キャパシタ回路１１でも、配線Ｌ１１ｐ・Ｌ１１ｍが並
列配置され、信号線ＳＬ１ｐが配線Ｌ１１ｐ・Ｌ１１ｍ
の双方に交差している。この結果、第１の実施形態と同
様に、信号線ＳＬ１ｐが、寄生容量Ｃ１１１ｐ・Ｃ１１
１ｍを介して、差動増幅器ＡＭＰ２の両入力端子Ｔ１ｐ
・Ｔ１ｍへに与える影響を同一傾向かつ同じ量にでき
る。この結果、差動増幅器ＡＭＰ２での差動演算によっ
て、当該信号線ＳＬ１ｐからの干渉を相殺できる。した
がって、干渉に起因する演算誤差を抑制できる。

【０１１４】また、差動増幅器ＡＭＰ２の両入力端子Ｔ
１ｐ・Ｔ１ｍをリセットするスイッチＳＷ１ｐ・ＳＷ１
ｍがそれぞれ２つに分割され、領域Ａ３１・Ａ３２に配
置されているので、分割しない場合に比べて、スイッチ
ＳＷ１１ｐ・ＳＷ１１ｍを近接配置できると共に、スイ
ッチＳＷ１２ｐ・ＳＷ１２ｍを近接配置できる。したが
って、クロック信号φ１〜φ４…から、上記スイッチＳ
Ｗ１１ｐ・ＳＷ１１ｍを介して、上記両入力端子Ｔ１ｐ
・Ｔ１ｍへ、それぞれ混入するノイズが略同じになる。
また、スイッチＳＷ１２ｐ・ＳＷ１２ｍを介するノイズ
も略同一になる。これらの結果、差動増幅器ＡＭＰ２で
の差動演算によって、これらのノイズが互いに相殺さ
れ、スイッチトキャパシタ回路１１の演算誤差を低減で
きる。加えて、スイッチＳＷ１１ｐ・ＳＷ１１ｍ、並び
に、ＳＷ１２ｐ・ＳＷ１２ｍがそれぞれ近接して配置さ
れているので、それぞれのマッチング精度を向上でき、
スイッチトキャパシタ回路１１の演算誤差を低減でき
る。

【０１１５】加えて、本実施形態では、各部材間の距離
や形成方法、あるいは、線対称配置などの配置方法も第
１の実施形態と略同様なので、第１の実施形態と同様
に、スイッチトキャパシタ回路１１の演算誤差を抑制で
きる。

【０１１６】なお、本実施形態では、入力電圧ＶＩＮの
入力時に差動増幅器ＡＭＰ２の入出力間を短絡すること
で、オフセット電圧Ｖｏｆｓを補償可能なスイッチトキ
ャパシタ回路１１について説明したが、オフセット補償
しない場合であっても、差動増幅器ＡＭＰ２の両入力端
子Ｔ１ｐ・Ｔ１ｍをリセットするスイッチＳＷ１ｐ・Ｓ
Ｗ１ｍ、両スイッチＳＷ１ｐ・ＳＷ１ｍへの配線Ｌ１１
ｐ〜Ｌ１２ｍ、および、各配線に交差する信号線を本実
施形態と同様に配置することで、スイッチトキャパシタ
回路１１の演算精度を向上できる。

【０１１７】また、上記第１および第２の実施形態で
は、差動入力・差動出力の場合、シングルエンド入力・
シングルエンド出力の場合を例にして説明したが、これ
に限るものではなく、シングルエンド入力・差動出力の
場合や、差動入力・シングルエンド出力の場合であって
も、スイッチＳＷ１ｐ・ＳＷ１ｍ、両スイッチＳＷ１ｐ
・ＳＷ１ｍへの配線Ｌ１１ｐ〜Ｌ１２ｍ、および、各配
線に交差する信号線を本実施形態と同様に配置すること
で、同様の効果が得られる。

【０１１８】〔第３の実施形態〕本実施形態に係るスイ
ッチトキャパシタ回路は、図２に示すスイッチトキャパ
シタ回路１の別のレイアウト配置である。本実施形態で
は、図９に示すように、スイッチトキャパシタ回路２１
の各部材が図１と略同様に配置されているが、図１とは
異なり、スイッチＳＷ１１ｐ〜ＳＷ１２ｍは、例えば、
ＣＭＯＳ０．３５μｍルールの場合で、５μｍ〜１００
μｍの程度など、キャパシタの領域Ａ２１（Ａ２２）よ
りも差動増幅器ＡＭＰ１の近く、または、同程度の距離
に配置されていると共に、信号線ＳＬ１ｐ・ＳＬ１ｍが
各配線Ｌ１１ｐ〜Ｌ１２ｍと交差しないように配置され
ている。

【０１１９】当該構成によれば、配線Ｌ１１ｐ〜Ｌ１２
ｍに交差する配線を減らすことができ、これらとの間の
寄生容量を削減できると共に、各配線Ｌ１１ｐ〜Ｌ１２
ｍと接地レベルとの間の寄生容量をも削減できる。この
結果、差動増幅器ＡＭＰ１の各入力端子Ｔ１ｐ・Ｔ１ｍ
の負荷容量を削減でき、スイッチトキャパシタ回路２１
の演算速度を向上できる。

【０１２０】さらに、スイッチＳＷ１１ｐ〜ＳＷ１２ｍ
を近づけることによって、信号伝送用の信号線が、配線
Ｌ１１ｐ〜Ｌ１２ｍに電気的に接続されずに交差するこ
とを防止できるので、当該信号線から、配線Ｌ１１ｐ〜
Ｌ１２ｍへの干渉が存在せず、スイッチトキャパシタ回
路２１の演算精度を向上できる。

【０１２１】また、差動増幅器ＡＭＰ１（より厳密に
は、両入力端子Ｔ１ｐ・Ｔ１ｍ）から各スイッチＳＷ１
１ｐないしＳＷ１２ｍまでの距離が、ＣＭＯＳ０．３５
μｍルールの場合で、５μｍ以上に設定されてるので、
クロック信号が、各スイッチＳＷ１１ｐないしＳＷ１２
ｍおよび基板を介して、差動増幅器ＡＭＰ１へ与える干
渉の程度を、演算精度が劣化しない程度に抑えながら、
スイッチトキャパシタ回路２１の演算速度を向上でき
る。

【０１２２】加えて、差動増幅器ＡＭＰ１とスイッチＳ
Ｗ１ｐ・ＳＷ１ｍとの距離、並びに、信号線ＳＬ１ｐ・
ＳＬ１ｍが各配線Ｌ１１ｐ〜Ｌ１２ｍに交差していない
点を除くと、図１と同様にレイアウトされているので、
マッチング精度の低下や非対称性に起因する演算誤差の
低下を防止できる。

【０１２３】なお、上記では、差動入力・差動出力の場
合を例にして説明したが、差動入力・シングルエンド出
力、シングルエンド入力・差動出力、あるいは、シング
ルエンド入出力の場合であっても、スイッチＳＷ１ｐ・
ＳＷ１ｍ、両スイッチＳＷ１ｐ・ＳＷ１ｍへの配線Ｌ１
１ｐ〜Ｌ１２ｍ、および、各配線に交差する信号線を本
実施形態と同様に配置することで、同様の効果が得られ
る。

【０１２４】〔第４の実施形態〕本実施形態では、他の
レイアウト方法として、差動増幅器ＡＭＰ１の両入力端
子Ｔ１ｐ・Ｔ１ｍに接続された配線へ、信号線が交差す
る場合、その反転信号が伝送される信号線も交差するよ
うにレイアウトすることで、信号線からの干渉を防止す
る構成について説明する。なお、当該構成は、図６に示
すように、シングルエンドの入出力の場合や、図示しな
いシングルエンド入力・差動入力、差動入力・シングル
エンド出力の場合にも適用できるが、以下では、一例と
して、第１の実施形態と同様、差動入力・差動出力のス
イッチトキャパシタ回路の場合について説明する。

【０１２５】すなわち、本実施形態に係るスイッチトキ
ャパシタ回路３１は、図１０に示すように、図２に示す
スイッチトキャパシタ回路１と略同様の回路構成である
が、スイッチＳＷ１ｐおよびＳＷ１ｍが、それぞれ１つ
のスイッチから構成されており、図１１に示すように、
一方のスイッチＳＷ１ｐ）が領域Ａ３２に形成され、他
方のスイッチＳＷ１ｍが領域Ａ３１に形成されている点
が異なっている。

【０１２６】また、これに伴い、図１に示す配線Ｌ１１
ｐ〜Ｌ１２ｍに代えて、スイッチＳＷ１ｐと差動増幅器
ＡＭＰ１の非反転入力端子Ｔ１ｐとを接続する配線Ｌ１
ｐと、スイッチＳＷ１ｍと差動増幅器ＡＭＰ１の反転入
力端子Ｔ１ｍとを接続する配線Ｌ１ｍとが設けられてい
る。

【０１２７】さらに、本実施形態に係る配線Ｌ１ｍに
は、非反転入力信号ＶＩＮＰが印加される信号線ＳＬ１
１ｐが交差するだけではなく、非反転入力信号ＶＩＮＰ
の反転信号としての反転入力ＶＩＮＭが印加される信号
線ＳＬ１１ｍも交差している。同様に、配線Ｌ１ｐに
は、反転入力信号ＶＩＮＭが印加される信号線ＳＬ１２
ｍが交差するだけではなく、反転入力信号ＶＩＮＭの反
転信号としての非反転入力信号ＶＩＮＰを伝送する信号
線ＳＬ１２ｐも交差している。

【０１２８】これらの信号線ＳＬ１１ｐ・ＳＬ１１ｍ
（あるいはＳＬ１２ｐ・ＳＬ１２ｍ）は、互いに近接し
て並列に配置されており、例えば、交差点近辺では、
０．２μｍ〜１００μｍ程度の距離をおいて配されてい
る。

【０１２９】当該構成によれば、配線Ｌ１ｍと信号線Ｓ
Ｌ１１ｐおよびＳＬ１１ｍとの間にそれぞれ形成される
寄生容量をＣ１１２ｍおよびＣ１１１ｍ、配線Ｌ１ｐ
と、信号線ＳＬ１２ｍおよびＳＬ１２ｐとの間に、それ
ぞれ形成される寄生容量をＣ１１２ｐおよびＣ１１１ｐ
とすると、図４と同じ回路図になり、上述の式（４）お
よび式（５）が成立する。また、各信号線ＳＬ１１ｐ・
ＳＬ１１ｍが互いに近接かつ並列に配されており、各信
号線ＳＬ１２ｍ・ＳＬ１２ｐが互いに近接かつ並列に配
されているので、寄生容量Ｃ１１２ｐおよびＣ１１１ｐ
の容量が略同様になり、寄生容量Ｃ１１２ｍおよびＣ１
１１ｍの容量も略同様になる。したがって、上述の式
（６）に示すように、寄生容量を考慮したとしても、差
動増幅器ＡＭＰ１の差動演算によって、両信号線ＳＬ１
２ｍ・ＳＬ１２ｐが配線Ｌ１ｐへ与える干渉は互いに相
殺され、両信号線ＳＬ１１ｐ・ＳＬ１１ｍが配線Ｌ１ｍ
へ与える干渉は互いに相殺される。この結果、信号線の
交差点での寄生容量に起因するスイッチトキャパシタ回
路３１の演算誤差を削減できる。

【０１３０】なお、本実施形態では、第１の実施形態と
異なり、差動増幅器ＡＭＰ１の非反転入力端子Ｔ１ｐを
リセットするスイッチＳＷ１ｐが、差動増幅器ＡＭＰ１
の一方側の領域Ａ３１のみに配置されており、反転入力
端子Ｔ１ｍをリセットするスイッチＳＷ１ｍが差動増幅
器ＡＭＰ１の他方側の領域Ａ３２に配置されているた
め、両スイッチＳＷ１ｐ・ＳＷ１ｍのマッチング精度
は、第１の実施形態に比べて、低下しやすい。したがっ
て、スイッチトキャパシタ回路の演算誤差のさらなる抑
制が求められる場合には、第１の実施形態のように、各
スイッチＳＷ１ｐ・ＳＷ１ｍを、それぞれ両側に配置す
る方が望ましい。

【０１３１】ところで、上記各実施形態では、スイッチ
トキャパシタ回路において、ハイインピーダンスとな
り、寄生容量による漏れが演算精度に直接影響を与える
ノードとして、差動増幅器ＡＭＰ１（ＡＭＰ２）の両入
力端子Ｔ１・Ｔ２を挙げ、これらのノードに交差する信
号線による演算誤差や、これらのノードをリセットする
ためのスイッチＳＷ１ｐ・ＳＷ１ｍ同士のマッチング精
度低下に起因する演算誤差を抑制可能な各部材の配置に
ついて説明したが、これに限るものではない。

【０１３２】例えば、図１２や図１３に示すスイッチト
キャパシタ回路４１・５１の配線Ｌ２ｐ・Ｌ２ｍのよう
に、上記両入力端子Ｔ１ｐ・Ｔ１ｍにキャパシタを介し
て接続されたノードであっても、スイッチトキャパシタ
回路が当該ノードでの電荷保存則を用いて演算処理する
場合は、当該ノードに付加される寄生容量による漏れが
スイッチトキャパシタ回路の演算精度に影響する。した
がって、上述の各実施形態のように、当該ノードと信号
線とを交差させたり、当該ノードをリセットするための
スイッチを配置することで、ある程度の効果が得られ
る。

【０１３３】具体的には、図１２に示すスイッチトキャ
パシタ回路４１は、図５に示すスイッチトキャパシタ回
路１ａと同様に、差動増幅器ＡＭＰ１のオフセット電圧
を補償可能な回路であるが、スイッチトキャパシタ回路
１ａとは異なり、入力キャパシタＣｓｐと非反転入力端
子Ｔ１ｐとの間、および、入力キャパシタＣｓｍと反転
入力端子Ｔ１ｍとの間に、差動増幅器ＡＭＰ１のオフセ
ット電圧に応じた電荷を保持するキャパシタＣｃｐ・Ｃ
ｃｍが設けられている。さらに、スイッチトキャパシタ
回路４１は、入力キャパシタＣｓｐとキャパシタＣｃｐ
との間のノード（配線Ｌ２ｐ）をリセットするスイッチ
ＳＷ５ｐと、入力キャパシタＣｓｍとキャパシタＣｃｍ
との間のノード（配線Ｌ２ｍ）をリセットするスイッチ
ＳＷ５ｍとを備えており、各スイッチＳＷ５ｐ・ＳＷ５
ｍが導通すると、電源端子ＴＰ２および各スイッチＳＷ
５ｐ・ＳＷ５ｍを介して、各ノードに、基準電圧ＶＣＭ
Ｉが印加される。

【０１３４】当該構成のスイッチトキャパシタ回路４１
では、サンプリングフェーズの間、図１２に示すよう
に、スイッチＳＷ１ｐ・ＳＷ１ｍ・ＳＷ５ｐ・ＳＷ５ｍ
が導通し、スイッチＳＷ２ｐ・ＳＷ２ｍがスイッチトキ
ャパシタ回路４１の入力端子ＴＩＮｐ・ＴＩＮｍ側を選
択する。また、スイッチＳＷ３ｐ・ＳＷ３ｍは、基準電
圧ＶＣＭＯが印加される電源端子ＴＰ１側を選択してい
る。

【０１３５】この状態では、図５に示すスイッチトキャ
パシタ回路１ａと同様、スイッチＳＷ１ｐが導通してい
るので、非反転入力端子Ｔ１ｐがリセットされ、非反転
入力端子Ｔ１ｐの電位Ｖｘｐは、差動増幅器ＡＭＰ１の
オフセット電圧Ｖｏｆｓｐに応じた値となる。さらに、
スイッチＳＷ５ｐが導通して基準電位ＶＣＭＩが印加さ
れるので、配線Ｌ２ｐがリセットされ、キャパシタＣｃ
ｐには、電位Ｖｘｐと基準電位ＶＣＭＩとの差に応じた
電荷が蓄積される。同様に、反転入力端子Ｔ１ｍおよび
配線Ｌ２ｍがリセットされると共に、反転入力端子Ｔ１
ｍの電位Ｖｘｍは、差動増幅器ＡＭＰ１のオフセット電
圧Ｖｏｆｓｍに応じた値となり、キャパシタＣｃｍに
は、電位Ｖｘｍと基準電位ＶＣＭＩとの差に応じた電荷
が蓄積される。なお、この状態では、スイッチＳＷ５ｐ
・ＳＷ５ｍが導通しているので、オフセット電圧の多寡
に拘らず、各入力キャパシタＣｓｐ・Ｃｓｍには、スイ
ッチトキャパシタ回路４１の入力電圧ＶＩＮＭ・ＶＩＮ
Ｐに応じた電荷が蓄積され、両積分キャパシタＣｆｐ・
Ｃｆｍに蓄積された電荷は、それぞれ放出される。

【０１３６】一方、スイッチＳＷ１ｐ・ＳＷ１ｍが遮断
された後、スイッチＳＷ５ｐ・ＳＷ５ｍが遮断される
と、サンプリングフェーズが終了する。この状態では、
各スイッチＳＷ１ｐ・ＳＷ１ｍ・ＳＷ５ｐ・ＳＷ５ｍが
遮断されているので、各配線Ｌ１ｐ・Ｌ１ｍ・Ｌ２ｐ・
Ｌ２ｍは、それぞれフローティングノードとなり、電荷
が保存される。さらに、スイッチＳＷ２ｐ・ＳＷ２ｍが
基準電圧ＶＣＭＩＮ側を選択し、スイッチＳＷ３ｐ・Ｓ
Ｗ３ｍがスイッチトキャパシタ回路４１の出力端子ＴＯ
ＵＴｍ・ＴＯＵＴｐ側を選択する。

【０１３７】この状態では、非反転入力端子Ｔ１ｐの電
位は、配線Ｌ２ｐの電位からオフセット電圧Ｖｏｆｓｐ
を減算した電位となる。同様に、反転入力端子Ｔ１ｍの
電位は、配線Ｌ２ｍの電位からオフセット電圧Ｖｏｆｓ
ｍを減算した電位となる。したがって、オフセットが補
償され、スイッチトキャパシタ回路４１の入出力電圧
は、寄生容量を無視すると、以下の式（20）に示すよう
に、 Ｃｓ・（ＶＩＮＰ−ＶＩＮＭ）＝Ｃｆ・（ＶＯＵＴＰ−ＶＯＵＴＭ）…（20） となる。

【０１３８】また、図１３に示すスイッチトキャパシタ
回路５１は、図１２に示すスイッチトキャパシタ回路４
１の構成であるが、スイッチトキャパシタ回路５１で
は、差動増幅器ＡＭＰ１の入力電圧ＶｉｐおよびＶｉｍ
のコモンモード電圧と、出力電圧Ｖｏｐ・Ｖｏｍのコモ
ンモード電圧とが互いに異なっている。これに伴い、本
変形例に係るスイッチトキャパシタ回路５１には、スイ
ッチＳＷ１ｐに代えて、キャパシタＣｃｆｐと、基準電
圧ＶＣＭＩ２が印加される電源端子ＴＰ４または非反転
入力端子Ｔ１ｐの一方を選択して、キャパシタＣｃｆｐ
の一端に接続するスイッチＳＷ６ｐと、基準電圧ＶＣＭ
Ｏが印加される電源端子ＴＰ１または出力端子Ｔ２ｍの
一方を選択して、上記キャパシタＣｃｆｐの他端に接続
するスイッチＳＷ７ｐとが設けられている。同様に、ス
イッチＳＷ１ｍに代えて、キャパシタＣｃｆｍ、スイッ
チＳＷ６ｍおよびＳＷ７ｍが設けられている。

【０１３９】当該構成では、差動増幅器ＡＭＰ１および
キャパシタＣｃｆｐ・Ｃｃｆｍに注目すると、ホールド
フェーズにおいて、スイッチＳＷ６ｐ・ＳＷ６ｍ・ＳＷ
７ｐ・ＳＷ７ｍが、それぞれ基準電圧側を選択してい
る。したがって、次のサンプリングフェーズの直前にお
いて、各キャパシタＣｃｆｐ・Ｃｃｆｍには、それぞれ
の両端電圧が、基準電圧ＶＣＭＩと基準電圧ＶＣＭＯと
の差、すなわち、両コモンモード電圧の差になる量の電
荷が蓄積されている。

【０１４０】サンプリングフェーズになると、スイッチ
ＳＷ５ｐ・ＳＷ５ｍがそれぞれ導通すると共に、各スイ
ッチＳＷ３ｐ・ＳＷ３ｍ・スイッチＳＷ６ｐ・ＳＷ６ｍ
・ＳＷ７ｐ・ＳＷ７ｍが切り換えられる。ここで、差動
増幅器ＡＭＰ１のゲインＡは、十分大きい。したがっ
て、サンプリングフェーズにおいて、キャパシタＣｃｆ
ｐ・Ｃｃｆｍの両端電圧は、それぞれ、差動増幅器ＡＭ
Ｐ１の入出力コモンモード電圧の差となり、キャパシタ
Ｃｃｐ・Ｃｃｍには、それぞれの両端電圧が、基準電圧
ＶＣＭＩと差動増幅器ＡＭＰ１の入力コモンモード電圧
との差に差動増幅器ＡＭＰ１のオフセット電圧を加えた
電圧となる量の電荷が蓄積される。

【０１４１】さらに、次のホールドフェーズになると、
スイッチＳＷ５ｐ・ＳＷ５ｍが遮断されると共に、上記
各スイッチＳＷ３ｐ・ＳＷ３ｍ・ＳＷ６ｐ・ＳＷ６ｍ・
ＳＷ７ｐ・ＳＷ７ｍが切り換えられる。このとき、差動
増幅器ＡＭＰ１の両入力端子Ｔ１ｐ・Ｔ１ｍに接続され
る配線に寄生容量が存在しないとすると、切り換えの前
後で、キャパシタＣｃｐおよびＣｃｍに蓄積された電荷
が保存され、それぞれの両端電圧が変化しない。したが
って、両キャパシタＣｃｐおよびＣｃｍは、単なる電圧
シフタとして機能し、基準電圧ＶＣＭＩと差動増幅器Ａ
ＭＰ１の入力コモンモード電圧との差に差動増幅器ＡＭ
Ｐ１のオフセット電圧を加えた電圧だけ、入力側（配線
Ｌ２ｐ・Ｌ２ｍ側）に印加された電圧をシフトできる。

【０１４２】この結果、差動増幅器ＡＭＰ１のオフセッ
ト電圧がキャンセルされ、差動増幅器ＡＭＰ１および両
キャパシタＣｃｐ・Ｃｃｆは、オフセット電圧のない１
つの差動増幅器として動作する。

【０１４３】したがって、スイッチトキャパシタ回路５
１全体の動作を説明すると、サンプリングフェーズにお
いて、スイッチＳＷ５ｐ・ＳＷ５ｍが導通し、スイッチ
ＳＷ２ｐ・ＳＷ２ｍがスイッチトキャパシタ回路５１の
入力端子ＴＩＮｍ・ＴＩＮｐ側を選択する。

【０１４４】これにより、配線Ｌ２ｐ・Ｌ２ｍの電荷が
それぞれ放出され、配線Ｌ２ｐ・Ｌ２ｍがリセットされ
る。さらに、入力キャパシタＣｓｐには、入力電圧ＶＩ
ＮＭと基準電圧ＶＣＭＩとの差に応じた電荷が蓄積さ
れ、入力キャパシタＣｓｍには、入力電圧ＶＩＮＰと基
準電圧ＶＣＭＩとの差に応じた電荷が蓄積される。

【０１４５】また、サンプリングフェーズにおいて、ス
イッチＳＷ３ｐ・ＳＷ３ｍが基準電圧ＶＣＭＯ側を選択
して、積分キャパシタＣｆｐ・Ｃｆｍに、基準電圧ＶＣ
ＭＩと基準電圧ＶＣＭＯとの差、すなわち、両コモンモ
ード電圧の差に応じた電荷がそれぞれ蓄積される。

【０１４６】一方、サンプリングフェーズが終了する
と、ＳＷ５ｐ・ＳＷ５ｍが遮断され、スイッチＳＷ２ｐ
・ＳＷ２ｍ・ＳＷ３ｐ・ＳＷ３ｍが切り換えられる。こ
のとき、キャパシタＣｓｐ・Ｃｆｐ・Ｃｃｐ間のノード
（配線Ｌ２ｐ）の電荷、および、キャパシタＣｓｍ・Ｃ
ｆｍ・Ｃｃｍ間のノード（配線Ｌ２ｍ）の電荷は、それ
ぞれ保存される。また、上述したように、差動増幅器Ａ
ＭＰ１および両キャパシタＣｃｐ・Ｃｃｆは、オフセッ
ト電圧のない１つの差動増幅器と見なすことができる。
したがって、配線Ｌ２ｐおよびＬ２ｍの寄生容量を無視
すると、スイッチトキャパシタ回路５１の入出力電圧
は、以下の式（21）に示すように、 Ｃｓ・（ＶＩＮＰ−ＶＩＮＭ）＝Ｃｆ・（ＶＯＵＴＰ−ＶＯＵＴＭ）…（21） となる。

【０１４７】図１２および図１３のいずれの場合であっ
ても、配線Ｌ２ｐ・Ｌ２ｍに付加される寄生容量による
漏れがスイッチトキャパシタ回路の演算精度に影響する
ので、上述の各実施形態のように、当該ノードと信号線
とを交差させたり、当該ノードをリセットするためのス
イッチを配置することで、寄生容量による演算誤差を抑
制できる。

【０１４８】例えば、図１４では、図１３のスイッチト
キャパシタ回路５１の各部材Ｌ２ｐ・Ｌ２ｍ・ＳＬ２ｐ
・ＳＬ２ｍ・ＳＷ５ｐ・ＳＷ５ｍが、第１の実施形態の
各部材Ｌ１ｐ・Ｌ１ｍ・ＳＬ１ｐ・ＳＬ１ｍ・ＳＷ１ｐ
・ＳＷ１ｍと同様に配置されている。

【０１４９】具体的には、スイッチＳＷ５ｐが、領域Ａ
３１に配されたスイッチＳＷ５１ｐと、領域Ａ３２に配
されたスイッチＳＷ５２ｐとに分割されており、配線Ｌ
２ｐが、スイッチＳＷ５１ｐに接続された配線Ｌ２１ｐ
と、スイッチＳＷ５２ｐに接続された配線Ｌ２２ｐとに
分割されている。同様に、スイッチＳＷ５ｍが各領域Ａ
３１・Ａ３２にそれぞれ配されたスイッチＳＷ５１ｍ・
ＳＷ５２ｍに分割され、配線Ｌ２ｍが、配線Ｌ２１ｍ・
Ｌ２２ｍに分割されている。また、各スイッチＳＷ５１
ｐ・ＳＷ５２ｍが中心軸Ｘを中心に線対称に配され、各
スイッチＳＷ５１ｍ・ＳＷ５２ｐも中心軸Ｘを中心に線
対称に配される。さらに、配線Ｌ２１ｐ・Ｌ２１ｍが互
いに並行して配され、配線Ｌ２２ｍ・Ｌ２２ｐも互いに
並行して配されている。また、端子ＴＯＵＴｐへの信号
線ＳＬ２ｐは、上記両配線Ｌ２１ｐ・Ｌ２１ｍの双方に
交差し、端子ＴＯＵＴｍへの信号線ＳＬ２ｍは、上記両
配線Ｌ２２ｐ・Ｌ２２ｍの双方に交差するように配置さ
れる。なお、図１４では、キャパシタアレイと各配線Ｌ
２ｐ（Ｌ２ｍ）とが重ねて配置されており、引き出し線
なしに、各キャパシタと配線とを接続できる。

【０１５０】上記構成によれば、スイッチＳＷ５１ｐ・
ＳＷ５１ｍ間のマッチング精度、並びに、スイッチＳＷ
５２ｐ・ＳＷ５２ｍ間のマッチング精度を向上できるの
で、配線Ｌ２ｐ・Ｌ２ｍへ混入するクロックノイズの影
響が互いに略同一になる。また、信号線ＳＬ２ｐが、両
配線Ｌ２ｐ・Ｌ２ｍに交差しているので、信号線ＳＬ２
ｐと配線Ｌ２ｐとの間の寄生容量と、信号線ＳＬ２ｐと
配線Ｌ２ｍとの間の寄生容量とが略同一になる。同様
に、信号線ＳＬ２ｍと配線Ｌ２ｐおよび配線Ｌ２ｍとの
間の寄生容量が、それぞれ略同一になる。したがって、
各信号線から、配線Ｌ２ｐ・Ｌ２ｍへの干渉が略同一に
なる。これらの結果、差動増幅器ＡＭＰ１での差動演算
によって、上記影響および干渉を互いに打ち消すことが
でき、スイッチトキャパシタ回路５１の演算精度を向上
できる。

【０１５１】また、図１３のスイッチトキャパシタ回路
５１の各部材Ｌ２ｐ・Ｌ２ｍ・ＳＬ２ｐ・ＳＬ２ｍ・Ｓ
Ｗ５ｐ・ＳＷ５ｍを、第３または第４の実施形態の各部
材Ｌ１ｐ・Ｌ１ｍ・ＳＬ１ｐ・ＳＬ１ｍ・ＳＷ１ｐ・Ｓ
Ｗ１ｍと同様に配置すると、図１５または図１６のよう
になる。

【０１５２】図１５の構成では、第３の実施形態と略同
様に、スイッチＳＷ５ｐ・ＳＷ５ｍがそれぞれ２つに分
割されており、スイッチＳＷ５１ｐ・ＳＷ５１ｍは、キ
ャパシタの領域Ａ２１よりも差動増幅器ＡＭＰ１に近
く、または、同程度の距離に配置されている。同様に、
スイッチＳＷ５２ｐ・ＳＷ５２ｍは、例えば、ＣＭＯＳ
０．３５μｍルールの場合で、５μ〜１００μｍの程度
の距離など、キャパシタの領域Ａ２２よりも差動増幅器
ＡＭＰ１側、あるいは、同程度の距離に配置されてい
る。さらに、スイッチトキャパシタ回路５１の入力端子
ＴＩＮｐ・ＴＩＮｍへの信号線ＳＬ２ｐおよびＳＬ２ｍ
は、上記配線Ｌ２ｐおよびＬ２ｍのいずれとも交差しな
いように配置されている。

【０１５３】上記構成では、スイッチＳＷ５ｐ・ＳＷ５
ｍを差動増幅器ＡＭＰ１に近づけることで、配線Ｌ２ｐ
・Ｌ２ｍに、信号線が交差しないように配置している。
したがって、レイアウトを困難にすることなく、交差に
起因するスイッチトキャパシタ回路５１の演算誤差を低
減できる。さらに、差動増幅器ＡＭＰ１と、各スイッチ
ＳＷ５ｐ・ＳＷ５ｍとの距離が５μｍ以上に設定されて
いるので、クロック信号が、各スイッチＳＷ５１ｐない
しＳＷ５２ｍおよび基板を介して、差動増幅器ＡＭＰ１
へ与える干渉の程度を、演算精度が劣化しない程度に抑
えながら、スイッチトキャパシタ回路５１の演算速度を
向上できる。

【０１５４】なお、図１４または図１５では、上記スイ
ッチＳＷ６ｐ・ＳＷ６ｍが、第１または第３の実施形態
と同様、スイッチＳＷ６１ｐ〜ＳＷ６２ｍに分割されて
いる。

【０１５５】また、図１６の構成では、第４の実施形態
と略同様に、上記両配線Ｌ２ｐ・Ｌ２ｐの少なくとも一
方（例えば、配線Ｌ２ｍ）に、例えば、端子ＴＩＮｐへ
の信号線ＳＬ１１ｐなどの信号線が交差する場合、その
反転信号を伝送する反転信号線（例えば、端子ＴＩＮｍ
への信号線ＳＬ１１ｍなど）も上記配線に交差するよう
に配置される。これにより、信号線から配線への干渉と
略同一の大きさで、向きが反対の干渉が、反転信号線か
ら配線へ与えられる。この結果、両者からの干渉が相殺
され、これらの干渉に起因するスイッチトキャパシタ回
路５１の演算精度低下を防止できる。

【０１５６】なお、上記第１ないし第４の実施形態で
は、差動増幅器（ＡＭＰ１・ＡＭＰ２）やアナログのス
イッチ（ＳＷ１ｐ〜ＳＷ４ｍ）をＣＭＯＳプロセスで生
成する場合を例にして説明したが、これに限るものでは
なく、バイポーラなど、他のプロセスで生成する場合で
も同様の効果が得られる。また、上記各実施形態では、
スイッチトキャパシタ回路の例として、サンプルホール
ド増幅型のスイッチトキャパシタ回路を説明したが、積
分器など、他のスイッチトキャパシタ回路に本発明を適
用した場合でも同様の効果が得られる。

【０１５７】また、上記では、スイッチの領域Ａ３１・
Ａ３２をキャパシタの領域Ａ２１・Ａ２２の外側に配し
た場合を例にして説明したが、上記領域Ａ３１および上
記領域Ａ２１を上下方向に配置し、上記領域Ａ３２およ
び上記領域Ａ２２を上下方向に配置すると共に、上記領
域Ａ２１・Ａ３１と領域Ａ２２・Ａ３２とで、領域Ａ１
を左右方向に挟むように配置してもよい。また、領域Ａ
１の両側に領域Ａ２１・Ａ２２を配置し、例えば、上下
方向など、領域Ａ１から領域Ａ２１またはＡ２２への方
向とは直交する方向に、領域Ａ３１・Ａ３２を配置して
もよい。このように、差動増幅器の領域からスイッチの
領域への方向と、スイッチの領域からキャパシタの領域
への方向とが異なるように配置する場合であっても、同
様の効果が得られる。ただし、クロックラインの領域Ａ
４１・Ａ４２は、最も外側に配置することが望ましい。

【０１５８】なお、上記では、キャパシタ、スイッチお
よびクロック信号線を配置する領域を、差動増幅器ＡＭ
Ｐ１（ＡＭＰ２）の両側などに２つずつ設けた場合につ
いて説明したが、１つずつ設けた場合であっても、第３
の実施形態に記載したスイッチＳＷ１ｐ・ＳＷ１ｍ（Ｓ
Ｗ５ｐ・ＳＷ５ｍ）の近接配置、あるいは、第４の実施
形態に記載の反転信号線の配置は可能なので、ある程度
の効果が得られる。さらに、この場合でも、第１および
第２の実施形態に記載した配線Ｌ１ｐ・Ｌ１ｍ（Ｌ２ｐ
・Ｌ２ｍ）のうち、少なくとも、差動増幅器ＡＭＰ１
（ＡＭＰ２）側の端部から信号線との交差点近傍までの
間、並列に配置することで、ある程度の効果が得られ
る。ただし、上記各実施形態のように、上記各領域を２
つずつ設ける方が、マッチング精度を向上できるので、
より演算精度を向上できる。

【０１５９】また、上記では、図１４、図１５および図
１６を参照して、図１３のスイッチトキャパシタ回路５
１の配置について説明したが、図１２のスイッチトキャ
パシタ回路４１も、図１４、図１５および図１６と同様
に配置することができ、これらと同様の効果を得ること
ができる。

【０１６０】

【発明の効果】本発明に係るスイッチトキャパシタ回路
は、以上のように、差動増幅器の両入力端子への配線の
一方に交差する信号線は、他方にも交差するように配置
すると共に、上記両入力端子から上記両配線に上記信号
線が交差するまでの間または交差点近傍までの間は、当
該両配線を並行に配置する構成である。

【０１６１】当該構成によれば、非反転側配線に交差す
る信号線は、反転側配線にも交差しているので、信号線
から寄生容量を介して非反転側配線への干渉と同一傾向
の干渉が、信号線から寄生容量を介して反転側配線へ伝
えられる。したがって、差動増幅器の差動演算によっ
て、これらの干渉を互いに相殺でき、演算精度の向上
と、消費電力の削減または演算速度の向上とを両立でき
るという効果を奏する。

【０１６２】本発明に係るスイッチトキャパシタ回路
は、以上のように、上記構成に加えて、上記非反転側配
線には、上記非反転入力端子をリセットするための非反
転側スイッチが接続されており、さらに、非反転側キャ
パシタを接続あるいは接続可能に形成されていると共
に、上記反転側配線には、上記反転入力端子をリセット
するための反転側スイッチが接続されており、さらに、
反転側キャパシタを接続あるいは接続可能に形成されて
いる構成である。

【０１６３】上記構成では、両配線に信号線が交差する
ので、信号線と各配線との間の寄生容量によって、両入
力端子の電荷は、設計値を基準に同じ方向へ変化する。
したがって、差動増幅器の差動演算によって、両電荷の
変化が相殺され、寄生容量に起因する演算精度低下を防
止できる。この結果、演算精度の向上と、消費電力の削
減または演算速度の向上とを両立できるという効果を奏
する。

【０１６４】本発明に係るスイッチトキャパシタ回路
は、以上のように、差動増幅器の両入力端子をそれぞれ
リセットする非反転側スイッチおよび反転側スイッチ
を、それぞれ、２つの互いに並列に接続された第１およ
び第２スイッチから構成すると共に、上記差動増幅器の
両側に設けられたスイッチ配置用の領域のうち、上記差
動増幅器の一方側に設けられた第１領域に、上記非反転
側および反転側第１スイッチを配置し、他方側に設けら
れた第２領域に、上記非反転側および反転側第２スイッ
チを配置する構成である。

【０１６５】上記構成によれば、上記領域の一方（例え
ば、第１領域）に、非反転側スイッチを配し、他方（例
えば、第２領域）に反転側スイッチを配置する構成と比
べて、非反転側および反転側第１スイッチを互いに近く
配置できると共に、非反転側および反転側第２スイッチ
を互いに近く配置できる。したがって、非反転側および
反転側第１スイッチのマッチング精度、並びに、非反転
側および反転側第２スイッチのマッチング精度を向上で
きる。この結果、両入力端子へ与えられるクロックノイ
ズを、差動増幅器による差動演算によって互いに相殺で
き、演算精度の向上と、消費電力の削減または演算速度
の向上とを両立できるという効果を奏する。

【０１６６】本発明に係るスイッチトキャパシタ回路
は、以上のように、上記構成に加えて、上記両配線の一
方に交差する信号線は、他方にも交差するように配置す
ると共に、上記両入力端子から上記両配線に上記信号線
が交差するまでの間または交差点近傍までの間は、当該
両配線を並行に配置する構成である。

【０１６７】当該構成によれば、信号線から、各配線と
の間の寄生容量を介して、それぞれの配線へ与えられる
干渉は、略同一になるので、差動増幅器での差動演算に
よって、互いに相殺される。これにより、スイッチトキ
ャパシタ回路の演算精度をさらに向上できるという効果
を奏する。

【０１６８】本発明に係るスイッチトキャパシタ回路
は、以上のように、上記各スイッチに接続されるキャパ
シタが配される領域よりも上記差動増幅器の近傍または
略同じ距離に上記非反転側および反転側スイッチを配置
する構成である。

【０１６９】当該構成では、差動増幅器の近傍に両スイ
ッチが配されているので、両配線の配線長が短くなり、
両配線と交差する信号線の数を削減できる。したがっ
て、基板などと各配線との間の寄生容量を削減できると
共に、信号線と配線との交差による寄生容量も削減でき
る。この結果、差動増幅器の両入力端子に付く寄生容量
を削減でき、スイッチトキャパシタ回路のセトリング特
性を改善でき、演算精度をさらに向上できるという効果
を奏する。

【０１７０】本発明に係るスイッチトキャパシタ回路
は、以上のように、上記各構成に加えて、上記非反転側
第１スイッチおよび反転側第２スイッチを上記差動増幅
器を中心に線対称に配置すると共に、上記反転側第１ス
イッチおよび非反転側第２スイッチを上記差動増幅器を
中心に線対称に配置する構成である。

【０１７１】当該構成によれば、上記各スイッチが差動
増幅器を中心に線対称に配置されているので、差動増幅
器の両入力端子間において、非対称配置に起因する寄生
容量のバラツキを抑えることができる。この結果、スイ
ッチトキャパシタ回路のさらなる高精度化および低消費
電力化を実現できるという効果を奏する。

【０１７２】本発明に係るスイッチトキャパシタ回路
は、以上のように、上記構成に加えて、上記非反転側第
１スイッチおよび上記非反転入力端子の間の非反転側配
線と、上記反転側第２スイッチおよび上記反転入力端子
の間の反転側配線とを上記差動増幅器を中心に線対称に
配置すると共に、上記反転側第１スイッチおよび上記反
転入力端子の間の反転側配線と、上記非反転側第２スイ
ッチおよび上記非反転入力端子の間の非反転側配線とを
上記差動増幅器を中心に線対称に配置する構成である。

【０１７３】当該構成によれば、各スイッチと両入力端
子との間の配線も差動増幅器を中心に線対称配置されて
いるので、差動増幅器の両入力端子間において、非対称
配置に起因する寄生容量のバラツキをさらに低減でき
る。この結果、スイッチトキャパシタ回路のさらなる高
精度化および低消費電力化を実現できるという効果を奏
する。

【０１７４】本発明に係るスイッチトキャパシタ回路
は、以上のように、上記各構成に加えて、上記非反転側
配線および反転側配線は、両者の中心線に対して、互い
に線対称に配されている構成である。

【０１７５】当該構成によれば、両配線が両者の中心線
に対して線対称配置されているので、差動増幅器の両入
力端子間において、非対称配置に起因する寄生容量のバ
ラツキをさらに低減できる。この結果、スイッチトキャ
パシタ回路のさらなる高精度化および低消費電力化を実
現できるという効果を奏する。

【０１７６】本発明に係るスイッチトキャパシタ回路
は、以上のように、差動増幅器の両入力端子および各入
力端子をそれぞれリセットするスイッチの間を接続する
非反転側および反転側配線の一方の配線に交差する信号
線と、当該配線に交差し、上記信号線を伝送される信号
の反転信号が入力される反転信号線とを備えている構成
である。

【０１７７】当該構成によれば、反転信号線には、信号
線を伝送される信号の反転信号が入力されているので、
信号線から寄生容量を介して上記配線へ与えられる影響
と、反転信号線から寄生容量を介して上記配線に与えら
れる影響とは、互いに打ち消し合う。したがって、反転
信号線が無い場合に比べて、信号線から、配線に接続さ
れた入力端子への干渉を抑制でき、当該干渉がスイッチ
トキャパシタ回路の演算処理に与える影響を低減でき
る。この結果、演算精度の向上と、消費電力の削減また
は演算速度の向上とを両立できるという効果を奏する。

【０１７８】さらに、本発明に係るスイッチトキャパシ
タ回路は、以上のように、上記各構成に加えて、上記差
動増幅器が配される領域の両側に、当該差動増幅器に近
い方から順番に、キャパシタを配した領域、上記各スイ
ッチのいずれかを配した領域、および、当該スイッチへ
クロック信号を供給するクロック信号配線を配した領域
が、それぞれ設けられている構成である。当該構成によ
れば、クロック信号配線を差動増幅器から遠くに配置さ
れているので、クロックノイズに起因する演算精度低下
を抑制できるという効果を奏する。

【０１７９】本発明に係るスイッチトキャパシタ回路
は、以上のように、非反転側配線および反転側配線での
電荷保存則により演算処理するスイッチトキャパシタ回
路であって、当該両配線の一方に交差する信号線は、他
方にも交差するように配置すると共に、上記非反転側配
線のうち、第２非反転側キャパシタが接続された端部、
すなわち、差動増幅器の非反転入力端子側の端部から上
記信号線との交差点または交差点近傍までの間と、上記
反転側配線のうち、第２反転側キャパシタの端部、すな
わち、差動増幅器の反転入力端子側の端部から上記信号
線との交差点または交差点近傍までの間とは、互いに並
行に配置されている構成である。

【０１８０】当該構成によれば、非反転側配線に交差す
る信号線は、反転側配線にも交差しているので、信号線
から寄生容量を介して非反転側配線への干渉と同一傾向
の干渉が、信号線から寄生容量を介して反転側配線へ伝
えられ、差動増幅器の差動演算によって、これらの干渉
が互いに相殺される。この結果、演算精度の向上と、消
費電力の削減または演算速度の向上とを両立できるとい
う効果を奏する。

【０１８１】本発明に係るスイッチトキャパシタ回路
は、以上のように、差動増幅器の非反転入力端子に第２
非反転側キャパシタを介して接続された非反転側配線、
並びに、差動増幅器の反転入力端子に第２反転側キャパ
シタを介して接続された反転側配線をそれぞれリセット
する非反転側スイッチおよび反転側スイッチを、それぞ
れ、２つの互いに並列に接続された第１および第２スイ
ッチから構成すると共に、上記差動増幅器の両側に設け
られたスイッチ配置用の領域のうち、上記差動増幅器の
一方側に設けられた第１領域に、上記非反転側および反
転側第１スイッチを配置し、他方側に設けられた第２領
域に、上記非反転側および反転側第２スイッチを配置す
る構成である。

【０１８２】上記構成によれば、非反転側および反転側
配線を、差動増幅器の各入力端子に直接接続した上述の
構成と同様に、両第１スイッチ同士のマッチング精度お
よび両第２スイッチ同士のマッチング精度がそれぞれ向
上し、両入力端子へ印加されるクロックノイズの影響
が、差動演算によって互いに相殺される。この結果、演
算精度の向上と、消費電力の削減または演算速度の向上
とを両立できるという効果を奏する。

【０１８３】本発明に係るスイッチトキャパシタ回路
は、以上のように、上記構成に加えて、上記両配線の一
方に交差する信号線は、他方にも交差するように配置す
る構成である。当該構成によれば、信号線から上記両配
線への干渉が、差動増幅器での差動演算によって、互い
に相殺されるので、演算精度の向上と、消費電力の削減
または演算速度の向上とを両立できるという効果を奏す
る。

【０１８４】本発明に係るスイッチトキャパシタ回路
は、以上のように、差動増幅器の非反転入力端子に第２
非反転側キャパシタを介して接続された非反転側配線、
並びに、差動増幅器の反転入力端子に第２反転側キャパ
シタを介して接続された反転側配線の一方の配線に交差
する信号線と、当該配線に交差し、上記信号線を伝送さ
れる信号の反転信号が入力される反転信号線とを備えて
いる構成である。

【０１８５】上記構成によれば、上述の反転信号線を有
する構成と同様に、信号線から寄生容量を介して上記配
線へ与えられる影響と、反転信号線から寄生容量を介し
て上記配線に与えられる影響とは、互いに打ち消し合
う。この結果、演算精度の向上と、消費電力の削減また
は演算速度の向上とを両立できるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施形態を示すものであり、スイッ
チトキャパシタ回路のレイアウト配置を示す説明図であ
る。

【図２】上記スイッチトキャパシタ回路を示す回路図で
ある。

【図３】上記スイッチトキャパシタ回路に設けられた差
動増幅器の構成例を示す回路図である。

【図４】配線と信号線との交差による寄生容量も含めた
場合の上記スイッチトキャパシタ回路を示す回路図であ
る。

【図５】上記スイッチトキャパシタ回路の変形例を示す
回路図である。

【図６】本発明の他の実施形態を示すものであり、スイ
ッチトキャパシタ回路を示す回路図である。

【図７】上記スイッチトキャパシタ回路に設けられた差
動増幅器の構成例を示す回路図である。

【図８】上記スイッチトキャパシタ回路のレイアウト配
置を示す説明図である。

【図９】本発明のさらに他の実施形態を示すものであ
り、スイッチトキャパシタ回路のレイアウト配置を示す
説明図である。

【図１０】本発明の別の実施形態を示すものであり、ス
イッチトキャパシタ回路を示す回路図である。

【図１１】上記スイッチトキャパシタ回路のレイアウト
配置を示す説明図である。

【図１２】上記各実施形態の変形例を示すものであり、
スイッチトキャパシタ回路を示す回路図である。

【図１３】上記各実施形態の他の変形例を示すものであ
り、スイッチトキャパシタ回路を示す回路図である。

【図１４】上記各変形例を示すものであり、スイッチト
キャパシタ回路のレイアウト配置を示す説明図である。

【図１５】上記各変形例を示すものであり、スイッチト
キャパシタ回路の他のレイアウト配置を示す説明図であ
る。

【図１６】上記各変形例を示すものであり、スイッチト
キャパシタ回路のさらに他のレイアウト配置を示す説明
図である。

【図１７】従来技術を示すものであり、スイッチトキャ
パシタ回路を示す回路図である。

【図１８】上記スイッチトキャパシタ回路のレイアウト
配置を示す説明図である。

【図１９】上記スイッチトキャパシタ回路において、ガ
ードラインの形成方法を示す断面図である。

【符号の説明】

１・１ａ・１１・２１・３１・４１・５１ スイッチト
キャパシタ回路 Ａ１〜Ａ４２ 領域 Ａ３１ 領域（第１領域） Ａ３２ 領域（第２領域） ＡＭＰ１・ＡＭＰ２ 差動増幅器 Ｃｆｐ 積分キャパシタ（非反転側キ
ャパシタ） Ｃｆｍ 積分キャパシタ（反転側キャ
パシタ） Ｃｓｐ 入力キャパシタ（非反転側キ
ャパシタ） Ｃｓｍ 入力キャパシタ（反転側キャ
パシタ） Ｃｃｐ キャパシタ（非反転側キャパ
シタ） ＣＣｍ キャパシタ（反転側キャパシ
タ） Ｌ１１ｐ・Ｌ２１ｐ 配線（非反転側配線） Ｌ１１ｍ・Ｌ２１ｍ 配線（反転側配線） Ｌ１２ｐ・Ｌ２２ｐ 配線（非反転側配線） Ｌ１２ｍ・Ｌ２２ｍ 配線（反転側配線） Ｌ１ｐ・Ｌ２ｍ 配線（非反転側配線） Ｌ１ｍ・Ｌ２ｍ 配線（反転側配線） ＳＬ１１ｐ・ＳＬ１２ｍ 信号線 ＳＬ１１ｍ・ＳＬ１２ｐ 信号線（反転信号線） ＳＬ１ｐ・ＳＬ２ｐ 信号線 ＳＬ１ｍ・ＳＬ２ｍ 信号線 ＳＷ１ｐ・ＳＷ５ｐ スイッチ（非反転側スイッ
チ） ＳＷ１ｍ・ＳＷ５ｍ スイッチ（非反転側スイッ
チ） ＳＷ１１ｐ・ＳＷ５１ｐ スイッチ（非反転側第１スイ
ッチ） ＳＷ１１ｍ・ＳＷ５１ｍ スイッチ（反転側第１スイッ
チ） ＳＷ１２ｐ・ＳＷ５２ｐ スイッチ（非反転側第２スイ
ッチ） ＳＷ１２ｍ・ＳＷ５２ｍ スイッチ（反転側第２スイッ
チ） Ｔ１ｐ 非反転入力端子 Ｔ１ｍ 反転入力端子

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J066 AA01 AA12 CA36 CA52 CA65 FA16 HA10 HA17 HA29 HA38 KA09 KA31 MA21 ND01 ND14 ND22 ND23 PD01 QA04 TA01 5J092 AA01 AA12 CA36 CA52 CA65 FA16 HA10 HA17 HA29 HA38 KA09 KA31 MA21 QA04 TA01

Claims (14)

【特許請求の範囲】
1. 【請求項１】差動増幅器と、当該差動増幅器の非反転入
   力端子に接続された非反転側配線と、上記差動増幅器の
   反転入力端子に接続された反転側配線とを有するスイッ
   チトキャパシタ回路において、 上記両配線の一方に交差する信号線は、他方にも交差す
   るように配置すると共に、 上記両入力端子から上記両配線に上記信号線が交差する
   までの間または交差点近傍までの間は、当該両配線を並
   行に配置することを特徴とするスイッチトキャパシタ回
   路。
2. 【請求項２】上記非反転側配線には、上記非反転入力端
   子をリセットするための非反転側スイッチが接続されて
   おり、さらに、非反転側キャパシタが接続あるいは接続
   可能に形成されていると共に、 上記反転側配線には、上記反転入力端子をリセットする
   ための反転側スイッチが接続されており、さらに、反転
   側キャパシタが接続あるいは接続可能に形成されている
   ことを特徴とする請求項１記載のスイッチトキャパシタ
   回路。
3. 【請求項３】差動増幅器と、当該差動増幅器の非反転入
   力端子および反転入力端子をリセットするために、それ
   ぞれに接続された非反転側および反転側スイッチと、上
   記非反転入力端子および上記非反転側スイッチを接続す
   る非反転側配線と、当該反転入力端子および上記反転側
   スイッチを接続する反転側配線とを有し、上記各スイッ
   チを配置する領域が上記差動増幅器の両側に設けられた
   スイッチトキャパシタ回路において、 上記非反転側スイッチおよび反転側スイッチを、それぞ
   れ、２つの互いに並列に接続された第１および第２スイ
   ッチから構成し、 上記領域のうち、上記差動増幅器の一方側に設けられた
   第１領域に、上記非反転側および反転側第１スイッチを
   配置し、他方側に設けられた第２領域に、上記非反転側
   および反転側第２スイッチを配置することを特徴とする
   スイッチトキャパシタ回路。
4. 【請求項４】上記両配線の一方に交差する信号線は、他
   方にも交差するように配置すると共に、 上記両入力端子から上記両配線に上記信号線が交差する
   までの間または交差点近傍までの間は、当該両配線を並
   行に配置することを特徴とする請求項３記載のスイッチ
   トキャパシタ回路。
5. 【請求項５】上記各スイッチに接続されるキャパシタが
   配される領域よりも上記差動増幅器の近傍または略同じ
   距離に上記非反転側および反転側スイッチを配置するこ
   とを特徴とする請求項３記載のスイッチトキャパシタ回
   路。
6. 【請求項６】上記非反転側第１スイッチおよび反転側第
   ２スイッチを上記差動増幅器を中心に線対称に配置する
   と共に、 上記反転側第１スイッチおよび非反転側第２スイッチを
   上記差動増幅器を中心に線対称に配置することを特徴と
   する請求項３、４または５記載のスイッチトキャパシタ
   回路。
7. 【請求項７】上記非反転側第１スイッチおよび上記非反
   転入力端子の間の非反転側配線と、上記反転側第２スイ
   ッチおよび上記反転入力端子の間の反転側配線とを上記
   差動増幅器を中心に線対称に配置すると共に、 上記反転側第１スイッチおよび上記反転入力端子の間の
   反転側配線と、上記非反転側第２スイッチおよび上記非
   反転入力端子の間の非反転側配線とを上記差動増幅器を
   中心に線対称に配置することを特徴とする請求項６記載
   のスイッチトキャパシタ回路。
8. 【請求項８】上記非反転側配線および反転側配線は、両
   者の中心線に対して、互いに線対称に配されていること
   を特徴とする請求項１、２、３、４、５、６または７記
   載のスイッチトキャパシタ回路。
9. 【請求項９】差動増幅器と、当該差動増幅器の非反転入
   力端子および反転入力端子をリセットするために、それ
   ぞれに接続された非反転側および反転側スイッチと、上
   記非反転入力端子および上記非反転側スイッチを接続す
   る非反転側配線と、当該反転入力端子および上記反転側
   スイッチを接続する反転側配線とを有するスイッチトキ
   ャパシタ回路において、 上記非反転側および反転側配線の一方の配線に交差する
   信号線と、 当該配線に交差し、上記信号線を伝送される信号の反転
   信号が入力される反転信号線とを備えていることを特徴
   とするスイッチトキャパシタ回路。
10. 【請求項１０】上記差動増幅器が配される領域の両側
    に、当該差動増幅器に近い方から順番に、キャパシタを
    配した領域、上記各スイッチのいずれかを配した領域、
    および、当該スイッチへクロック信号を供給するクロッ
    ク信号配線を配した領域が、それぞれ設けられているこ
    とを特徴とする請求項２、３、４または９記載のスイッ
    チトキャパシタ回路。
11. 【請求項１１】差動増幅器と、一端が第１非反転側キャ
    パシタに接続され、他端が、第２非反転側キャパシタを
    介して、上記差動増幅器の非反転入力端子に接続された
    非反転側配線と、一端が第１反転側キャパシタに接続さ
    れ、他端が、第２反転側キャパシタを介して、上記差動
    増幅器の反転入力端子に接続された反転側配線とを有
    し、上記両配線での電荷保存則により演算処理するスイ
    ッチトキャパシタ回路において、 上記両配線の一方に交差する信号線は、他方にも交差す
    るように配置すると共に、 上記非反転側配線のうち、上記第２非反転側キャパシタ
    の端部から上記信号線との交差点または交差点近傍まで
    の間と、上記反転側配線のうち、上記第２反転側キャパ
    シタの端部から上記信号線との交差点または交差点近傍
    までの間とは、互いに並行に配置されていることを特徴
    とするスイッチトキャパシタ回路。
12. 【請求項１２】差動増幅器と、一端が第１非反転側キャ
    パシタに接続され、他端が、第２非反転側キャパシタを
    介して、上記差動増幅器の非反転入力端子に接続された
    非反転側配線と、一端が第１反転側キャパシタに接続さ
    れ、他端が、第２反転側キャパシタを介して、上記差動
    増幅器の反転入力端子に接続された反転側配線と、当該
    非反転側配線および反転側配線をそれぞれリセットする
    ために、それぞれへ接続された非反転側および反転側ス
    イッチとを有し、上記各スイッチを配置する領域が上記
    差動増幅器の両側に設けられていると共に、上記両配線
    での電荷保存則により演算処理するスイッチトキャパシ
    タ回路において、 上記非反転側スイッチおよび反転側スイッチを、それぞ
    れ、２つの互いに並列に接続された第１および第２スイ
    ッチから構成し、 上記領域のうち、上記差動増幅器の一方側に設けられた
    第１領域に、上記非反転側および反転側第１スイッチを
    配置し、他方側に設けられた第２領域に、上記非反転側
    および反転側第２スイッチを配置することを特徴とする
    スイッチトキャパシタ回路。
13. 【請求項１３】上記両配線の一方に交差する信号線は、
    他方にも交差するように配置することを特徴とする請求
    項１２記載のスイッチトキャパシタ回路。
14. 【請求項１４】差動増幅器と、一端が第１非反転側キャ
    パシタに接続され、他端が、第２非反転側キャパシタを
    介して、上記差動増幅器の非反転入力端子に接続された
    非反転側配線と、一端が第１反転側キャパシタに接続さ
    れ、他端が、第２反転側キャパシタを介して、上記差動
    増幅器の反転入力端子に接続された反転側配線とを有
    し、上記両配線での電荷保存則により演算処理するスイ
    ッチトキャパシタ回路において、 上記非反転側および反転側配線の一方の配線に交差する
    信号線と、 当該配線に交差し、上記信号線を伝送される信号の反転
    信号が入力される反転信号線とを備えていることを特徴
    とするスイッチトキャパシタ回路。