JP2674511B2 - 寄生容量の影響を低減できる半導体回路装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は差動増幅回路を含む半導
体回路装置に関する。

【０００２】

【従来の技術】差動増幅回路を含む半導体回路装置の一
例として、例えば基準電圧発生回路は良く知られてる。
この種の基準電圧発生回路をＩＣで実現する場合、基準
電圧発生回路は、半導体基板に加えて、この半導体基板
上に形成された第１〜第３の抵抗と、半導体基板上に形
成され、第１、第２の入力端子と出力端子とを有する差
動増幅回路とを含む。第１の抵抗は、信号入力端子と第
１の入力端子との間に第１の配線パターンを介して接続
される。この場合、第１の抵抗と第１の配線パターンは
信号入力ラインとして作用する。第２の抵抗は、出力端
子と第２の入力端子との間に第２の配線パターンを介し
て接続される。第２の入力端子はまた、第３の抵抗を通
してアースされる。第１の入力端子は第１の抵抗を通し
て入力信号が供給され、第１の入力電位（あるいは電
圧、以下では電圧で説明する）を有する。第２の入力端
子は第２の入力電圧を有する。

【０００３】基準電圧発生回路は、第１、第２の入力電
圧の差電圧を増幅し、増幅した信号を所定の基準電圧を
有する出力信号として出力端子に出力する。第２の抵抗
は、出力信号を第２の入力端子にフィードバックするた
めの帰還抵抗として作用する。それ故、第２の抵抗と第
２の配線パターンはフィードバックラインとして作用す
る。第３の抵抗は分圧抵抗として作用する。

【０００４】ところで、この種の基準電圧発生回路では
寄生容量を持つことが避けられない。例えば、信号入力
ラインと半導体基板との間、特に第１の抵抗と半導体基
板との間には第１の容量値を持つ第１の寄生容量が形成
され、フィードバックラインと半導体基板との間、特に
第２の抵抗と半導体基板との間には第２の容量値を持つ
第２の寄生容量が形成される。第１の容量値と第２の容
量値とは互いに異なる。第１、第２の入力電圧はそれぞ
れ、第１、第２の寄生容量の影響を受ける。例えば、基
準電圧発生回路に外部ノイズが侵入すると、第１の容量
値と第２の容量値とが互いに異なることから、第１、第
２の入力電圧はその振幅がある時間差をもって個別に変
動する。この場合、出力信号は振幅が大きく変動する。
これは、この種の基準電圧発生回路では、外部ノイズの
侵入時には、所定の基準電圧を有する出力信号を出力す
ることが困難になることを意味する。

【０００５】以下に、このことを図面を参照して説明す
る。図１４は従来の半導体回路装置の一例としての基準
電圧発生回路を示す。この基準電圧発生回路は、第１〜
第３の抵抗２１〜２３と、第１、第２の入力端子２４−
１、２４−２、出力端子２４−３を有する差動増幅回路
２４とを含んでいる。第１の入力端子２４−１は、第１
の抵抗２１を通して信号入力端子２５に接続され、一定
入力電位（あるいは電圧）を持つ入力信号が供給され
る。第２の入力端子２４−２は、第２の抵抗２２を通し
て出力端子２４−３に接続されると共に、第３の抵抗２
３を通してアースされている。後で明らかになるよう
に、第２の抵抗２２は、差動増幅回路２４の出力信号を
第２の入力端子２４−２にフィードバックするための帰
還抵抗として作用する。第３の抵抗２３は分圧抵抗とし
て作用する。差動増幅回路２４はコンパレータと呼ばれ
ても良い。

【０００６】この種の基準電圧発生回路をＩＣで実現す
る場合、差動増幅回路２４は半導体基板（図示せず）上
に形成される。第１の抵抗２１は、第１の配線パターン
を介して信号入力端子２５と第１の入力端子２４−１と
の間に接続される。第１の抵抗２１と第１の配線パター
ンとは、信号入力ラインと総称されても良い。第１の配
線パターンは、半導体基板上に形成された上部配線層内
に形成される。第２の抵抗２２は、第２の配線パターン
を介して出力端子２４−３と第２の入力端子２４−２と
の間に接続される。第２の抵抗２２と第２の配線パター
ンとは、フィードバックラインと総称されても良い。第
２の配線パターンは、半導体基板上に形成された中間配
線層内に形成される。出力端子２４−３と信号出力端子
２６との間は信号出力ラインと呼ばれる第３の配線パタ
ーンで接続される。第３の抵抗２３はアースラインを通
してアースされる。アースラインは、アース配線パター
ンで形成される。

【０００７】入力信号が信号入力端子２５を通して第１
の入力端子２４−１に供給される時、第１の入力端子２
４−１は第１の入力電位Ｐ１を持つ。出力信号はフィー
ドバックラインを通して第２の入力端子２４−２に帰還
される。この状態では、第２の入力端子２４−２は、第
２、第３の抵抗２２、２３で決まる第２の入力電位Ｐ２
を持つ。出力信号の出力電位ＯＰが上昇すると、第２の
入力電位Ｐ２は第１の入力電位Ｐ１よりも高くなる。こ
の場合、差動増幅回路２４は第１の入力電位Ｐ１と第２
の入力電位Ｐ２との差電位を減少させるように動作す
る。その結果、出力電位ＯＰは、第１の入力電位Ｐ１と
第２の入力電位Ｐ２とが互いに等しくなるように低減さ
れる。

【０００８】出力電位ＯＰが減少すると、第２の入力電
位Ｐ２は第１の入力電位Ｐ１よりも低くなる。この場合
にも、差動増幅回路２４は第１の入力電位Ｐ１と第２の
入力電位Ｐ２との差電位を減少させるように動作する。
その結果、出力電位ＯＰは、第１の入力電位Ｐ１と第２
の入力電位Ｐ２とが互いに等しくなるように増加され
る。フィードバックラインを通した帰還動作により、差
動増幅回路２４は信号出力端子２６を通して一定の出力
電位を持つ出力信号を出力する。

【０００９】上記した動作は理想状態における理想的な
動作であり、実際には、この種の基準電圧発生回路は、
図１４にＣ１、Ｃ２で示す第１、第２の寄生容量を有す
る。第１の寄生容量Ｃ１は、第１の容量値を持ち、第１
の抵抗２１と半導体基板との間や、第１の配線パターン
と他の配線パターンとの間に形成される。同様に、第２
の寄生容量Ｃ２は、第２の容量値を持ち、第２の抵抗２
２と半導体基板との間や、第２の配線パターンと他の配
線パターンとの間に形成される。

【００１０】通常、第１、第２の容量値は大きく異な
る。これは、第１の配線パターンと第２の配線パターン
は位置や形成状態の異なる上部配線層と中間配線層に形
成されているからである。これは、第１、第２の入力電
位Ｐ１、Ｐ２がそれぞれ、個別的に第１、第２の寄生容
量Ｃ１、Ｃ２の影響を受けることを意味する。例えば、
基準電圧発生回路に外部ノイズが侵入すると、第１、第
２の入力電位Ｐ１、Ｐ２はそれぞれ、個別的に時間ずれ
をもって振幅が変化する。その結果、出力電位ＯＰは、
図１５に示すように、振幅が大きく変化してしまう。

【００１１】図１６を参照して、従来の半導体回路装置
の他の例としての反転増幅回路について説明する。この
反転増幅回路は、第１の抵抗値Ｒ１を持つ第１の抵抗３
１と、第２の抵抗値Ｒ２を持つ第２の抵抗３２と、反転
入力端子３３−１、非反転入力端子３３−２、出力端子
３３−３を有する差動増幅回路３３とを含んでいる。反
転入力端子３３−１は、第１の抵抗３１を通して信号入
力端子３４に接続され、非反転入力端子３３−２は、基
準電圧入力端子３４に直接接続されている。第２の抵抗
３２は、帰還抵抗として作用し、反転入力端子３３−１
と出力端子３３−３との間に接続されている。

【００１２】信号入力端子３４は、入力電圧Ｖｉを持つ
入力信号を供給され、基準電圧入力端子３５は基準電圧
Ｖｒを供給される。この反転増幅器は、入力電圧Ｖｉと
基準電圧Ｖｒとの間の差電圧を増幅し、出力電圧Ｖｏを
持つ増幅信号を出力信号として信号出力端子３６に出力
する。出力電圧Ｖｏは下記の式で表される。

【００１３】 Ｖｏ＝（−Ｒ２／Ｒ１）・（Ｖｉ−Ｖｒ）＋Ｖｒ 図１７を参照して、差動増幅回路３３は、差動増幅部３
３−４と、出力増幅部３３−５と、バイアス発生部３３
−６とから成る。差動増幅部３３−４は、第１、第２の
ｎ−チャンネル型のＭＯＳトランジスタＱ１、Ｑ２と、
カレントミラー構成の第３、第４のｐ−チャンネル型の
ＭＯＳトランジスタＱ３、Ｑ４とを有している。第１、
第２のＭＯＳトランジスタＱ１、Ｑ２はそれぞれ、反転
入力端子３３−１、非反転入力端子３３−２に接続され
たゲート電極を有している。第３、第４のＭＯＳトラン
ジスタＱ３、Ｑ４はそれぞれ、第１、第２のＭＯＳトラ
ンジスタＱ１、Ｑ２の能動負荷として作用する。差動増
幅部３３−４は更に、第１、第２のＭＯＳトランジスタ
Ｑ１、Ｑ２に定電流を供給するためのｎ−チャンネル型
の第５のＭＯＳトランジスタＱ５を有している。すなわ
ち、第５のＭＯＳトランジスタＱ５は、差動増幅部３３
−４の電流源として作用する。

【００１４】出力増幅部３３−５は、直列に接続された
ｐ−チャンネル型の第６のＭＯＳトランジスタＱ６とｎ
−チャンネル型の第７のＭＯＳトランジスタＱ７とを有
している。第７のＭＯＳトランジスタＱ７は、出力増幅
部３３−５の電流源として作用する。バイアス発生部３
３−６は、直列に接続された抵抗３３−７とｎ−チャン
ネル型の第８のＭＯＳトランジスタＱ８とを有し、高電
圧供給ライン３７と低電圧供給ライン３８との間に接続
される。高電圧供給ライン３７は第１の電圧Ｖｄｄを持
ち、低電圧供給ライン３８は第１の電圧Ｖｄｄよりも低
い第２の電圧Ｖｓｓを持つ。バイアス発生部３３−６
は、第５、第７のＭＯＳトランジスタＱ５、Ｑ７のゲー
ト電極にゲートバイアス電圧を供給するためのものであ
る。

【００１５】差動増幅部３３−４の反転出力信号は第２
のＭＯＳトランジスタＱ２のドレイン電極と第４のＭＯ
ＳトランジスタＱ４のドレイン電極との接続点ＣＰ１に
現れる。反転出力信号は出力増幅部３３−５で増幅さ
れ、出力端子３３−３から出力される。

【００１６】この種の反転増幅回路は、１チップＩＣで
実現可能である。この場合、第１、第２の抵抗３１、３
２は、以下の第１、第２の方法で形成される。第１の方
法では、第１、第２の抵抗３１、３２は半導体基板に形
成された拡散層で実現される。例えば、シリコン半導体
ＩＣにおいては、第１、第２の抵抗３１、３２は、ｐ型
のシリコン結晶基板上に形成されたｎ^＋拡散層で実現さ
れる。第２の方法では、第１、第２の抵抗３１、３２
は、高いシート抵抗値を持つ導体膜で形成される。導体
膜はフィールド領域と呼ばれる絶縁層上に形成される。
このようなシリコン半導体ＩＣにおいては、第１、第２
の抵抗３１、３２はフィールド酸化膜（ＳｉＯ2 ）上に
形成された多結晶シリコン膜で実現される。

【００１７】図１８を参照して上記第１の方法について
説明する。半導体基板としてのｐ⁻型のシリコン基板４
０上にフィールド酸化膜４１が形成され、このフィール
ド酸化膜４１には開口４１−１、４１−２が形成されて
いる。開口４１−１、４１−２に対応したシリコン基板
４０にはそれぞれ、第１、第２のｎ^＋拡散層４０−１、
４０−２が形成されている。第１、第２のｎ^＋拡散層４
０−１、４０−２はそれぞれ、図１６に示す第１、第２
の抵抗３１、３２として作用する。第１のｎ^＋拡散層４
０−１は、アルミニウム配線パターン４２−１、４２−
２を通して信号入力端子３４と反転入力端子３３−１と
の間に接続されている。アルミニウム配線パターン４２
−１、４２−２は、第１の配線パターンと総称されても
良い。第２のｎ^＋拡散層４０−２は、アルミニウム配線
パターン４３−１、４３−２を通して反転入力端子３３
−１と出力端子３３−３との間に接続されている。アル
ミニウム配線パターン４３−１、４３−２は、第２の配
線パターンと総称されても良い。基準電圧入力端子３５
は、アルミニウム配線パターン４４を通して非反転入力
端子３３−２に接続されている。なお、図１８では、差
動増幅回路３３、アルミニウム配線パターン４２−１、
４２−２、４３−１、４３−２、４４は、便宜上、シリ
コン基板４０の外側に示されているが、これらは実際に
は、シリコン基板４０上に形成されるものである。これ
は、信号入力端子３４、基準電圧入力端子３５等の各端
子にも当てはまる。

【００１８】シリコン基板４０には、開口４１−３を通
してｐ^＋拡散層４５が形成されている。このｐ^＋拡散層
４５は電源４６に接続されており、周知のようにシリコ
ン基板４０に基板バイアス電圧Ｖｂを供給するためのも
のである。説明を理解し易くするために、ｎ−チャンネ
ル型のＭＯＳトランジスタＱｎがシリコン基板４０に形
成されているものとする。ＭＯＳトランジスタＱｎはシ
リコン基板４０に形成された他の回路（図示せず）のた
めに使用される。ＭＯＳトランジスタＱｎのドレイン、
ソースのために、第３、第４のｎ^＋拡散層４０−３、４
０−４がそれぞれ、第４、第５の開口４１−４、４１−
５を通してシリコン基板４０に形成されている。

【００１９】１チップＩＣによるこの種の反転増幅回路
においては、シリコン基板４０の電位を変化させる外部
ノイズによりＳ／Ｎが減少しがちである。これは以下の
ような理由に基づいている。

【００２０】この反転増幅回路は、シリコン基板４０と
第１、第２のｎ^＋拡散層４０−１、４０−２、ｐ^＋拡散
層４５、第３、第４のｎ^＋拡散層４０−３、４０−４の
それぞれとの間に、寄生容量を有している。ここでは、
便宜上、第１〜第３の寄生容量Ｃａ，Ｃｂ，Ｃｘのみを
示している。第１の寄生容量Ｃａは、シリコン基板４０
と第１のｎ^＋拡散層４０−１との間に形成され、第２の
寄生容量Ｃｂは、シリコン基板４０と第２のｎ^＋拡散層
４０−２との間に形成される。第３の寄生容量Ｃｘは、
シリコン基板４０と第３のｎ^＋拡散層４０−３との間に
形成される。第１〜第３の寄生容量Ｃａ，Ｃｂ，Ｃｘは
それぞれ容量値が異なる。

【００２１】上記した寄生容量に加えて、シリコン基板
４０が抵抗成分を持つことにより、反転増幅回路は寄生
抵抗を有している。ここでは、第１〜第４の寄生抵抗Ｒ
ｗ１，Ｒｗ２，Ｒｗ３，Ｒｗ４が示されている。第１の
ｎ^＋拡散層４０−１とｐ^＋拡散層４５との間は第１の寄
生抵抗Ｒｗ１と第１の寄生容量Ｃａとを介して接続さ
れ、第２のｎ^＋拡散層４０−２とｐ^＋拡散層４５との間
は第２の寄生抵抗Ｒｗ２と第２の寄生容量Ｃｂとを介し
て接続されている。第１のｎ^＋拡散層４０−１と第３の
ｎ^＋拡散層４０−３との間は第３の寄生抵抗Ｒｗ３と第
１の寄生容量Ｃａとを介して接続され、第２のｎ^＋拡散
層４０−２と第３のｎ^＋拡散層４０−３との間は第４の
寄生抵抗Ｒｗ４と第２の寄生容量Ｃｂとを介して接続さ
れている。

【００２２】外部ノイズがｐ^＋拡散層４５を通して侵入
したとすると、シリコン基板４０の電位が変動する。こ
のような電位の変動は、第１の寄生抵抗Ｒｗ１と第１の
寄生容量Ｃａとを介して第１のｎ^＋拡散層４０−１に伝
達されると共に、第２の寄生抵抗Ｒｗ２と第２の寄生容
量Ｃｂとを介して第２のｎ^＋拡散層４０−２に伝達され
る。この場合、第１、第２のｎ^＋拡散層４０−１、４０
−２、すなわち第１、第２の抵抗３１、３２の電位が変
動する。これは、反転入力端子３３−１の電位が変動す
ることを意味する。

【００２３】一方、ＭＯＳトランジスタＱｎの動作に伴
って第３のｎ^＋拡散層４０−３、すなわちドレイン電極
の電位が変動すると、この変動は第３の寄生容量Ｃｘを
通してシリコン基板４０に伝達されるので、この場合に
も、シリコン基板４０の電位が変動する。この電位の変
動は、第３の寄生抵抗Ｒｗ３と第１の寄生容量Ｃａとを
介して第１のｎ^＋拡散層４０−１に伝達されると共に、
第４の寄生抵抗Ｒｗ４と第２の寄生容量Ｃｂとを介して
第２のｎ^＋拡散層４０−２に伝達される。したがって、
この場合も第１、第２の抵抗３１、３２の電位が変動す
る。その結果、反転入力端子３３−１の電位が変動す
る。

【００２４】第１、第２の抵抗３１、３２の電位の変動
は、信号入力端子３４から入力される入力信号と共に差
動増幅回路３３により増幅されるので、反転増幅回路は
Ｓ／Ｎが低下する。第１、第２の抵抗値Ｒ１、Ｒ２がそ
れぞれ、１（ｋΩ）、１００（ｋΩ）とし、基準電圧Ｖ
ｒ、入力電圧Ｖｉがそれぞれ０（Ｖ）、１０（ｍＶ）と
すると、出力電圧Ｖｏは外部ノイズの侵入が無いものと
すると、−１（ｍＶ）となる。一方、第１、第２の寄生
容量Ｃａ，Ｃｂに起因して１（ｍＶ）の外部ノイズが反
転入力端子３３−１に加えられたとすると、１００（ｍ
Ｖ）のノイズが出力電圧Ｖｏに含まれる。

【００２５】図１９を参照して、上記した第２の方法に
ついて説明する。図１９において、図１８と同じ部分に
は同一番号を付して説明は省略する。すなわち、この反
転増幅回路は、第１、第２の抵抗３１、３２がそれぞ
れ、フィールド酸化膜４１上に形成された第１、第２の
多結晶シリコンパターン４８−１、４８−２で実現され
ていることを除けば図１８と同じである。

【００２６】図１８で説明したのと同じ理由で、反転増
幅回路はフィールド酸化膜４１に起因した第１〜第３の
寄生容量Ｃａ´，Ｃｂ´，Ｃｘ´を持つ。第１の寄生容
量Ｃａ´はシリコン基板４０と第１の多結晶シリコンパ
ターン４８−１との間に形成され、第２の寄生容量Ｃｂ
´はシリコン基板４０と第２の多結晶シリコンパターン
４８−２との間に形成される。第３の寄生容量Ｃｘ´は
シリコン基板４０と第３のｎ^＋拡散層４０−３との間に
形成される。

【００２７】通常、フィールド酸化膜４１は、この上に
形成される配線パターンにおける寄生容量の値を減少さ
せるために、他の膜、例えばＭＯＳトランジスタのゲー
ト酸化膜、よりも厚い厚さを持っている。これは、単位
面積当たりの寄生容量値が小さいことを意味する。しか
しながら、多結晶シリコンパターンはシート抵抗値が小
さいので、多結晶シリコンパターンを抵抗として使用す
るためには、大きな面積を必要とする。これは、反転増
幅回路が無視できない容量値の第１〜第３の寄生容量Ｃ
ａ´，Ｃｂ´，Ｃｘ´を持つことを意味する。

【００２８】第１〜第３の寄生容量Ｃａ´，Ｃｂ´，Ｃ
ｘ´に加えて、反転増幅回路は第１〜第４の寄生抵抗Ｒ
ｗ１´，Ｒｗ２´，Ｒｗ３´，Ｒｗ４´を持つ。第１の
多結晶シリコンパターン４８−１とｐ^＋拡散層４５との
間は、第１の寄生抵抗Ｒｗ１´と第１の寄生容量Ｃａ´
とを介して接続され、第２の多結晶シリコンパターン４
８−２とｐ^＋拡散層４５との間は、第２の寄生抵抗Ｒｗ
２´と第２の寄生容量Ｃａ´とを介して接続される。第
１の多結晶シリコンパターン４８−１と第３のｎ^＋拡散
層４０−３との間は、第３の寄生抵抗Ｒｗ３´と第１の
寄生容量Ｃａ´とを介して接続され、第２の多結晶シリ
コンパターン４８−２と第３のｎ^＋拡散層４０−３との
間は、第４の寄生抵抗Ｒｗ４´と第２の寄生容量Ｃａ´
とを介して接続される。

【００２９】外部ノイズがｐ^＋拡散層４５に侵入する
と、図１８で説明したのと同じ理由で第１、第２の抵抗
３１、３２の電位変動、すなわち反転入力端子３３−１
の電位変動を生ずる。一方、ＭＯＳトランジスタＱｎの
動作に伴って第３のｎ^＋拡散層４０−３の電位が変動し
た場合にも、反転入力端子３３−１の電位変動を生ず
る。その結果、図１８で説明したように、反転増幅回路
のＳ／Ｎが低下する。

【００３０】

【発明が解決しようとする課題】以上の説明で明らかな
ように、従来の差動増幅回路を含む半導体回路装置にお
いては、回路内に外部ノイズが侵入すると、寄生容量に
起因して、差動増幅回路の入力電圧はその振幅がある時
間差をもって個別に変動する。その結果、出力信号は振
幅が大きく変動してしまい、所定の電圧を有する出力信
号を出力することが困難になるという問題点を有してい
た。

【００３１】それ故、本発明の課題は寄生容量の影響を
低減することのできる半導体回路装置を提供することに
ある。

【００３２】

【課題を解決するための手段】本発明によれば、半導体
基板上に形成された差動増幅回路を含み、該差動増幅回
路は、第１、第２の入力端子と出力端子とを有し、しか
も前記第１の入力端子に接続された第１の抵抗を通して
入力信号を供給されると共に、前記出力端子と前記第２
の入力端子との間に接続された第２の抵抗を通して前記
出力信号をフィードバックされるように構成されている
半導体回路装置において、前記第１、第２の抵抗をそれ
ぞれ前記半導体基板上に形成された配線層内に配線パタ
ーンで形成し、しかも前記第１の抵抗と前記半導体基板
との間に形成される第１の寄生容量と前記第２の抵抗と
前記半導体基板との間に形成される第２の寄生容量とが
互いに等しくなるように形成したことを特徴とする半導
体回路装置が得られる。

【００３３】前記半導体基板は、前記第１、第２の抵抗
の下側の領域に形成された拡散層を有していても良い。

【００３４】前記配線層上に他の配線パターンが形成さ
れており、該他の配線パターンと前記第１、第２の抵抗
の間の領域には導体膜が形成されていても良い。

【００３５】前記拡散層と前記導体膜との間が第１のコ
ンタクトホールで接続され、前記導体膜と前記他の配線
パターンとの間が第２のコンタクトホールで接続されて
いても良い。

【００３６】本発明によればまた、半導体基板上に形成
された差動増幅回路を含み、該差動増幅回路は、第１、
第２の入力端子と前記半導体基板上に形成されて前記第
１、第２の入力端子の一方に接続された回路素子とを含
む半導体回路装置において、前記半導体基板上の前記回
路素子に隣接させてダミー回路素子を形成し、しかも前
記回路素子と前記半導体基板との間に形成される第１の
寄生容量と前記ダミー回路素子と前記半導体基板との間
に形成される第２の寄生容量とが互いに等しくなるよう
にし、かつ前記ダミー回路素子を前記第１、第２の入力
端子の他方に接続したことを特徴とする半導体回路装置
が得られる。

【００３７】前記ダミー回路素子は、その断面形状及び
平面形状がそれぞれ、前記回路素子の断面形状及び平面
形状と同じになるように形成されている。

【００３８】前記回路素子は、抵抗、コンデンサ、トラ
ンジスタのいずれかである。

【００３９】前記回路素子が抵抗の場合、該抵抗は前記
半導体基板に拡散層で形成される。

【００４０】

【実施例】図１〜図３を参照して本発明の第１の実施例
について説明する。本実施例は、図１４に示された基準
電圧回路に適用した例であり、回路構成自体は図１４と
同じである。本実施例による基準電圧発生回路の特徴
は、第１、第２の抵抗２１、２２をどのように形成する
かという点にある。

【００４１】図１、図２において、基準電圧発生回路は
半導体基板５０上に形成されるが、第３の抵抗２３（図
１４）、差動増幅回路２４（図１４）は便宜上図示を省
略している。第１、第２の抵抗２１、２２は、配線層５
３に形成された第１、第２の配線パターン５１、５２で
実現される。配線層５３は絶縁材料から成り、半導体基
板５０上に形成される。この基準電圧発生回路は、第１
の配線パターン５１と半導体基板５０との間に形成され
た第１の寄生容量と、第２の配線パターン５２と半導体
基板５０との間に形成された第２の寄生容量とを持つ。
ここで注目すべきことは、第１、第２の配線パターン５
１、５２は、第１、第２の寄生容量の容量値が互いに等
価になるように形成されることである。

【００４２】半導体基板５０は、その上部であって第
１、第２の配線パターン５１、５２の形成領域に対応す
るすべての領域に形成された拡散層５０−１を有してい
る。この拡散層５０−１は、半導体基板５０に起因した
電界をシールドするためのもので、ｎ^＋拡散層あるいは
ｐ^＋拡散層で実現される。

【００４３】第１、第２の配線パターン５１、５２によ
る第１、第２の寄生容量の容量値が互いに等価であるの
で、第１、第２の寄生容量は第１、第２の入力電位Ｐ
１、Ｐ２（図１４）に対して同じ影響を与える。この場
合、外部ノイズが基準電圧発生回路に侵入したとして
も、第１、第２の入力電位Ｐ１、Ｐ２は振幅、タイミン
グにおいて同じ変動を持つことになる。その結果、基準
電圧発生回路は、図３に示すように、出力電位ＯＰの変
動の無い出力信号を発生することができる。なお、拡散
層５０−１は、必須の要素では無く、削除されても良
い。

【００４４】図４を参照して、本発明による基準電圧発
生回路の変形例について説明する。この例は、配線層５
３上に第３の配線パターン５７が形成され、配線層５３
内であって第３の配線パターン５７と第１、第２の配線
パターン５１、５２との間には、導体膜５６が形成され
ている点を除けば、図２と同じである。この例でも、基
準電圧発生回路は半導体基板５０上に形成されるが、第
３の抵抗２３（図１４）、差動増幅回路２４（図１４）
は便宜上図示を省略している。

【００４５】第３の配線パターン５７は、半導体基板５
０上に形成された他の回路のために用いられる。導体膜
５６は、アルミニウムような金属材料で作られ、第１、
第２の配線パターン５１、５２を覆うことができるよう
に形成される。すなわち、導体膜５６は、第３の配線パ
ターン５７に起因した電界をシールドするためのシール
ド層として作用する。このようにして、第１、第２の配
線パターン５１、５２は、半導体基板５０に起因した電
界は拡散層５０−１によりシールドされ、第３の配線パ
ターン５７に起因した電界は導体膜５６によりシールド
される。これは、本実施例の基準電圧発生回路は、図１
に示された基準電圧発生回路よりも動作において安定す
ることを意味する。

【００４６】図５を参照して、本発明による基準電圧発
生回路の他の変形例について説明する。この例は、拡散
層５０−１と導体膜５６との間が少なくとも２つのコン
タクト穴（あるいはスルーホール）５８で接続され、第
３の配線パターン５７と導体膜５６との間が少なくとも
１つのコンタクト穴（あるいはスルーホール）５９で接
続されている点を除けば、図４の例と同じである。この
ようにすると、拡散層５０−１、導体膜５６、第３の配
線パターン５７は同電位に保持される。この電位は、ア
ース電位と同じであることが望ましい。このようにし
て、この基準電圧発生回路では、図２、図４の例に比べ
てシールド効果をより向上させることができる。なお、
この例でも第３の抵抗２３（図１４）、差動増幅回路２
４（図１４）は便宜上図示を省略している。

【００４７】図６を参照して、本発明を図１６で説明し
たような反転増幅回路に適用した場合の例について説明
する。この反転増幅回路は、第１、第２のダミー抵抗６
１、６２が第１、第２の抵抗３１、３２に隣接して半導
体基板（図示せず）上に形成されている点を除けば、図
１６に示された反転増幅回路と同じである。図１６〜図
１８を参照して説明したように、反転増幅回路は、第１
の抵抗３１とシリコン基板４０との間に形成された第１
の寄生容量Ｃａと、第２の抵抗３２とシリコン基板４０
との間に形成された第２の寄生容量Ｃｂとを持つ。後で
明らかになるように、第１のダミー抵抗６１は、第１の
抵抗３１と断面形状、平面形状が同じである。同様に、
第２のダミー抵抗６２は、第２の抵抗３２と同じ断面形
状、及び平面形状を有する。その結果、第１のダミー寄
生容量が第１のダミー抵抗６１とシリコン基板との間に
形成され、第２のダミー寄生容量が第２のダミー抵抗６
２とシリコン基板との間に形成される。

【００４８】第１の抵抗３１が差動増幅回路３３の反転
入力端子３３−１に接続されている場合には、第１のダ
ミー抵抗６１の一端は非反転入力端子３３−２に接続さ
れ、他端は開放状態にされる。同様に、第２の抵抗３２
も差動増幅回路３３の反転入力端子３３−１に接続され
ているので、第２のダミー抵抗６２の一端は非反転入力
端子３３−２に接続され、他端は開放状態にされる。

【００４９】図７を参照して、この反転増幅回路は、以
下の点を除けば図１８に示されたものと同じである。す
なわち、第１、第２のｎ^＋ダミー拡散層６６、６７がフ
ィールド酸化膜４１に設けられた第６、第７の開口４１
−６、４１−７を通してシリコン基板４０に形成され、
しかも第１、第２のｎ^＋ダミー拡散層６６、６７の一端
がそれぞれ、アルミニウム配線パターン６８、６９を通
して非反転入力端子３３−２に接続されている。言うま
でも無く、第１、第２のｎ^＋ダミー拡散層６６、６７は
それぞれ、第１、第２のダミー抵抗６１、６２として作
用する。前述した第１、第２のダミー寄生容量はそれぞ
れ、図７にＣａｄ，Ｃｂｄで示されている。

【００５０】図１８において説明したように、第１のｎ
^＋拡散層４０−１とｐ^＋拡散層４５とは、第１の寄生抵
抗Ｒｗ１と第１の寄生容量Ｃａとを介して接続され、第
２のｎ^＋拡散層４０−２とｐ^＋拡散層４５とは、第２の
寄生抵抗Ｒｗ２と第２の寄生容量Ｃｂとを介して接続さ
れている。第１のｎ^＋拡散層４０−１と第３のｎ^＋拡散
層４０−３とは、第３の寄生抵抗Ｒｗ３と第１の寄生容
量Ｃａとを介して接続され、第２のｎ^＋拡散層４０−２
と第３のｎ^＋拡散層４０−３とは、第４の寄生抵抗Ｒｗ
４と第２の寄生容量Ｃｂとを介して接続されている。

【００５１】同様に、第１のｎ^＋ダミー拡散層６６とｐ
^＋拡散層４５とは、第１のダミー寄生抵抗Ｒｗｄ１と第
１のダミー寄生容量Ｃａｄとを介して接続され、第２の
ｎ^＋ダミー拡散層６７とｐ^＋拡散層４５とは、第２のダ
ミー寄生抵抗Ｒｗｄ２と第２の寄生容量Ｃｂｄとを介し
て接続されている。第１のｎ^＋ダミー拡散層６６と第３
のｎ^＋拡散層４０−３とは、第３のダミー寄生抵抗Ｒｗ
ｄ３と第１のダミー寄生容量Ｃａｄとを介して接続さ
れ、第２のｎ^＋ダミー拡散層６７と第３のｎ^＋拡散層４
０−３とは、第４のダミー寄生抵抗Ｒｗｄ４と第２のダ
ミー寄生容量Ｃｂｄとを介して接続されている。

【００５２】ここで注目すべきは、前述したように、第
１の抵抗３１と第１のダミー抵抗６６とは互いに等価で
あることから、第１の寄生容量Ｃａと第１のダミー寄生
容量Ｃａｄとは容量値がほぼ等しく、第１の寄生抵抗Ｒ
ｗ１と第１のダミー寄生抵抗Ｒｗｄ１とは抵抗値がほぼ
等しいということである。同様に、第２の寄生容量Ｃｂ
と第２のダミー寄生容量Ｃａｂとは容量値がほぼ等し
く、第２の寄生抵抗Ｒｗ２と第２のダミー寄生抵抗Ｒｗ
ｄ２とは抵抗値がほぼ等しい。これは第３の寄生抵抗Ｒ
ｗ３と第３のダミー寄生抵抗Ｒｗｄ３及び第４の寄生抵
抗Ｒｗ４と第４のダミー寄生抵抗Ｒｗｄ４にも当てはま
る。

【００５３】図８を参照して、本発明の反転増幅回路に
おける第１のｎ^＋拡散層４０−１と第１のｎ^＋ダミー拡
散層６６との形成方法について第１の例を説明する。以
下の方法は、第２のｎ^＋拡散層４０−２と第２のｎ^＋ダ
ミー拡散層６７にも適用される。図８において、第１の
ｎ^＋拡散層４０−１と第１のｎ^＋ダミー拡散層６６とが
互いに隣接して平行に形成されている。前述したよう
に、第１のｎ^＋拡散層４０−１と第１のｎ^＋ダミー拡散
層６６とは同じ断面形状及び平面形状を有している。第
１のｎ^＋拡散層４０−１の一端はアルミニウム配線パタ
ーン４２−１（一部のみ図示）を介して信号入力端子３
４（図６）に接続されている。第１のｎ^＋拡散層４０−
１の他端はアルミニウム配線パターン４２−２（一部の
み図示）を介して反転入力端子３３−１に接続されてい
る。第１のｎ^＋ダミー拡散層６６の一端はアルミニウム
配線パターン６８（一部のみ図示）を介して非反転入力
端子３３−２に接続されている。第１のｎ^＋ダミー拡散
層６６の他端は開放されている。

【００５４】実際には、第１のｎ^＋拡散層４０−１と第
１のｎ^＋ダミー拡散層６６とは、フィールド酸化膜４１
と共に絶縁層７０で覆われる。この場合、第１のｎ^＋拡
散層４０−１の両端はそれぞれ、絶縁層７０を貫通して
形成されたコンタクト穴７１、７２を通して絶縁層７０
上のアルミニウム配線パターン４２−１、４２−２と接
続される。同様に、第１のｎ^＋ダミー拡散層６６は絶縁
層７０を貫通して形成されたコンタクト穴７３を通して
絶縁層７０上のアルミニウム配線パターン６８と接続さ
れる。

【００５５】図９を参照して、本発明の反転増幅回路に
おける第１のｎ^＋拡散層４０−１と第１のｎ^＋ダミー拡
散層６６との形成方法について第２の例を説明する。第
１のｎ^＋拡散層４０−１と第１のｎ^＋ダミー拡散層６６
とは互いに隣接して平行に形成されている。便宜上、図
８で示した絶縁層７０は図示を省略している。言うまで
も無く、第１のｎ^＋拡散層４０−１と第１のｎ^＋ダミー
拡散層６６とは同じ断面形状及び平面形状を有してい
る。この例では、アルミニウム配線パターン６８は、第
１のｎ^＋ダミー拡散層６６の他端まで延びており、第１
のｎ^＋ダミー拡散層６６はその両端においてコンタクト
穴７３、７４によりアルミニウム配線パターン６８で短
絡されている。これ以外の構造は図８と同じである。

【００５６】図１０を参照して、本発明の反転増幅回路
における第１のｎ^＋拡散層４０−１と第１のｎ^＋ダミー
拡散層６６との形成方法について第３の例を説明する。
第１のｎ^＋拡散層４０−１と第１のｎ^＋ダミー拡散層６
６とは互いに隣接して平行に形成されている。便宜上、
図８で示した絶縁層７０は図示を省略している。勿論、
第１のｎ^＋拡散層４０−１と第１のｎ^＋ダミー拡散層６
６とは同じ断面形状及び平面形状を有している。この例
では、アルミニウム配線パターン６８は、第１のｎ^＋ダ
ミー拡散層６６の中間部まで延びており、第１のｎ^＋ダ
ミー拡散層６６はこの中間部においてコンタクト穴７５
によりアルミニウム配線パターン６８と接続されてい
る。これ以外の構造は図８と同じである。

【００５７】図７に戻って、外部ノイズがｐ^＋拡散層４
５に侵入した場合について説明する。この場合には、図
１８で説明したように、シリコン基板４０に電位の変化
が生ずる。このような電位の変動は、第１の寄生抵抗Ｒ
ｗ１と第１の寄生容量Ｃａとを介して第１のｎ^＋拡散層
４０−１に伝達されると共に、第２の寄生抵抗Ｒｗ２と
第２の寄生容量Ｃｂとを介して第２のｎ^＋拡散層４０−
２に伝達される。この場合、反転端子３３−１が第１、
第２のｎ^＋拡散層４０−１、４０−２に接続されている
ので、反転端子３３−１に電位の変動が生ずる。

【００５８】一方、ｐ^＋拡散層４５に起因した電位の変
動は、第１のダミー寄生抵抗Ｒｗｄ１と第１のダミー寄
生容量Ｃａｄとを介して第１のｎ^＋ダミー拡散層６６に
伝達されると共に、第２のダミー寄生抵抗Ｒｗｄ２と第
２のダミー寄生容量Ｃｂｄとを介して第２のｎ^＋ダミー
拡散層６７に伝達される。この場合、非反転端子３３−
２が第１、第２のｎ^＋ダミー拡散層６６、６７に接続さ
れているので、非反転端子３３−２に電位の変動が生ず
る。

【００５９】前述したように、第１、第２の寄生抵抗Ｒ
ｗ１、Ｒｗ２と第１、第２のダミー寄生抵抗Ｒｗｄ１、
Ｒｗｄ２とはそれぞれ、抵抗値がほぼ等しい。第１、第
２の寄生容量Ｃａ、Ｃｂと第１、第２のダミー寄生容量
Ｃａｄ、Ｃｂｄとはそれぞれ、容量値がほぼ等しい。こ
の場合、外部ノイズがｐ^＋拡散層４５に侵入したとして
も、反転端子３３−１と非反転端子３３−２とは同じ振
幅及びタイミング（位相）の変動を持つ。これは、シリ
コン基板４０に外部ノイズに起因した電位の変動を生じ
ても、出力電圧Ｖｏの変動が同相信号除去比まで低減さ
れることを意味する。

【００６０】次に、ＭＯＳトランジスタＱｎの動作に伴
って第３のｎ^＋拡散層４０−３、すなわちドレイン電極
の電位が変動すると、この変動は第３の寄生容量Ｃｘを
通してシリコン基板４０に伝達されるので、この場合に
も、シリコン基板４０の電位が変動する。この電位の変
動は、第３の寄生抵抗Ｒｗ３と第１の寄生容量Ｃａとを
介して第１のｎ^＋拡散層４０−１に伝達されると共に、
第４の寄生抵抗Ｒｗ４と第２の寄生容量Ｃｂとを介して
第２のｎ^＋拡散層４０−２に伝達される。したがって、
この場合も反転端子３３−１の電位が変動する。

【００６１】一方、第３のｎ^＋拡散層４０−３に起因し
た電位の変動は、第３のダミー寄生抵抗Ｒｗｄ３と第１
のダミー寄生容量Ｃａｄとを介して第１のｎ^＋ダミー拡
散層６６に伝達されると共に、第４のダミー寄生抵抗Ｒ
ｗｄ４と第２のダミー寄生容量Ｃｂｄとを介して第２の
ｎ^＋ダミー拡散層６７に伝達される。この場合には、非
反転端子３３−２の電位が変動する。

【００６２】前述したように、第３、第４の寄生抵抗Ｒ
ｗ３、Ｒｗ４と第３、第４のダミー寄生抵抗Ｒｗｄ３、
Ｒｗｄ４とはそれぞれ、抵抗値がほぼ等しい。この場
合、シリコン基板４０に外部ノイズにより第３のｎ^＋拡
散層４０−３に起因した電位の変動が生じても、反転端
子３３−１と非反転端子３３−２とは同じ振幅及びタイ
ミング（位相）の変動を持つ。その結果、シリコン基板
４０に外部ノイズに起因した電位の変動を生じても、出
力電圧Ｖｏの変動が同相信号除去比まで低減される。

【００６３】ここで、第１、第２の抵抗値Ｒ１、Ｒ２が
それぞれ、１（ｋΩ）、１００（ｋΩ）とし、基準電圧
Ｖｒ、入力電圧Ｖｉがそれぞれ０（Ｖ）、１０（ｍＶ）
とする。そして、シリコン基板４０の電位変動に起因し
て反転端子３３−１に１（ｍＶ）の電位変動が生じたと
すると、非反転端子３３−２にも１（ｍＶ）の電位変動
が生じる。差動増幅回路３３が８０ｄＢの同相信号除去
比を持つとすると、出力電圧Ｖｏの変動は０．０１ｍＶ
まで低減される。このような出力電圧Ｖｏの変動は、図
１８に示されたものに比べてはるかに低い。

【００６４】なお、本発明は図１９に示された構造の反
転増幅回路にも適用できることは言うまでも無い。

【００６５】上記説明は反転増幅回路の場合であるが、
本発明は非反転増幅回路にも適用可能である。この場
合、信号入力端子３４は一定電圧Ｖｃのオフセット電圧
を受けるための電圧入力端子として用いられ、基準電圧
入力端子３５は信号電圧Ｖｓを持つ入力信号を受けるた
めの信号入力端子として用いられる。そして、出力信号
の出力電圧Ｖｏは、以下の式で与えられる。

【００６６】 Ｖｏ＝（１＋（Ｒ２／Ｒ１））・Ｖｓ−（Ｒ２／Ｒ１）・Ｖｃ いずれにしても、非反転増幅回路は、半導体基板におけ
る電位変動によるＳ／Ｎの低下無しで安定した出力信号
を出力できる。

【００６７】更に、第１、第２の抵抗３１、３２に加え
て、第１の抵抗３１に類似し、かつ信号入力抵抗として
作用する複数の抵抗を有していても良い。この場合に
は、複数のダミー抵抗が上記複数の抵抗にそれぞれ隣接
するように形成される。このような反転増幅回路は加算
回路として適用され得る。

【００６８】図１１を参照して、本発明をアナログ反転
増幅回路に適用した場合について説明する。このアナロ
グ反転増幅回路は、図６に示された反転増幅回路とは以
下の点で異なり、残りの構成は同じである。すなわち、
第３の抵抗７８が基準電圧入力端子３５と非反転端子３
３−２との間に接続され、第３のダミー抵抗７９が第３
の抵抗７８に隣接して形成されている。周知のように、
第３の抵抗７８は入力のオフセットを減少させるための
抵抗である。

【００６９】言うまでも無く、第３のダミー抵抗７９は
第３の抵抗７８と同じ断面形状、同じ平面形状を有して
いる。第３のダミー抵抗７９の一端は、第３の抵抗７８
が非反転端子３３−２に接続されているので、反転端子
３３−１に接続されている。第３のダミー抵抗７９の他
端は開放されている。図７で説明したのと同じ理由で、
このアナログ反転増幅回路も半導体基板の電位変動によ
るＳ／Ｎの低下を防止することができる。

【００７０】図１２を参照して、本発明を積分回路に適
用した場合について説明する。この積分回路は、ｎ−チ
ャンネルのＭＯＳトランジスタＱ１１、ダミーＭＯＳト
ランジスタＱｄ１１、容量値ＣのコンデンサＣ１１、ダ
ミーコンデンサＣｄ１１、及びリセット回路８０以外
は、反転増幅回路と同じ構成要素を有している。

【００７１】前述したように、第１のダミー抵抗６１
は、第１の抵抗３１に隣接して形成され、第１の抵抗３
１と同じ断面形状、平面形状を有している。同様に、ダ
ミーＭＯＳトランジスタＱｄ１１は、ＭＯＳトランジス
タＱ１１に隣接して形成され、ＭＯＳトランジスタＱ１
１と同じ断面形状、平面形状を有している。ダミーコン
デンサＣｄ１１はコンデンサＣ１１に隣接して形成さ
れ、コンデンサＣ１１と同じ断面形状、平面形状を有し
ている。

【００７２】ＭＯＳトランジスタＱ１１は、積分回路の
リセット時にコンデンサＣ１１に蓄積された電荷を放電
させるためのものである。この目的のために、ＭＯＳト
ランジスタＱ１１のゲート電極がリセット回路８０に接
続されている。言い換えれば、ＭＯＳトランジスタＱ１
１は、積分回路のリセット時にリセット回路８０により
オン状態におかれる。本例では、ＭＯＳトランジスタＱ
１１のソース電極が反転端子３３−１に接続されている
ので、ダミーＭＯＳトランジスタＱｄ１１のソース電極
は非反転端子３３−２に接続されている。ダミーＭＯＳ
トランジスタＱｄ１１のドレイン電極は開放されてい
る。また、ダミーＭＯＳトランジスタＱｄ１１のゲート
電極はリセット回路８０に接続されている。同様に、コ
ンデンサＣ１１の一端が反転端子３３−１に接続されて
いるので、ダミーコンデンサＣｄ１１の一端は非反転端
子３３−２に接続されている。ダミーコンデンサＣｄ１
１の他端は開放されている。

【００７３】ＭＯＳトランジスタＱ１１がオフ状態にお
かれると、出力電圧Ｖｏは以下の式で表される。

【００７４】Ｖｏ＝−１（１／Ｃ・Ｒ１）・Ｖｉｄｔ このようにして、積分回路は積分動作を実行する。

【００７５】図１３を参照して、図１２に示された積分
回路の構造について説明する。シリコン基板４０には第
１のｎ^＋拡散層４０−１と第１のｎ^＋ダミー拡散層６６
とが互いに隣接して形成されている。コンデンサＣ１１
とダミーコンデンサＣｄ１１も互いに隣接してシリコン
基板４０上に形成されている。更に、ＭＯＳトランジス
タＱ１１とダミーＭＯＳトランジスタＱｄ１１もまた、
シリコン基板４０に互いに隣接して形成されている。図
示していないが、ここでも図７と同様に、シリコン基板
４０にはｐ^＋拡散層４５、ＭＯＳトランジスタＱｎが形
成されているものとする。

【００７６】図７において説明したように、第１の寄生
容量Ｃａが第１のｎ^＋拡散層４０−１とシリコン基板４
０との間に形成され、第１の寄生容量Ｃａと同じ容量値
を持つ第１のダミー寄生容量Ｃａｄが第１のｎ^＋ダミー
拡散層６６とシリコン基板４０との間に形成される。第
３の寄生容量ＣｃがコンデンサＣ１１とシリコン基板４
０との間に形成され、第３の寄生容量Ｃｃと同じ容量値
を持つ第３のダミー寄生容量Ｃｃｄがダミーコンデンサ
Ｃｄ１１とシリコン基板４０との間に形成される。同様
に、第４の寄生容量ＣｄがＭＯＳトランジスタＱ１１の
ソース領域８１とシリコン基板４０との間に形成され、
第４の寄生容量Ｃｄと同じ容量値を持つ第４のダミー寄
生容量ＣｄｄがダミーＭＯＳトランジスタＱｄ１１のダ
ミーソース領域８２とシリコン基板４０との間に形成さ
れる。なお、ソース領域８１、ダミーソース領域８２は
それぞれ、ｎ^＋拡散層で実現される。

【００７７】第１のｎ^＋拡散層４０−１は、第１の寄生
抵抗Ｒｗ１、第１の寄生容量Ｃａを介してｐ^＋拡散層４
５（図７）に接続されると共に、第３の寄生抵抗Ｒｗ
３、第１の寄生容量Ｃａを介して第３のｎ^＋拡散層４０
−３（図７）に接続される。第１のｎ^＋ダミー拡散層６
６は、第１のダミー寄生抵抗Ｒｗｄ１、第１のダミー寄
生容量Ｃａｄを介してｐ^＋拡散層４５に接続されると共
に、第３のダミー寄生抵抗Ｒｗｄ３、第１のダミー寄生
容量Ｃａｄを介して第３のｎ^＋拡散層４０−３に接続さ
れる。これは、コンデンサＣ１１とダミーコンデンサＣ
ｄ１１との間にも当てはまり、ＭＯＳトランジスタＱ１
１とダミーＭＯＳトランジスタＱｄ１１とについても同
様である。

【００７８】例えば、コンデンサＣ１１は、寄生抵抗Ｒ
ｃ１、第３の寄生容量Ｃｃを介してｐ^＋拡散層４５に接
続されると共に、寄生抵抗Ｒｃ２、第３の寄生容量Ｃｃ
を介して第３のｎ^＋拡散層４０−３に接続される。

【００７９】図７で述べたのと同様の理由で、ｐ^＋拡散
層４５に起因してシリコン基板４０の電位が変動する
と、この電位変動は、第１の寄生抵抗Ｒｗ１、第１の寄
生容量Ｃａを介して第１のｎ^＋拡散層４０−１に伝達さ
れる。この電位変動はまた、寄生抵抗Ｒｃ１、第３の寄
生容量Ｃｃを介してコンデンサＣ１１に伝達される。こ
の電位変動は更に、寄生抵抗Ｒｑ１、第４の寄生容量Ｃ
ｄを介してソース領域８１に伝達される。これらの電位
変動は、反転端子３３−１の電位変動を引き起こす。

【００８０】一方、ｐ^＋拡散層４５に起因して生じたシ
リコン基板４０の電位変動は、第１のダミー寄生抵抗Ｒ
ｗｄ１、第１のダミー寄生容量Ｃａｄを介して第１のｎ
^＋ダミー拡散層６６に伝達される。この電位変動はま
た、ダミー寄生抵抗Ｒｃｄ１、第３のダミー寄生容量Ｃ
ｃｄを介してダミーコンデンサＣｄ１１に伝達される。
この電位変動は更に、ダミー寄生抵抗Ｒｑｄ１、第４の
ダミー寄生容量Ｃｄｄを介してダミーソース領域８２に
伝達される。これらの電位変動は、非反転端子３３−２
の電位変動を引き起こす。反転端子３３−１の電位変動
は、図７で説明したのと同じ理由で、非反転端子３３−
２の電位変動と振幅、タイミング（位相）において等し
い。これは、シリコン基板４０に外部ノイズに起因した
電位変動を生じても、出力電圧Ｖｏの変動は同相信号除
去比まで低減されることを意味する。

【００８１】これは、ＭＯＳトランジスタＱｎの動作に
伴って第３のｎ^＋拡散層４０−３（図７）、すなわちド
レイン電極の電位が変動した場合にも当てはまる。この
場合、第３のダミー寄生抵抗Ｒｗｄ３、寄生抵抗Ｒｃ２
及びＲｑ２、ダミー寄生抵抗Ｒｃｄ２及びＲｑｄ２が、
第１の寄生抵抗Ｒｗ１、第１のダミー寄生抵抗Ｒｗｄ
１、寄生抵抗Ｒｃ１及びＲｑ１、ダミー寄生抵抗Ｒｃｄ
１及びＲｑｄ１に代えて適用される。

【００８２】

【発明の効果】以上説明してきたように、本発明によれ
ば外部ノイズその他による半導体基板の電位変動の影響
を受けにくい、Ｓ／Ｎ比に優れた半導体回路装置を提供
することができる。

【図面の簡単な説明】

【図１】本発明を基準電圧発生回路に適用した場合につ
いて、そこに含まれる２つの抵抗の関係を説明するため
の要部の平面図である。

【図２】図１の線Ａ−Ａ´による断面図である。

【図３】図１の実施例における基準電圧発生回路に含ま
れる差動増幅回路の２つの入力端子の電位と出力端子の
電位の関係を説明するための波形図である。

【図４】図２に示された例の変形例を示した断面図であ
る。

【図５】図２に示された例の他の変形例を示した断面図
である。

【図６】本発明を反転増幅回路に適用した場合の回路図
である。

【図７】図６に示された反転増幅回路の主要部の断面構
造を示した図である。

【図８】図７に示された２つのｎ^＋拡散層の形成方法の
第１の例を説明するための図である。

【図９】図７に示された２つのｎ^＋拡散層の形成方法の
第２の例を説明するための図である。

【図１０】図７に示された２つのｎ^＋拡散層の形成方法
の第３の例を説明するための図である。

【図１１】本発明をアナログ反転増幅回路に適用した場
合の回路図である。

【図１２】本発明を積分回路に適用した場合の回路図で
ある。

【図１３】図１３に示された積分回路の主要部の断面構
造を示した図である。

【図１４】本発明が適用される基準電圧発生回路を示し
た図である。

【図１５】図１４の基準電圧発生回路に含まれる差動増
幅回路の２つの入力端子の電位と出力端子の電位の関係
を説明するための波形図である。

【図１６】本発明が適用される反転増幅回路を示した図
である。

【図１７】図１６に示された反転増幅回路に含まれる差
動増幅回路の回路図である。

【図１８】図１７に示された反転増幅回路に含まれる２
つの抵抗をｎ^＋拡散層で実現する場合の主要部の断面構
造を示した図である。

【図１９】図１７に示された反転増幅回路に含まれる２
つの抵抗を多結晶シリコン膜で実現する場合の主要部の
断面構造を示した図である。

【符号の説明】

４０ シリコン基板 ５０ 半導体基板 ５０−１ 拡散層 ５１ 第１の配線パターン ５２ 第２の配線パターン ５３ 配線層 ５６ 導体膜 ５７ 第３の配線パターン

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板上に形成された差動増幅回路
   を含み、該差動増幅回路は、第１、第２の入力端子と出
   力端子とを有し、しかも前記第１の入力端子に接続され
   た第１の抵抗を通して入力信号を供給されると共に、前
   記出力端子と前記第２の入力端子との間に接続された第
   ２の抵抗を通して前記出力信号をフィードバックされる
   ように構成されている半導体回路装置において、前記第
   １、第２の抵抗をそれぞれ前記半導体基板上に形成され
   た配線層内に配線パターンで形成し、しかも前記第１の
   抵抗と前記半導体基板との間に形成される第１の寄生容
   量と前記第２の抵抗と前記半導体基板との間に形成され
   る第２の寄生容量とが互いに等しくなるように形成した
   ことを特徴とする半導体回路装置。
2. 【請求項２】 請求項１記載の半導体回路装置におい
   て、前記半導体基板は、前記第１、第２の抵抗の下側の
   領域に形成された拡散層を有することを特徴とする半導
   体回路装置。
3. 【請求項３】 請求項２記載の半導体回路装置におい
   て、前記配線層上に他の配線パターンが形成されてお
   り、該他の配線パターンと前記第１、第２の抵抗の間の
   領域には導体膜が形成されていることを特徴とする半導
   体回路装置。
4. 【請求項４】 請求項３記載の半導体回路装置におい
   て、前記拡散層と前記導体膜との間が第１のコンタクト
   ホールで接続され、前記導体膜と前記他の配線パターン
   との間が第２のコンタクトホールで接続されていること
   を特徴とする半導体回路装置。
5. 【請求項５】 半導体基板上に形成された差動増幅回路
   を含み、該差動増幅回路は、第１、第２の入力端子と前
   記半導体基板上に形成されて前記第１、第２の入力端子
   の一方に接続された回路素子とを含む半導体回路装置に
   おいて、前記半導体基板上の前記回路素子に隣接させて
   ダミー回路素子を形成し、しかも前記回路素子と前記半
   導体基板との間に形成される第１の寄生容量と前記ダミ
   ー回路素子と前記半導体基板との間に形成される第２の
   寄生容量とが互いに等しくなるようにし、かつ前記ダミ
   ー回路素子を前記第１、第２の入力端子の他方に接続し
   たことを特徴とする半導体回路装置。
6. 【請求項６】 請求項５記載の半導体回路装置におい
   て、前記ダミー回路素子は、その断面形状及び平面形状
   がそれぞれ、前記回路素子の断面形状及び平面形状と同
   じになるように形成されていることを特徴とする半導体
   回路装置。
7. 【請求項７】 請求項５あるいは６記載の半導体回路装
   置において、前記回路素子は、抵抗、コンデンサ、トラ
   ンジスタのいずれかであることを特徴とする半導体回路
   装置。
8. 【請求項８】 請求項７記載の半導体回路装置におい
   て、前記回路素子は抵抗であり、該抵抗は前記半導体基
   板に拡散層で形成されていることを特徴とする半導体回
   路装置。