JP3858281B2 - サンプル/ホールド回路及びこれを用いた電荷転送装置、並びに電荷転送装置の駆動方法 - Google Patents
サンプル/ホールド回路及びこれを用いた電荷転送装置、並びに電荷転送装置の駆動方法 Download PDFInfo
- Publication number
- JP3858281B2 JP3858281B2 JP03652195A JP3652195A JP3858281B2 JP 3858281 B2 JP3858281 B2 JP 3858281B2 JP 03652195 A JP03652195 A JP 03652195A JP 3652195 A JP3652195 A JP 3652195A JP 3858281 B2 JP3858281 B2 JP 3858281B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- signal
- power supply
- capacitor
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
【産業上の利用分野】
本発明は、サンプル/ホールド回路及びこれを用いた電荷転送装置、並びに電荷転送装置の駆動方法に関し、特に入力信号に対して信号電圧のホールド処理を施すサンプル/ホールド回路及びこれを用いた電荷転送装置、並びに電荷転送装置の駆動方法に関する。
【0002】
【従来の技術】
図6に、例えばCCD遅延素子の出力回路に用いられるサンプル/ホールド回路の一例を示す。このサンプル/ホールド回路60は、入力バッファ61と、この入力バッファ61の出力端にドレインが接続されたトランスミッションゲート用のNchMOSトランジスタ62と、このMOSトランジスタ62のソースに一端が接続されかつ他端がグランド(接地)ラインに接続されたホールドコンデンサ63と、このホールドコンデンサ63の他端に入力端が接続された出力バッファ64とから構成されている。
【0003】
【発明が解決しようとする課題】
このサンプル/ホールド回路は、通常、CMOS回路等の他の回路と同一の基板(チップ)上に作製される。ここで、例えばCMOS回路では、信号のトランジェント部において電源‐グランド間に貫通電流が流れ、これに起因して電源レベルまたはグランドレベルが変動する。これが、図7における電源ノイズ(a)及びグランドノイズ(b)である。この両者のノイズ(a),(b)は、通常、互いに逆方向に変動している。この種のノイズ成分は、同一チップ内の他の回路からも生ずる。
【0004】
このような状態において、図7の入力信号(c)をサンプル/ホールド(S/H)パルス(d)でサンプリングした場合、ホールドコンデンサ63のグランドラインが図7(b)に示す如くノイズ成分により変動しているため、図7に示すように、サンプル/ホールドの理想的な出力信号(e)に対して実際の出力信号(f)は、ノイズ成分の影響を受けることになる。すなわち、信号成分にこのノイズ成分が重畳し、信号のレベル変動または不要なカップリングが生じるという問題があった。
【0005】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、同一チップ内の他の回路の動作に起因して発生するノイズ成分による信号レベルの変動を低減可能なサンプル/ホールド回路及びこれを用いた電荷転送装置、並びに電荷転送装置の駆動方法を提供することにある。
【0006】
【課題を解決するための手段】
本発明によるサンプル/ホールド回路は、電荷転送装置における電荷電圧変換部の出力信号を処理するサンプル/ホールド回路であって、信号ラインと電源ラインとの間に接続された第1のコンデンサと、信号ラインとグランドラインとの間に接続された第2のコンデンサとを具備し、グランドを基板とし、電源ラインをパターン配線し、電源ラインの方がグランドラインよりも抵抗成分が高くなることに起因して発生した前記グランドラインのノイズ成分よりも大きな前記電源ラインのノイズ成分のレベル差に応じて前記第1のコンデンサの容量値を前記第2のコンデンサの容量値よりも大きく設定する構成となっている。
【0007】
また、本発明による電荷転送装置は、信号電荷を転送する電荷転送部と、この電荷転送部によって転送された信号電荷を検出して電圧に変換する電荷電圧変換部と、信号ラインと電源ライン、グランドラインとの間にそれぞれ接続された第1,第2のコンデンサを有し、電荷電圧変換部の出力信号をサンプル/ホールドするとともに、グランドを基板とし、電源ラインをパターン配線し、電源ラインの方がグランドラインよりも抵抗成分が高くなることに起因して発生した前記グランドラインのノイズ成分よりも大きな前記電源ラインのノイズ成分のレベル差に応じて第1のコンデンサの容量値を第2のコンデンサの容量値よりも大きく設定するサンプル/ホールド回路とを具備する構成となっている。
【0008】
【作用】
上記構成のサンプル/ホールド回路において、信号ラインに付加されている容量値は、交流的に見た場合、第1,第2のコンデンサの各容量値を合成したものとなる。したがって、この合成容量値をサンプル/ホールド処理に必要な容量値に設定することにより、当該容量値を有するコンデンサを信号ラインとグランドライン(又は、電源ライン)との間に接続していた従来回路と同じ処理が行える。しかも、信号ラインへは電源ラインとグランドラインの両者のノイズが第1,第2のコンデンサを介して重畳されることとなるが、電源ラインのノイズとグランドラインのノイズは通常逆方向に変動しているために、両ノイズ成分は信号ライン上では互いに打ち消し合うこととなる。
【0009】
上記構成の電荷転送装置において、信号電荷は電荷転送部で転送され、電荷電圧変換部にて電圧に変換された後、サンプル/ホールド回路に供給される。サンプル/ホールド回路では、信号ラインに付加されている容量値は、交流的に見た場合、第1,第2のコンデンサの各容量値を合成したものとなる。したがって、この合成容量値をサンプル/ホールド処理に必要な容量値に設定することで、所望の信号処理を実現できる。しかも、信号ラインへは電源ラインとグランドラインの両者のノイズが第1,第2のコンデンサを介して重畳されることとなるが、電源ラインのノイズとグランドラインのノイズは通常逆方向に変動しているために、両ノイズ成分は信号ライン上では互いに打ち消し合うこととなる。
【0010】
【実施例】
以下、本発明の実施例について図面を参照しつつ詳細に説明する。
図1は、例えばサンプル/ホールド回路に適用された本発明の第1の実施例を示す回路図である。図1において、サンプル/ホールド回路10は、入力バッファ11と、この入力バッファ11の出力端にドレインが接続されたトランスミッションゲート用のNchMOSトランジスタ12と、このMOSトランジスタ12のソースに信号ラインL1を介して一端が接続されかつ他端が第1の電源(Vdd)ラインに接続された第1のホールドコンデンサ13と、一端が信号ラインL1に接続されかつ他端が第2の電源ラインであるグランド(接地)ラインに接続された第2のホールドコンデンサ14と、この信号ラインL1に入力端が接続された出力バッファ15とから構成されている。MOSトランジスタ12のゲートには、サンプル/ホールド(S/H)パルスが印加される。
【0011】
上記の回路構成において、電源ラインとグランドラインに乗る両ノイズ成分のレベルがほぼ等しいものと仮定した場合に、第1,第2のホールドコンデンサ13,14の各容量値はほぼ等しい値に設定される。しかも、図6の従来回路と同等の信号処理を行うサンプル/ホールド回路を構成するものとした場合、第1,第2のホールドコンデンサ13,14の各容量値は、図6のホールドコンデンサ63の容量値のほぼ1/2に設定される。
【0012】
すなわち、図6の従来回路におけるホールドコンデンサ63の容量値をC0、本実施例の回路における第1,第2のホールドコンデンサ13,14の各容量値をC1,C2とした場合、各容量値は次式の関係を持つ。
【数1】
C0=C1+C2
つまり、信号ラインL1に付加される容量値は、交流的に見た場合、図6の従来回路の場合も本実施例に係る回路の場合も同じである。
【0013】
次に、上記構成のサンプル/ホールド回路10の回路動作について、図2の波形図を参照しつつ説明する。ところで、サンプル/ホールド回路10は、通常、CMOS回路等の他の回路と同一の基板(チップ)上に作製されることから、例えばCMOS回路で信号のトランジェント部において電源‐グランド間に貫通電流が流れることで、電源レベルまたはグランドレベルが変動する。これが、図2における電源ノイズ(a)及びグランドノイズ(b)である。この両者のノイズ成分(a),(b)は、通常、互いに逆方向に変動しており、同一チップ内の他の回路の動作に起因しても発生する。
【0014】
このような状態において、図2の入力信号(c)をサンプル/ホールド(S/H)パルス(d)でサンプリングした場合、信号ラインL1へは、電源ラインとグランドラインの両者のノイズ成分(a),(b)が第1,第2のコンデンサ13,14を介して重畳されることになる。このとき、先述したように、電源ラインとグランドラインの両者のノイズ成分(a),(b)は通常逆方向に変動しているため、信号ラインL1上ではこのノイズ成分(a),(b)が互いに打ち消し合うことになる。その結果、サンプル/ホールドの実際の出力信号(f)においては、カップリングの影響が少なく、しかもこれによる信号レベルの変動も減少し、理想的な出力信号(e)に近い波形となる。
【0015】
なお、本実施例においては、第1,第2のホールドコンデンサ13,14の各容量値をほぼ等しい値に設定するとしたが、これに限定されるものではなく、電源ラインのノイズ成分とグランドラインのノイズ成分とのレベル差に応じて任意に設定することも可能である。例えば、本サンプル/ホールド回路10を他の回路と同一チップ上に作製した場合、グランドを基板とし、電源ラインをパターン配線とすることで、電源ラインの方がグランドラインよりも抵抗分が高くなるため、ノイズ成分のレベルも電源ラインの方がグランドラインよりも大きくなる傾向にある。
【0016】
このように、電源ラインのノイズ成分のレベルがグランドラインのノイズ成分のレベルよりも大きいときには、そのレベル差に応じて第1のホールドコンデンサ13の容量値C1を第2のホールドコンデンサ14の容量値C2よりも大きく設定することにより、信号ラインL1上では両ノイズ成分のレベルがほぼ等しくなり、しかもノイズ成分の方向が逆方向であるため、互いに打ち消し合うことになる。換言すれば、第1,第2のホールドコンデンサ13,14の各容量値を適宜設定することにより、電源ライン及びグランドラインの各ノイズ成分間にレベル差がある場合にも対応できることになる。
【0017】
図3は、例えば位相補償コンデンサを有する演算増幅器に適用された本発明の第2の実施例を示す回路図である。図3において、一対のNchMOSトランジスタQ1,Q2は各ソースが共通に接続され、かつ各ゲートが入力端子31,32に接続されている。このMOSトランジスタQ1,Q2は、各ソース共通接続点N1とグランドの間に接続された定電流源用のNchMOSトランジスタQ3と共に差動アンプ33を構成している。MOSトランジスタQ3のゲートには、所定のバイアス電圧Vggが印加されている。また、MOSトランジスタQ1,Q2の各ドレインには、PchMOSトランジスタQ4,Q5の各ドレインがそれぞれ接続されている。
【0018】
このMOSトランジスタQ4,Q5は各ゲートが共通に接続され、かつ各ソースが電源(Vdd)ラインにそれぞれ接続され、さらにMOSトランジスタQ4のゲートとドレインが共通に接続されることにより、電流ミラー回路34を構成している。MOSトランジスタQ2,Q5の各ドレイン共通接続点N2には、信号線L2を介してNchMOSトランジスタQ6のゲートが接続されている。MOSトランジスタQ6はドレインが電源ラインに接続され、かつソースが出力端子35に接続されている。このMOSトランジスタQ6は、そのソースにドレインが接続され、かつソースが接地された定電流源用のNchMOSトランジスタQ7と共に、ソースフォロワ回路構成の出力バッファ36を構成している。MOSトランジスタQ7のゲートには、バイアス電圧Vggが印加されている。
【0019】
上記構成の演算増幅器30において、出力バッファ36のMOSトランジスタQ6のゲートが接続された信号線L2と電源(Vdd)ラインとの間には第1の位相補償コンデンサ37が接続され、信号線L2とグランドラインとの間には第2の位相補償コンデンサ38が接続されている。すなわち、第1,第2の位相補償コンデンサ37,38は、信号ラインL2上の信号で位相が回ることによって起こる発振を防止し、位相補償を行うために設けられたものである。この位相補償コンデンサは、通常、電源ライン又はグランドラインと信号ラインL2との間に1個だけ接続されるものである。これに対し、本実施例においては、この1個の位相補償コンデンサの容量値を例えば均等に2分割し、第1,第2の位相補償コンデンサ37,38として置換した構成を採っている。
【0020】
次に、上記構成の演算増幅器30の回路動作について説明する。ところで、当該演算増幅器30が他の回路、例えばCMOS回路等と同一チップ上に作製された場合、CMOS回路で信号のトランジェント部において電源‐グランド間に貫通電流が流れることで、電源レベルまたはグランドレベルが変動し、これが電源ノイズ及びグランドノイズとなる。この種のノイズは、CMOS回路からだけでなく、他の回路からも発生する。このように、電源ノイズ及びグランドノイズが生じた状態で信号処理を行った場合、信号ラインL2へは、電源ラインとグランドラインの両者のノイズ成分が第1,第2の位相補償コンデンサ37,38を介して重畳されることになる。
【0021】
このとき、電源ラインとグランドラインの両者のノイズ成分は通常逆方向に変動していることから、信号ラインL2上ではこの両者のノイズ成分が互いに打ち消し合うことになる。その結果、出力バッファ36の出力信号においては、カップリングの影響が少なく、しかもこれによる信号レベルの変動も減少することになる。すなわち、信号ラインL2に付加される容量値は、交流的に見た場合、第1,第2の位相補償コンデンサ37,38の各容量値の合成となるため、本来の位相補償の効果を維持しつつ電源ライン及びグランドラインのノイズ成分の信号ラインL2への重畳を抑えることができる。
【0022】
なお、本実施例に係る演算増幅器30は、例えば、図1のサンプル/ホールド回路10における出力バッファ15を構成する演算増幅器として用いることが可能である。また、本実施例においても、第1の実施例の場合と同様に、第1,第2の位相補償コンデンサ37,38の各容量値を、電源ラインのノイズ成分とグランドラインのノイズ成分とのレベル差に応じて任意に設定することが可能である。これにより、電源ライン及びグランドラインの各ノイズ成分間にレベル差がある場合にも対応できることになる。
【0023】
図4は、例えばCRローパスフィルタ(LPF)に適用された本発明の第3の実施例を示す回路図である。図4において、入力端子41に抵抗42の一端が接続され、この抵抗42の他端は信号ラインL3を介して出力端子43に接続されている。信号ラインL3と電源(Vdd)ラインとの間には第1のLPF用コンデンサ44が接続され、信号ラインL3とグランドラインとの間には第2のLPF用コンデンサ45が接続されている。第1,第2のLPF用コンデンサ44,45は、抵抗42と共にCRローパスフィルタ40を構成している。このローパスフィルタを構成するコンデンサは、通常、電源ライン又はグランドラインと信号ラインL3との間に1個だけ接続されるものである。これに対し、本実施例においては、この1個のLPF用コンデンサの容量値を例えば均等に2分割し、第1,第2のLPF用コンデンサ44,45として置換した構成を採っている。
【0024】
次に、上記構成のLPF40の回路動作について説明する。ところで、当該LPF40が他の回路、例えばCMOS回路等と同一チップ上に作製された場合、CMOS回路で信号のトランジェント部において電源‐グランド間に貫通電流が流れることで、電源レベルまたはグランドレベルが変動し、これが電源ノイズ及びグランドノイズとなる。この種のノイズは、CMOS回路からだけでなく、他の回路からも発生する。このように、電源ノイズ及びグランドノイズが生じた状態でフィルタリング処理を行った場合、信号ラインL3へは、電源ラインとグランドラインの両者のノイズ成分が第1,第2のLPF用コンデンサ44,45を介して重畳されることになる。
【0025】
このとき、電源ラインとグランドラインの両者のノイズ成分は通常逆方向に変動していることから、信号ラインL3上ではこの両者のノイズ成分が互いに打ち消し合うことになる。その結果、LPF40の出力信号においては、カップリングの影響が少なく、しかもこれによる信号レベルの変動も減少することになる。すなわち、信号ラインL3に付加される容量値は、交流的に見た場合、第1,第2のLPF用コンデンサ44,45の各容量値の合成となるため、本来のフィルタリング処理の効果を維持しつつ電源ライン及びグランドラインのノイズ成分の信号ラインL3への重畳を抑えることができる。
【0026】
なお、この第3の実施例においても、第1,第2の実施例の場合と同様に、第1,第2のLPF用コンデンサ44,45の各容量値を、電源ラインのノイズ成分とグランドラインのノイズ成分とのレベル差に応じて任意に設定することが可能である。これにより、電源ライン及びグランドラインの各ノイズ成分間にレベル差がある場合にも対応できることになる。
【0027】
図5は、第1の実施例に係るサンプル/ホールド回路10を出力回路の一部として用いた本発明に係る電荷転送装置、例えばCCD遅延素子を示す概略構成図である。図5において、CCD遅延素子50は、信号入力INに応じた信号電荷を注入する電荷入力部51と、この注入された信号電荷を転送するCCD電荷転送部52と、このCCD電荷転送部52にて転送された信号電荷を検出して電圧に変換する電荷電圧変換部53と、この電荷電圧変換部53の出力信号に対して所定の信号処理を行う出力回路54とから構成されている。
【0028】
上記構成のCCD遅延素子50において、電荷入力部51としては、ダイオード・カット・オフ法や電荷プリセット法等の周知の構成のものを用いることができる。また、電荷電圧変換部53としては、フローティング・ディフュージョン法やフローティング・ゲート法等の周知の構成のものを用いることができる。出力回路54は、電荷電圧変換部53の出力信号に対してサンプル/ホールド等の信号処理を行うために設けられたものである。そして、この出力回路54の一部を構成するサンプル/ホールド回路として、先述した第1の実施例に係るサンプル/ホールド回路10を用いる。
【0029】
このように、CCD遅延素子50の出力回路54に、第1の実施例に係るサンプル/ホールド回路10を用いることにより、例えば出力回路54がCCD電荷転送部52のドライブ回路等の他の回路と同一チップ上に作製された場合において、他の回路動作に起因して電源ラインやグランドラインにノイズが乗った場合であっても、第1の実施例において説明した作用により、ノイズ成分の信号ラインへの重畳を抑えることができるので、ノイズに対して強いものとなる。
【0030】
なお、本例では、第1の実施例に係るサンプル/ホールド回路10を、CCD遅延素子50の出力回路54の一部を構成する回路として用いた場合について説明したが、これに限定されるものではなく、CCDエリアセンサやCCDリニアセンサなどの電荷転送部の出力回路の一部を構成する回路としても同様に用いることが可能である。また、本発明は、第1〜第3の実施例に示したサンプル/ホールド回路10、演算増幅回路30及びCRローパスフィルタ40への適用に限定されるものではなく、電源ライン又はグランドラインと信号ラインとの間に接続されたコンデンサを有する信号処理回路全般に適用し得るものである。
【0031】
【発明の効果】
以上説明したように、本発明によれば、信号ラインと電源ラインとの間に接続された第1のコンデンサと、信号ラインとグランドラインとの間に接続された第2のコンデンサとを具備し、グランドを基板とし、電源ラインをパターン配線し、電源ラインの方がグランドラインよりも抵抗成分が高くなることに起因して発生した前記グランドラインのノイズ成分よりも大きな前記電源ラインのノイズ成分のレベル差に応じて第1のコンデンサの容量値を第2のコンデンサの容量値よりも大きく設定する構成としたことにより、第1,第2の電源ラインに生じているノイズ成分を信号ライン上において互いにキャンセルすることができるので、ノイズ成分の信号ラインへの重畳を抑えることができることになる。
【図面の簡単な説明】
【図1】サンプル/ホールド回路に適用された本発明の第1の実施例を示す回路図である。
【図2】第1の実施例に係る波形図である。
【図3】位相補償コンデンサを有する演算増幅器に適用された本発明の第2の実施例を示す回路図である。
【図4】ローパスフィルタに適用された本発明の第3の実施例を示す回路図である。
【図5】本発明に係るCCD遅延素子を示す概略構成図である。
【図6】従来例を示す回路図である。
【図7】従来例に係る波形図である。
【符号の説明】
10 サンプル/ホールド回路
13 第1のホールドコンデンサ
14 第2のホールドコンデンサ
30 演算増幅器
37 第1の位相補償コンデンサ
38 第2の位相補償コンデンサ
40 CRローパスフィルタ
44 第1のLPF用コンデンサ
45 第2のLPF用コンデンサ
L1,L2,L3 信号ライン
Claims (3)
- 電荷転送装置における電荷電圧変換部の出力信号を処理するサンプル/ホールド回路であって、
信号ラインと電源ラインとの間に接続された第1のコンデンサと、
信号ラインとグランドラインとの間に接続された第2のコンデンサとを具備し、
グランドを基板とし、電源ラインをパターン配線し、電源ラインの方がグランドラインよりも抵抗成分が高くなることに起因して発生した前記グランドラインのノイズ成分よりも大きな前記電源ラインのノイズ成分のレベル差に応じて前記第1のコンデンサの容量値を前記第2のコンデンサの容量値よりも大きく設定する
ことを特徴とするサンプル/ホールド回路。 - 信号電荷を転送する電荷転送部と、
前記電荷転送部によって転送された信号電荷を検出して電圧に変換する電荷電圧変換部と、
信号ラインと電源ライン、グランドラインとの間にそれぞれ接続された第1,第2のコンデンサを有し、前記電荷電圧変換部の出力信号を処理するとともに、グランドを基板とし、電源ラインをパターン配線し、電源ラインの方がグランドラインよりも抵抗成分が高くなることに起因して発生した前記グランドラインのノイズ成分よりも大きな前記電源ラインのノイズ成分のレベル差に応じて前記第1のコンデンサの容量値を前記第2のコンデンサの容量値よりも大きく設定するサンプル/ホールド回路と
を具備することを特徴とする電荷転送装置。 - 信号ラインと電源ライン、グランドラインとの間にそれぞれ接続された第1,第2のホールドコンデンサを有し、電荷電圧変換部の出力信号を処理するサンプル/ホールド回路を具備する電荷転送装置の駆動方法であって、
グランドを基板とし、電源ラインをパターン配線し、電源ラインの方がグランドラインよりも抵抗成分が高くなることに起因して発生した前記グランドラインのノイズ成分よりも大きな前記電源ラインのノイズ成分のレベル差に応じて第1のホールドコンデンサの容量値を第2のホールドコンデンサの容量値よりも大きく設定する
ことを特徴とする電荷転送装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03652195A JP3858281B2 (ja) | 1995-02-24 | 1995-02-24 | サンプル/ホールド回路及びこれを用いた電荷転送装置、並びに電荷転送装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03652195A JP3858281B2 (ja) | 1995-02-24 | 1995-02-24 | サンプル/ホールド回路及びこれを用いた電荷転送装置、並びに電荷転送装置の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08235891A JPH08235891A (ja) | 1996-09-13 |
JP3858281B2 true JP3858281B2 (ja) | 2006-12-13 |
Family
ID=12472128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03652195A Expired - Fee Related JP3858281B2 (ja) | 1995-02-24 | 1995-02-24 | サンプル/ホールド回路及びこれを用いた電荷転送装置、並びに電荷転送装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3858281B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6215337B1 (en) * | 1999-01-12 | 2001-04-10 | Qualcomm Incorporated | Linear sampling switch |
JP2001292041A (ja) * | 2000-04-07 | 2001-10-19 | Fujitsu Ltd | オペアンプおよびそのオフセットキャンセル回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01171315A (ja) * | 1987-12-25 | 1989-07-06 | Nec Corp | 半導体集積回路 |
JPH0340300A (ja) * | 1989-07-06 | 1991-02-21 | Matsushita Electric Ind Co Ltd | サンプルホールド回路 |
JP2652258B2 (ja) * | 1990-04-20 | 1997-09-10 | 富士写真フイルム株式会社 | Ccd出力回路 |
JPH0722611A (ja) * | 1993-06-22 | 1995-01-24 | Sony Corp | 電荷転送装置 |
JPH0746060A (ja) * | 1993-07-27 | 1995-02-14 | Murata Mfg Co Ltd | 演算増幅器 |
-
1995
- 1995-02-24 JP JP03652195A patent/JP3858281B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08235891A (ja) | 1996-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4766769B2 (ja) | 半導体集積回路 | |
US5124663A (en) | Offset compensation CMOS operational amplifier | |
US7479826B2 (en) | Chopper amplifier circuit and semiconductor device | |
JPH0113766B2 (ja) | ||
KR100245902B1 (ko) | 캐스코드 상보형 금속 산화물 반도체 증폭기의 안정화 과도 응답 | |
JPH0559605B2 (ja) | ||
JPH02219314A (ja) | スイッチドキャパシタを備えた全差動フィルタ | |
JP3858281B2 (ja) | サンプル/ホールド回路及びこれを用いた電荷転送装置、並びに電荷転送装置の駆動方法 | |
US5959490A (en) | High speed low voltage swing receiver for mixed supply voltage interfaces | |
JPH0423447B2 (ja) | ||
EP1093221A1 (en) | A compact differential transconductance amplifier and a method of operation thereof | |
US20030218491A1 (en) | Master clock input circuit | |
JP3784382B2 (ja) | 半導体集積回路 | |
JP2505390B2 (ja) | 差動増幅回路 | |
JP3183909B2 (ja) | マイクロ波ミキサ回路 | |
KR20010020992A (ko) | 안정된 기준전압을 발생하는 기준전압발생회로 및 이를사용하는 반도체장치 | |
SU1676065A1 (ru) | Операционный усилитель на КМОП транзисторах | |
JPH0512884B2 (ja) | ||
JPH06268457A (ja) | 演算増幅回路 | |
JP2001339275A (ja) | フィルタ回路とこれを用いた検波回路 | |
KR20000048133A (ko) | 레벨 시프트 회로와, 그 회로를 이용한 입력 회로 및 출력회로 | |
JPH07115334A (ja) | ボルテージフォロア回路 | |
JP3052039B2 (ja) | 入力アンプ回路 | |
JPH0439159B2 (ja) | ||
JPS60140908A (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060911 |
|
LAPS | Cancellation because of no payment of annual fees |