JP3183909B2 - マイクロ波ミキサ回路 - Google Patents

マイクロ波ミキサ回路

Info

Publication number
JP3183909B2
JP3183909B2 JP19019291A JP19019291A JP3183909B2 JP 3183909 B2 JP3183909 B2 JP 3183909B2 JP 19019291 A JP19019291 A JP 19019291A JP 19019291 A JP19019291 A JP 19019291A JP 3183909 B2 JP3183909 B2 JP 3183909B2
Authority
JP
Japan
Prior art keywords
mixer circuit
signal
microwave mixer
transistor elements
microwave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19019291A
Other languages
English (en)
Other versions
JPH04330809A (ja
Inventor
寿一 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19019291A priority Critical patent/JP3183909B2/ja
Publication of JPH04330809A publication Critical patent/JPH04330809A/ja
Application granted granted Critical
Publication of JP3183909B2 publication Critical patent/JP3183909B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Superheterodyne Receivers (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、例えばマイクロ波ア
ップコンバータあるいはダウンコンバータに用いられる
マイクロ波ミキサ回路に関する。
【0002】
【従来の技術】従来のマイクロ波アップコンバータに用
いられるマイクロ波ミキサ回路にあっては、一般に図3
に示すように構成される。図3において、点線で囲まれ
る部分はMMIC(モノリシック・マイクロ波集積回
路)内を示している。
【0003】伝送信号は非反転信号+SIF、反転信号−
IFの平衡入力形式で与えられ、それぞれ差動対をなす
第1、第2のFET(電界効果トランジスタ)素子Q
1,Q2の各ゲート電極に供給される。第1、第2のF
ET素子Q1,Q2の共通ソース電極には第3のFET
素子Q3及び抵抗R1による定電流源を介して端子cに
接続される。この端子cはVS 電源に接続される。
【0004】また、上記伝送信号に混合する局部発振信
号は非反転信号+SL0、反転信号−SL0の平衡入力形式
で与えられ、非反転信号+SL0は第2のFET素子Q2
と直列接続される第4のFET素子Q4のゲート電極に
供給され、反転信号−SL0は第1のFET素子Q1と直
列接続される第5のFET素子Q5のゲート電極に供給
される。第4及び第5のFET素子Q4,Q5の各ドレ
イン電極はそれぞれ端子a,bに接続される。以上の回
路構成はMMIC化されている。
【0005】上記端子a,bはそれぞれ抵抗R2,R3
を介してVD 電源に接続され、また端子aにはインダク
タL1の一方端が接続され、このインダクタL1の他方
端はコンデンサC1を介して接地されると共に、ミキサ
出力端となる。インダクタL1及びコンデンサC1はフ
ィルタ回路を構成している。
【0006】すなわち、端子a,bには伝送信号と局部
発振信号との混合出力が互いに逆極性で得られるが、こ
こには局部発振信号SL0の周波数成分の漏れがある。そ
こで、MMIC外部において、Q2のドレイン出力をイ
ンダクタL1及びコンデンサC1によるフィルタ回路に
通してその漏れをアースへ逃がし、必要な周波数成分の
みを出力するようにしている。
【0007】尚、ここではアップコンバータとして使用
するので、上記伝送信号SIFは局部発振信号SL0より周
波数が低い。局部発振信号SL0の周波数を伝送信号±S
IFより低くし、±SIFよりSOUT の周波数が低くなるよ
うにすれば、ダウンコンバータとなる。
【0008】しかしながら、マイクロ波ミキサ回路で
は、MMIC化に際して、局部発振信号を不平衡入力形
式で与えることが多くなってきているのに対し、上記の
ような従来の構成では、その不平衡入力の局部発振信号
をいったん平衡入力に変換しなければならず、回路構成
が複雑となる。また、局部発振信号の漏れをなくすため
のフィルタ回路を外付部品で構成しており、これらはM
MIC内部に構成することはその値からみて極めて困難
である。このため、回路全体をIC内に組み込むことが
できず、当該回路を利用する装置の大型化、コスト上昇
を招いていた。
【0009】
【発明が解決しようとする課題】以上述べたように従来
のマイクロ波ミキサ回路は、混合する信号を不平衡入力
形式で与えられた場合、これをいったん平衡入力に変換
しなければならず、回路構成が複雑となる。また、混合
する信号の漏れをなくすためのフィルタ回路をその値か
らみて外付部品で構成しなければならず、回路全体をI
C内に組み込むことができず、当該回路を利用する装置
の大型化、コスト上昇を招いていた。
【0010】そこで、この発明は上記の欠点を除去すべ
くなされたもので、その目的とするところは、混合信号
が不平衡入力形式で与えられても、平衡入力形式に変換
することなく直接的に混合することができ、しかも混合
信号の漏れをIC内部で処理することができ、利用する
装置の小型化、コスト低減を図り得るマイクロ波ミキサ
回路を提供することにある
【0011】
【課題を解決するための手段】上記目的を達成するため
にこの発明に係るマイクロ波ミキサ回路は、制御電極が
それぞれ被混合信号の非反転入力端、反転入力端に接続
され、各一方の被制御電極が共通接続される第1及び第
2のトランジスタ素子と、制御電極が混合信号の入力端
に接続され、その一方の被制御電極が前記第1及び第2
のトランジスタ素子の共通被制御電極に接続され、その
他方の被制御電極が低電位電極に接続される第3のトラ
ンジスタ素子と、前記第1及び第2のトランジスタ素子
の各一方の被制御電極と高電位電極との間に接続される
第1及び第2の抵抗素子と、前記第3のトランジスタ素
子の被制御電極間に接続される容量素子とを具備し、前
記第1及び第2のトランジスタ素子の各一方の被制御電
極のいずれか一方を出力端に接続して構成される。
【0012】
【0013】
【作用】上記目的を達成する構成のマイクロ波ミキサ回
路では、差動対をなす第1及び第2のトランジスタ素子
をそれぞれ平衡入力形式で与えられる一対の被混合信号
で駆動し、その差動回路の電流源となる第3のトランジ
スタ素子を混合信号で駆動して、第1または第2のトラ
ンジスタ素子の高電位側の被制御電極に発生する電圧を
混合出力とするようにしている。
【0014】さらに、第3のトランジスタ素子の被制御
電極間に容量素子を接続して、第3のトランジスタ素子
から第1及び第2のトランジスタ素子へ流れようとする
混合信号の漏れ成分を、容量素子を介して低電位電極へ
流すようにしている。
【0015】
【実施例】以下、この発明の一実施例を図1を参照して
詳細に説明する。図1において、点線で囲まれる部分は
MMIC(モノリシック・マイクロ波集積回路)内を示
している。
【0016】伝送信号は非反転信号+SIF、反転信号−
IFの平衡入力形式で与えられ、それぞれ差動対をなす
第1、第2のFET素子Q11,Q12の各ゲート電極に供
給される。第1、第2のFET素子Q11,Q12の共通ソ
ース電極には第3のFET素子Q13のドレイン電極が接
続されており、このQ13のゲート電極には上記伝送信号
より周波数の高い局部発振信号SL0が供給される。
【0017】上記第1、第2のFET素子Q11,Q12の
各ドレイン電極はそれぞれ端子a,bを介し、さらに抵
抗R11,R12を介してVD 電源に接続され、第3のFE
T素子Q13のソース電極は端子cを介してVS 電源に接
続される。端子aはインダクタL11及びコンデンサC11
によるLCフィルタ回路の入力端に接続され、このフィ
ルタ回路の出力端はミキサ出力端となっている。
【0018】すなわち、第1、第2のFET素子Q11,
Q12の共通ソース電極は、第3のFET素子Q13を介
し、局部発振信号SL0に応じて変動している。このた
め、差動対をなすQ11,Q12の各ゲート電極に伝送信号
±SIFが与えられると、局部発振信号SL0の周波数が加
算されて、第2のFET素子Q12のドレイン電極に現れ
る。
【0019】したがって、上記構成によるマイクロ波ミ
キサ回路は、不平衡入力形式の局部発振信号SL0で第3
のFET素子Q13を駆動し、伝送信号±SIFで駆動され
る差動対FET素子Q11,Q12の電流量を制御している
ので、端子aに伝送信号±SIFと局部発振信号SL0の混
合信号を得ることができる。
【0020】ところで、前述したように、端子aには局
部発振信号SL0の周波数成分の漏れがある。そこで、図
1では、MMIC外部において、Q12のドレイン出力を
インダクタL11及びコンデンサC12によるフィルタ回路
に通してその漏れをアースへ逃がし、必要な周波数成分
のみを出力するようにしている。
【0021】しかしながら、上記構成のように、局部発
振信号SL0の漏れをなくすためのフィルタ回路を外付部
品で構成すると、当該回路を利用する装置の大型化、コ
スト上昇を招く。
【0022】そこで、図2(図1と同一部分には同一符
号を付してその説明を省略する)に示すように、IC内
部で第3のFET素子Q13のドレイン−ソース間に容量
素子C12を接続し、抵抗R11,R12をIC内部に構成す
る。そして、第1及び第2のFET素子Q11,Q12の各
ドレインをそれぞれ抵抗R11,R12を介し、共に端子c
を介してVD 電源に接続し、Q12のドレインを出力端子
dに接続する。
【0023】上記構成によれば、第3のFET素子Q13
から第1及び第2のFET素子Q11,Q12へ流れようす
る局部発振信号SL0の漏れ成分を、第3のFET素子Q
13のドレイン−ソース電極間に接続した容量素子C12
を介してVS 電極へ流してしまう。このため、従来外付
け部品で構成していたフィルタ回路が不要となる。
【0024】この場合、容量素子C12はFET素子Q13
のドレイン電位が低いため、比較的小さい値でよく、I
C内に組み込むことが可能である。一方、抵抗R11,R
12もIC内に組み込める程度の値である。したがって、
上記構成によるミキサ回路は全てIC内で構成すること
ができ、これによって当該回路を用いる装置の小型化、
コスト低下を図ることができる。
【0025】尚、この発明はアップコンバータ、ダウン
コンバータのいずれであっても適用可能なことはもちろ
んである。また、Q11〜Q13はFET素子に限定される
ものではなく、バイポーラトランジスタであっても同様
に実施可能である。
【0026】
【発明の効果】以上のようにこの発明によれば、混合信
号が不平衡入力形式で与えられても、平衡入力形式に変
換することなく直接的に混合することのできるマイクロ
波ミキサ回路を提供することができる。また、混合信号
の漏れをIC内部で処理することができ、利用する装置
の小型化、コスト低減を図り得るマイクロ波ミキサ回路
を提供することができる。
【図面の簡単な説明】
【図1】 この発明に係るマイクロ波ミキサ回路の第1
の実施例の構成を示す回路図。
【図2】 この発明に係るマイクロ波ミキサ回路の第2
の実施例の構成を示す回路図。
【図3】 従来のマイクロ波ミキサ回路の構成を示す回
路図。
【符号の説明】
Q11〜Q13…FET素子、a〜d…端子、L11…インダ
クタ、C11…コンデンサ、C12…容量素子、R11,R12
…抵抗。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03D 7/12 H03D 7/14

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 制御電極がそれぞれ被混合信号の非反転
    入力端、反転入力端に接続され、各一方の被制御電極が
    共通接続される第1及び第2のトランジスタ素子と、 制御電極が混合信号の入力端に接続され、その一方の被
    制御電極が前記第1及び第2のトランジスタ素子の共通
    被制御電極に接続され、その他方の被制御電極が低電位
    電極に接続される第3のトランジスタ素子と、 前記第1及び第2のトランジスタ素子の各一方の被制御
    電極と高電位電極との間に接続される第1及び第2の抵
    抗素子と 前記第3のトランジスタ素子の被制御電極間に接続され
    る容量素子と を具備し、 前記第1及び第2のトランジスタ素子の各一方の被制御
    電極のいずれか一方を出力端に接続するようにしたこと
    を特徴とするマイクロ波ミキサ回路。
  2. 【請求項2】 前記第1及び第2のトランジスタ素子の
    各一方の被制御電極のいずれか一方と出力端との間に不
    要な周波数成分を遮断するフィルタ回路を介在させるよ
    うにしたことを特徴とする請求項1記載のマイクロ波ミ
    キサ回路。
  3. 【請求項3】 前記第1乃至第3のトランジスタ素子は
    同一チップ上にモノリシック集積回路化するようにした
    ことを特徴とする請求項1記載のマイクロ波ミキサ回
    路。
  4. 【請求項4】 前記第1乃至第3のトランジスタ素子及
    び容量素子は同一チップ上にモノリシック集積回路化す
    るようにしたことを特徴とする請求項1記載のマイクロ
    波ミキサ回路。
  5. 【請求項5】 前記第1乃至第3のトランジスタ素子は
    電界効果トランジスタであることを特徴とする請求項1
    記載のマイクロ波ミキサ回路。
  6. 【請求項6】 前記第1乃至第3のトランジスタ素子は
    バイポーラトランジスタであることを特徴とする請求項
    1記載のマイクロ波ミキサ回路。
  7. 【請求項7】 前記被混合信号はマイクロ波信号であ
    り、前記混合信号は局部発振信号であることを特徴とす
    る請求項1記載のマイクロ波ミキサ回路。
  8. 【請求項8】 前記被混合信号に対して前記出力端から
    高い周波数信号を出力するアップコンバータとして使用
    することを特徴とする請求項7記載のマイクロ波ミキサ
    回路。
  9. 【請求項9】 前記被混合信号に対して前記出力端から
    低い周波数信号を出力するダウンコンバータとして使用
    することを特徴とする請求項7記載のマイクロ波ミキサ
    回路。
JP19019291A 1991-03-01 1991-07-30 マイクロ波ミキサ回路 Expired - Fee Related JP3183909B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19019291A JP3183909B2 (ja) 1991-03-01 1991-07-30 マイクロ波ミキサ回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3627091 1991-03-01
JP3-36270 1991-03-01
JP19019291A JP3183909B2 (ja) 1991-03-01 1991-07-30 マイクロ波ミキサ回路

Publications (2)

Publication Number Publication Date
JPH04330809A JPH04330809A (ja) 1992-11-18
JP3183909B2 true JP3183909B2 (ja) 2001-07-09

Family

ID=26375308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19019291A Expired - Fee Related JP3183909B2 (ja) 1991-03-01 1991-07-30 マイクロ波ミキサ回路

Country Status (1)

Country Link
JP (1) JP3183909B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949211B1 (ko) * 2007-08-21 2010-03-24 연세대학교 산학협력단 비제로 복귀 신호에서 비트의 천이점을 추출하는 회로와이를 이용한 위상 잠금 클록 복원 회로 및 상기 회로를제어하는 방법.
WO2010041780A1 (en) * 2008-10-07 2010-04-15 Industry-Academic Cooperation Foundation Yonsei University Bit-transition point extraction circuit and injection-locked clock recovery circuit for nrz-coded signal and method for controling the circuit

Also Published As

Publication number Publication date
JPH04330809A (ja) 1992-11-18

Similar Documents

Publication Publication Date Title
KR940009399B1 (ko) d.c.차단 캐패시터 회로 및 직접 변환 수신기
JP4536528B2 (ja) 差動用低雑音バイアス回路及び差動信号処理装置
US5495194A (en) High frequency multiplier
JP3183909B2 (ja) マイクロ波ミキサ回路
JPH0239888B2 (ja)
JP3111939B2 (ja) ミキサ回路
EP0322157A1 (en) Active low-pass filter for use with high frequency signal source apparatus
JPH10209813A (ja) 不平衡−平衡変換回路
JP3031260B2 (ja) ミキサ回路
JP3858281B2 (ja) サンプル/ホールド回路及びこれを用いた電荷転送装置、並びに電荷転送装置の駆動方法
JPH04354407A (ja) 周波数ディスクリミネータ
JP2001339275A (ja) フィルタ回路とこれを用いた検波回路
JPH04172004A (ja) 差動回路
JPH02296408A (ja) 差動増幅回路
JPS59191907A (ja) ミキサ回路
JP2564341B2 (ja) 高周波信号切換回路を用いた平衡変換回路
JPS63142716A (ja) 入力切換回路
JPS59193610A (ja) ミキサ回路
JPH09167941A (ja) ローパスフィルタ
JPH0339927Y2 (ja)
JP2752019B2 (ja) 液晶表示装置用ガンマ補正回路
JPH0220165B2 (ja)
JPH0153804B2 (ja)
JPH05343923A (ja) 半導体装置
JPH04163959A (ja) アナログ・ディジタル回路の電源回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080427

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees