JPH0439159B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は電荷結合素子の出力回路およびその駆
動法に関するものである。

電荷結合素子（以後CCDと記す）は1970年に
発表されて以来、従来からの高度の集積回路技術
を基盤としてその発展とともに急速な開発が進め
られ、近年固体撮像、アナログ遅延線、メモリ等
の各種の応用がなされるようになつた。特に
CCDを用いた固体撮像素子あるいはアナログ遅
延線は低消費電力、小型軽量、高集積化が可能、
高Ｓ／Ｎが得られる等、多くの特徴を有し近年そ
の開発が盛んである。ところでこれら電荷結合素
子を出力部は通常、浮遊拡散層およびオンチツプ
出力アンプによつて構成されている。またこの出
力部の駆動においては浮遊拡散層をデータレート
で周期的にリセツトすることにより基準電位に設
定する。出力の浮遊拡散層に転送されてきた電荷
は浮遊拡散層に付随した容量により電圧に変換さ
れ、この基準電位からの電位変化として検知され
る。ところがこの駆動法においては浮遊拡散層を
リセツトするためのトランジスタ（以後リセツト
トランジスタと記す）のゲートおよびこの浮遊拡
散層との間に存在するオーバラツプ容量を介して
信号成分に不要なリセツトパルスのフイードスル
ー成分が混入する。このフイードスルー成分は本
来信号とは無関係の成分であり、CCDの出力信
号を処理する上で極めて不都合であつた。これは
例えばCCDの本来の出力信号電圧が微弱な場合
にはむしろフイードスルー成分の方が大きくなり
信号を増幅しようとしてもこのフイードスルー成
分によつてアンプが飽和してしまうためである。
またこのフイードスルー成分のゆらぎに寄因する
ノイズも混入し特にこのフイードスルー電圧が大
きな場合には問題であつた。従来このような事を
避けるためにCCDの出力信号処理回路において
はノツチフイルタあるいはローパスフイルタを用
いてこれら不要成分を除去していたが、フイード
スルー成分が大きな場合には一段のフイルタでは
不充分であり複数段のフイルタを使用しなければ
ならなかつた。

第１図は従来のCCDの出力部近傍の主要部の
構造を示す。第１図においては出力部近傍の
CCDの断面図および出力アンプの等価回路を示
す。第１図においては１は一導電型を有する半導
体基板、２はこの基板上に形成された反対導電型
を有する半導体領域で本素子においては埋込みチ
ヤネルを形成する。３は出力の浮遊拡散層、４，
５はこの浮遊拡散層を基準電位にリセツトするた
めのトランジスタすなわちリセツトトランジスタ
のドレイン（以後リセツトドレインと記す）およ
びゲート（以後リセツトゲートと記す）である。
６はリセツトゲート５および浮遊拡散層３との間
に存在するオーバラツプ容量である。Ｑ１，Ｑ２
は出力アンプを構成するトランジスタで９，８，
１０および１１，１２，１３はそれぞれＱ１，Ｑ
２のドレイン、ゲート、ソースでありＱ１のソー
ス１０およびＱ２のドレイン１１とは共通に接続
されいわゆるソースフオロワアンプを構成する。
Ｑ１のゲート８は信号入力端子となり、配線１４
により浮遊拡散層と結合されている。７は浮遊拡
散層に付随する容量Ｃ２である。２３はソースフ
オロワアンプの電源端子、２４は信号出力端子、
２６はアンプの基準電位を決める端子で通常は接
地電位である。２５はトランジスタＱ２のゲート
をバイアスする端子である。１５〜１７はCCD
の転送電極であり浮遊拡散層３に隣接する転送電
極１７は通常直流電位に保持される。１８〜２０
は転送電極１５〜１７の端子、２１はリセツトゲ
ート５の端子、２２はリセツトドレイン４の端子
である。

CCDを転送されてきた電荷は転送電極１６に
印加されるパルスがローレベルになると電極１７
直下を経由して出力の浮遊拡散層３へ流入し容量
Ｃ２により電圧に変換されソースフオロワアンプ
を介して端子２４より出力される。

第２図はこのCCDを駆動するためのパルス波
形の一部を示しφ_Vは転送電極１６の端子１９に
印加されるパルス波形、φ_Rはリセツトゲート電
極５の端子２１に印加されるパレス波形、V_Oは
浮遊拡散層３での出力電圧波形であり、ソースフ
オロワの出力端子２４にはほぼ相似の波形が得ら
れる。第２図の時刻t₀においてφ_Rはハイレベルと
なりV_Oはリセツトドレイン４への印加電圧V_RDに
設定され、時刻t₁においてφ_Rがローレベルとなる
とV_Oは基準電位V_Rになる。このときV_OはV_RDと
V_Rの差に相当する変化V_Fを受ける。これはφ_Eが
オフスルときに結合容量Ｃ１を介して浮遊拡散層
にパルスが漏れ込むためでありフイードスルー成
分と呼ばれている。つぎに時刻t₂においてφ_Vパル
スがオフすると電極１６直下に蓄積されていた電
荷は浮遊拡散層へ流入し、容量Ｃ２両端の電位変
化V_SIGすなわち信号電圧として現われる。時刻t₃
は信号がホールドされている時間であり、時刻t₄
においてリセツトパルスφ_Rがオンすると再び時
刻t₀の状態に戻り前記したと同様の動作を繰り返
す。ところで前記したフイードスルー成分V_Fの
値は通常数百ｍＶ程度であり、信号電圧V_SIGの値
が微弱な場合にはむしろV_Fの方が極めて大きく
なり信号成分のみ増幅しようとする場合にはアン
プが飽和し不都合なことになる。このため従来は
ソースフオロワアンプのバイアス点をシフトさせ
ることによりV_Fの成分を見かけ上なくしていた。
第３図はこのことを説明するための図でソースフ
オロワアンプの入出力特性の一例を示す。図で横
軸はソースフオロワアンプの入力電圧V_IN、縦軸
は出力電圧V_OUTである。いま図中に示すように
入力信号Vinのリセツトレベルがソースフオロワ
アンプの入力飽和レベルに一致するように設定し
ておくと出力信号V_OUTとしてはフイードスルー
成分の抑圧された信号が得られることがわかる。
このような事は実際のデバイスにおいてはリセツ
トドレインの電圧V_RDあるいはソースフオロワア
ンプの端子２３へ印加される電圧V_DD等を調整す
ることによつて実現できる。しかしながらこのこ
とは必ずしもCCDの最適動作条件とは整合しな
いという欠点があつた。

本発明の目的は前記従来の欠点を除去した新し
い電荷転送素子の出力回路およびその駆動法を提
供することにある。

本発明によれば一導電型の半導体上に形成さ
れ、電荷転送部と該電荷転送部に隣接して設けら
れた出力回路とを具備し、該出力回路は浮遊拡散
層と該浮遊拡散層をリセツトするトランジスタと
浮遊拡散層の電位変化を検知するトランジスタと
により構成される電荷結合素子の出力回路におい
て、前記電位を検知するトランジスタのソース端
子と共通にソースが結線されたトランジスタを有
し、該トランジスタのドレインは前記トランジス
タのドレインと共通あるいは分離して配線され、
前記トランジスタのゲートは該トランジスタのソ
ースと共通に接続されていることを特徴とする電
荷結合素子の出力回路が得られる。

さらに本発明によれば浮遊拡散層をリセツトす
るトランジスタと浮遊拡散層の電位変化を検知す
るトランジスタと該トランジスタのソースと共通
にソースおよびゲートが結線されたトランジスタ
を有する電荷結合素子の出力回路の前記トランジ
スタのドレインには浮遊拡散層の電位変化分に含
まれ、前記リセツトするトランジスタからの誘導
によるフイードスルー成分の少なくとも一部成分
を除去するに必要な直流電圧あるいは前記リセツ
トするトランジスタのゲートに印加されるリセツ
トパルスとは逆相のパルス電圧を印加することを
特徴とする電荷結合素子の出力回路の駆動法が得
られる。

以下本発明について図面を用いて詳細に説明す
る。第４図は本発明による出力回路の一実施例を
示す。本図においてはCCDは省略されている。
第４図においてＱ３は新しく追加されたトランジ
スタであり、３０，３１，３２はそれぞれトラン
ジスタＱ３のドレイン、ゲート、ソースを示す。
３３はドレイン端子、３４はゲート端子でありト
ランジスタＱ１のソースはトランジスタＱ３のソ
ースおよびゲートと共通接続されトランジスタＱ
２のドレイン１１と結合される。３４は出力端子
である。他の同一要素は第１図と共通の番号で示
す。第４図において端子３３には所定の電圧が印
加される。また端子３３は端子２３と共通に接続
されてもよい。つぎに本発明による駆動法の一実
施例によりこの出力回路の動作について説明す
る。第５図はこの出力回路の動作を説明するため
の図で本出力回路の理想的な入出力特性の一例を
示す。本発明によれば本出力回路の端子３３には
ある一定の直流電圧（以下V_GBと記す）が印加さ
れる。曲線Ａ，Ｂ，Ｃ，Ｄ，はこのV_GBをパラメ
ータとしたものである。V_GBの値をより小さくす
ることにより入出力特性曲線のカーブはＡ，Ｂ，
Ｃ，Ｄように変化する。すなわちV_GBの値に応じ
てある入力電圧以上では出力V_OUTが飽和する傾
向を示す。すなわち本回路によればV_GBの値を調
節することによりある一定の入力電圧値以上では
出力電圧を飽和させ得ることがわかる。したがつ
て例えば第２図に示される浮遊拡散層での出力波
形V_Oの基準電位V_Rが本回路の入力飽和点となる
べくV_GBを調節することによりV_R以上のフイード
スルー成分V_Fの少なくとも一部分は本回路出力
において消去させ得ることがわかる。第６図は本
発明による駆動法の他の実施例を説明するための
図である。第６図においてφ_V、φ_R、V_Oは第２図
に示すものと同様の波形を示す。本実施例におい
ては新たにパルスφ_Qが追加されている。このパ
ルスφ_Qはリセツトパルスφ_Rとは逆相関係にあり、
第４図に示す出力回路のトランジスタＱ３のドレ
イン３０の端子３３に印加される。V_Oは浮遊拡
散層あるいはＱ１のゲート８の電位変化、V_Pは
出力端子３５での電位変化すなわち出力波形であ
る。前記したパルスφ_Qの電圧振幅値およびロー
レベルの値は出力電圧V_Pに含まれるフイードス
ルー成分の少なくとも一部分が消去されるような
値に選ばれる。ここでφ_Qのローレベルは前記し
た駆動法における直流電圧V_GBに対応し本出力回
路の入出力特性における飽和特性を制御する役目
をはたし、他方φ_Qの電圧振幅値はリセツトパル
スφ_Rの過渡的な電圧変化にともない発生した出
力電圧波形V_Oに含まれるフイードスルー成分の
過渡特性を打ち消す役目を果たす。この結果本発
明によれば出力端子３５での出力波形はV_Pで示
されるようにフイードスルー成分が抑制された波
形として出力される。

第７図は本発明による出力回路の他の一実施例
について示す。前記第４図に示した出力回路は基
本的にはソースフオロワが一段の出力回路である
が第７図はソーンフオロワ二段の出力回路であ
り、二段目のソースフオロワに本発明による回路
が適用されている。第７図でトランジスタＱ４，
Ｑ６は二段目のソースフオロワ回路を構成し、ト
ランジスタＱ５は第４図のＱ３と等価の働きをす
る。４２，４３，４４，４６，４７，４８，５
０，５１，５２はそれぞれトランジスタＱ４，Ｑ
５，Ｑ６のドレイン、ゲート、ソースである。ト
ランジスタＱ４，Ｑ５のソースおよびトランジス
タＱ６のドレインは共通接続され出力端子４９と
なる。５３はＱ６のゲート端子、５４はＱ６のソ
ース端子である。トランジスタＱ５のドレイン端
子４５には前記した直流電圧V_GBあるいはパルス
電圧φ_Qを印加することにより出力端子４９には
フイードスルーの抑制された出力波形が得られ
る。

以上述べたように本発明によればフイードスル
ー成分の抑制されたCCDの出力波形が得られ出
力信号処理回路をより簡略化させ得ることができ
る。また本発明は他の回路、例えばインバータ、
ゲート接地回路あるいはフローテイングゲートア
ンプ等と組み合わせても適用し得ることは明らか
である。

【図面の簡単な説明】

第１図は従来のCCDの出力部近傍の主要部の
構造、第２図はCCDの駆動波形および出力波形
の一例、第３図は従来の出力回路の入出力特性、
第４図は本発明によるCCDの出力回路の一実施
例、第５図は本発明によるCCDの出力回路の入
出力特性、第６図は本発明による駆動法の一実施
例、第７図は本発明による出力回路の他の実施例
をそれぞれ示す。図においてＱ１は浮遊拡散層の
電位変化を検知するトランジスタ、Ｑ２，Ｑ６は
負荷トランジスタ、Ｑ３，Ｑ５はリセツトパルス
によるフイードスルー除去のためのトランジス
タ、Ｑ４はソースフオロワ２段目のトランジスタ
である。また１は一導電型を有する半導体基板、
２は埋込みチヤネルを形成する半導体基板とは逆
導電型を有する半導体領域、３は浮遊拡散層、４
はリセツトドレイン、５はリセツトトランジスタ
のゲート、６はオーバラツプ容量、７は浮遊拡散
層に付随する容量、８，９，１０はＱ１のゲー
ト、ドレイン、ソース、１１，１２，１３はＱ２
のドレイン、ゲート、ソース、２４，３５，４９
は出力端子、１５〜１７はCCDの転送電極であ
る。

Claims (1)

1. 【特許請求の範囲】 １ 一導電型の半導体上に形成され、電荷転送部
   と該電荷転送部に隣接して設けられた出力回路と
   を具備し、該出力回路は浮遊拡散層と該浮遊拡散
   層をリセツトするトランジスタと浮遊拡散層の電
   位変化を検知するトランジスタとにより構成され
   る電荷結合素子の出力回路において、前記電位を
   検知するトランジスタのソース端子と共通にソー
   スが結線されたトランジスタを有し、該トランジ
   スタのドレインは前記トランジスタのドレインと
   共通あるいは分離して配線され、前記トランジス
   タのゲートは該トランジスタのソースと共通に接
   続されていることを特徴とする電荷結合素子の出
   力回路。 ２ 浮遊拡散層をリセツトするトランジスタと浮
   遊拡散層の電位変化を検知するトランジスタと該
   トランジスタのソースと共通にソースおよびゲー
   トが結線されたトランジスタを有する電荷結合素
   子の出力回路の前記トランジスタのドレインには
   浮遊拡散層の電位変化分に含まれ、前記リセツト
   するトランジスタからの誘導によるフイードスル
   ー成分の少なくとも一部成分を除去するに必要な
   直流電圧あるいは前記リセツトするトランジスタ
   のゲートに印加されるリセツトパルスとは逆相の
   パルス電圧を印加することを特徴とする電荷結合
   素子の出力回路の駆動法。