DE10300011B4 - Subtrahiererschaltung und Leistungsdetektoranordnung mit der Subtrahiererschaltung - Google Patents

Subtrahiererschaltung und Leistungsdetektoranordnung mit der Subtrahiererschaltung Download PDF

Info

Publication number
DE10300011B4
DE10300011B4 DE10300011A DE10300011A DE10300011B4 DE 10300011 B4 DE10300011 B4 DE 10300011B4 DE 10300011 A DE10300011 A DE 10300011A DE 10300011 A DE10300011 A DE 10300011A DE 10300011 B4 DE10300011 B4 DE 10300011B4
Authority
DE
Germany
Prior art keywords
output
signal
operational amplifier
input
power detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10300011A
Other languages
English (en)
Other versions
DE10300011A1 (de
Inventor
Günter Donig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10300011A priority Critical patent/DE10300011B4/de
Priority to PCT/DE2003/004198 priority patent/WO2004062096A2/de
Priority to AU2003298076A priority patent/AU2003298076A1/en
Publication of DE10300011A1 publication Critical patent/DE10300011A1/de
Application granted granted Critical
Publication of DE10300011B4 publication Critical patent/DE10300011B4/de
Priority to US11/172,095 priority patent/US7336126B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45471—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra current sources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45476—Indexing scheme relating to differential amplifiers the CSC comprising a mirror circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45632—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors coupled to the LC by feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45692—Indexing scheme relating to differential amplifiers the LC comprising one or more resistors in series with a capacitor coupled to the LC by feedback

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

Subtrahiererschaltung (1), aufweisend
– einen ersten Signaleingang (2) zum Zuführen eines ersten Signals,
– einen zweiten Signaleingang (3) zum Zuführen eines zweiten, vom ersten zu subtrahierenden Signals, und
– einen Operationsverstärker (4)
mit einem ersten Eingang (5), der mit dem ersten Signaleingang (2) gekoppelt ist,
mit einem zweiten Eingang (6), der mit dem zweiten Signaleingang (3) gekoppelt ist,
mit einem ersten Ausgang (OUT2), der ausgelegt ist zur Bereitstellung eines Differenzsignals in Abhängigkeit von erstem und zweitem Signal und der einen Signalausgang der Subtrahiererschaltung bildet und
mit einem zweiten Ausgang (OUT1), der ebenfalls ausgelegt ist zur Bereitstellung des Differenzsignals und der mit dem ersten Eingang (5) des Operationsverstärkers (4) in einer Rückführung verbunden ist.

Description

  • Die vorliegende Erfindung betrifft eine Subtrahiererschaltung und eine Leistungsdetektoranordnung mit der Subtrahiererschaltung.
  • Subtrahierer sind normalerweise so ausgelegt, daß eine Ausgangsspannung abgegeben wird, welche proportional ist zu einer Differenzspannung. Die Differenzspannung ergibt sich dabei aus der Differenz zweier am Eingang der Schaltung anliegender Eingangsspannungen. Der Proportionalitätsfaktor ist von der Auslegung der Schaltung abhängig, beispielsweise vom Verstärkungsfaktor eines verwendeten Verstärkers.
  • Mathematische Operationen mit hoher Genauigkeit können mit Digitalrechnern durchgeführt werden. Da die zu verarbeitenden Größen jedoch häufig als kontinuierliche Signale vorliegen, beispielsweise in Form einer zu einer Meßgröße analogen elektrischen Spannung, müßten am Eingang derartiger Digitalrechner aufwendige Analog-Digital-Umsetzer und ausgangsseitig an den Digitalrechnernern wiederum Digital-Analog-Umsetzer vorgesehen sein. Dieser Aufwand ist jedoch nur dann lohnenswert, wenn eine besonders hohe Genauigkeit gefordert wird.
  • Alternativ ist es selbstverständlich auch möglich, die gewünschte Operation mit einer analogen Schaltung durchzuführen.
  • Eine in analoger Schaltungstechnik aufgebaute Subtrahiererschaltung ist den Analog-Rechenschaltungen zuzurechnen. Beispielsweise in der Druckschrift Tietze, Schenk: Halbleiter-Schaltungstechnik, 11. Auflage, Seite 771, ist in 11.3 ein analog aufgebauter Subtrahierer angegeben, der einen Abbildung Operationsverstärker verwendet. Der Operationsverstärker ist dabei in einer negativen Rückführung verschaltet, wobei ein Widerstand den Ausgang des Operationsverstärkers mit seinem Minus-Eingang, also seinem invertierenden Eingang, koppelt. Die Eingangsspannungen, deren Differenz zu bilden ist, werden an den beiden Eingängen des Operationsverstärkers über jeweilige Widerstände zugeführt. Über einen weiteren Widerstand ist der nicht-invertierende Eingang des Operationsverstärkers auf Masse gelegt.
  • Eine derartige, klassische Subtrahiererschaltung mit lediglich einem Operationsverstärker arbeitet als Umkehrverstärker und liefert negative Ausgangsspannungen. Zum Betrieb des Operationsverstärkers ist eine negative Versorgungsspannung erforderlich.
  • Negative Versorgungsspannungen stehen aber nicht in jeder integrierten Schaltungstechnik beziehungsweise bei jeder integrierten Schaltungsanwendung zur Verfügung oder könnten nur mit unzulässig hohem Aufwand zusätzlich vorgesehen werden.
  • In der Druckschrift DE 35 39 214 A1 ist eine Pufferschaltung mit Differentialstruktur zur Messung kapazitiver Ladungen gezeigt, bei der ein Operationsverstärker zwei Rückkopplungskapazitäten aufweist.
  • Eine voll-differentielle Referenzspannungsquelle ist in DE 689 19 764 T2 angegeben. Dort ist ein Operationsverstärker vorgesehen, der einen über Widerstände auf seine Eingänge rückgeführten Ausgang hat.
    •
  • Aufgabe der vorliegenden Erfindung ist es, eine Subtrahiererschaltung und eine Leistungsdetektoranordnung mit der Subtrahiererschaltung anzugeben, welche keine negative Versorgungsspannung benötigen.
  • Erfindungsgemäß wird die Aufgabe bezüglich der Subtrahiereschaltung gelöst durch eine Subtrahiererschaltung, aufweisend
    • – einen ersten Signaleingang zum Zuführen eines ersten Signals,
    • – einen zweiten Signaleingang zum Zuführen eines zweiten, vom ersten zu subtrahierenden Signals, und
    • – einen Operationsverstärker mit einem ersten Eingang, der mit dem ersten Signaleingang gekoppelt ist, mit einem zweiten Eingang, der mit dem zweiten Signaleingang gekoppelt ist, mit einem ersten Ausgang, der ausgelegt ist zur Bereitstel lung eines Differenzsignals in Abhängigkeit von erstem und zweitem Signal und der einen Signalausgang der Subtrahiererschaltung bildet und mit einem zweiten Ausgang, der ebenfalls ausgelegt ist zur Bereitstellung des Differenzsignals und der mit dem ersten Eingang des Operationsverstärkers in einer Rückführung verbunden ist.
  • Gemäß dem vorgeschlagenen Prinzip hat der Operationsverstärker, der unter Bildung eines Subtrahierers verschaltet ist, nicht nur wie gewöhnlich einen Ausgang, sondern zwei Signalausgänge. Die beiden Ausgänge des Operationsverstärkers sind dabei grundsätzlich gleichartig als gleichlaufende Signalquellen ausgeführt, das heißt, daß an beiden Ausgängen des Operationsverstärkers jeweils ein zu der Signaldifferenz zwischen erstem und zweitem Signal am Eingang proportionales Signal abgegriffen werden kann.
  • Dadurch ist mit Vorteil die Notwendigkeit eines üblicherweise bei analog aufgebauten Subtrahierern vorgesehenen Rückführungswiderstandes zwischen Ausgang und invertierendem Eingang des Operationsverstärkers vermieden. Vielmehr kann gemäß vorliegendem Prinzip ein Ausgangsstrom am zweiten Ausgang des Operationsverstärkers abgegriffen und rückgeführt werden. Die Vermeidung des Rückführwiderstandes bewirkt eine vorteilhafte Veränderung des Spannungshubes am zweiten Ausgang des Operationsverstärkers und ermöglicht so den Verzicht auf die negative Versorgungsspannung. Demnach kommt der Operationsverstärker ohne negative Versorgungsspannung aus.
  • Während die Spannung am Nutzausgang des Operationsverstärkers, also am ersten Ausgang des Operationsverstärkers, variiert, ist die Spannung am zweiten, rückgeführten Ausgang des Operationsverstärkers stets konstant.
  • Gemäß einer bevorzugten Weiterbildung des vorgeschlagenen Prinzips ist der zweite Ausgang des Operationsverstärkers un ter Bildung einer Strom-Rückführung unmittelbar, das heißt direkt, und permanent mit dem ersten Eingang des Operationsverstärkers verbunden.
  • Am Signalausgang der Subtrahiererschaltung ist bevorzugt eine Kaskode-Schaltung vorgesehen. Die Kaskode-Schaltung bewirkt mit Vorteil das Vermeiden des unerwünschten Early-Effektes am Signalausgang der Subtrahiererschaltung.
  • Bezüglich der Leistungsdetektoranordnung wird die Aufgabe gelöst durch eine Leistungsdetektoranordnung mit einer Subtrahiererschaltung wie vorstehend beschrieben, bei der es vorgesehen ist, einen Leistungsdetektor mit seinem Ausgang an den ersten Eingang des Operationsverstärkers anzukoppeln. Der Leistungsdetektor ordnet einem an seinem Eingang anliegenden, hochfrequenten(HF-) Signal ein Ausgangssignal zu, welches den Leistungspegel des HF-Signals am Eingang repräsentiert. Der Leistungsdetektor kann beispielsweise als sogenannter Diodendetektor ausgebildet sein.
  • Am zweiten Eingang des Operationsverstärkers, der bevorzugt als Bezugssignaleingang ausgelegt ist, ist bevorzugt ebenfalls der Ausgang eines Leistungsdetektors angeschlossen, der einem an seinem Eingang anliegenden Signal mit konstantem Leistungspegel ein ausgangsseitiges, ebenfalls konstantes Bezugssignal zuordnet und dem zweiten Eingang des Operationsverstärkers zuführt. Das Beziehen eines zu ermittelnden Leistungspegels eines Hochfrequenzsignals auf einen Bezugspegel durch Vorsehen von zwei identisch aufgebauten Leistungsdetektoren an jeweiligen Eingängen einer Subtrahiererschaltung bewirkt mit Vorteil, daß die Leistungs-Detektionsschaltung unabhängig von Temperaturdrifts und herstellungsbedingten Streuungen von Fertigungsparametern ist. Zusätzlich ist hierdurch mit Vorteil eine Frequenzgang-Kompensation bereitgestellt.
  • Die Widerstände, die jeweils den Ausgang des Leistungsdetektors mit erstem beziehungsweise zweitem Eingang des Operationsverstärkers verbinden, haben bevorzugt einen gleichen Widerstandswert. Da die Widerstände den in den Operationsverstärker an seinen Eingängen jeweils hineinfließenden Strom bestimmen, bewirken genau gleich große Widerstände eine Offset-Freiheit der Schaltung.
  • Der Spannungspegel am zweiten Eingang des Operationsverstärkers beträgt bevorzugt konstant circa 0,5 V, während der Spannungspegel am Ausgang des Leistungsdetektors am ersten Eingang des Operationsverstärkers zwischen 0,5 V und 2 V bevorzugt variiert.
  • Am ersten Ausgang des Operationsverstärkers, dem Nutzausgang der Subtrahiererschaltung, ist bevorzugt eine stromgesteuerte Spannungsquelle angekoppelt, die bewirkt, daß der Signaldifferenz, die der Subtrahierer ermittelt, eine dazu proportionale Ausgangsspannung zugeordnet wird.
  • Die stromgesteuerte Spannungsquelle ist bevorzugt über einen Stromspiegel an den ersten Ausgang des Operationsverstärkers angeschlossen. Hierdurch ist mit Vorteil ein Bezug der Ausgangsspannung auf Masse, anstelle auf Versorgungsspannung, bewirkt.
  • Weitere Einzelheiten und vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
    •
  • Die Erfindung wird nachfolgend an einem Ausführungsbeispiel anhand von Zeichnungen näher erläutert.
  • Es zeigen:
  • 1 ein Ausführungsbeispiel eines Schaltplans eines Leistungsdetektors mit der Subtrahiererschaltung gemäß dem vorgeschlagenen Prinzip,
  • 2 ein Ausführungsbeispiel einer Subtrahiererschaltung gemäß vorliegendem Prinzip anhand eines Schaltplans des Operationsverstärkers von 1 und
  • 3 eine Schaltung zur Verarbeitung des Ausgangssignals, welches von dem Operationsverstärker gemäß 2 geliefert wird, anhand eines beispielhaften Schaltplans.
  • 1 zeigt eine Leistungsdetektoranordnung mit einer Subtrahiererschaltung 1. Die Subtrahiererschaltung 1 hat einen ersten Signaleingang 2 zum Zuführen eines ersten Signals und einen zweiten Signaleingang 3 zum Zuführen eines zweiten, vom ersten Signal zu subtrahierenden Signals. Zwischen den Signaleingängen 2, 3 liegt eine Differenzspannung UD an, die es zu ermitteln gilt.
  • Weiterhin umfaßt die Subtrahiererschaltung 1 einen Operationsverstärker 4 mit einem ersten Eingang 5, der mit dem ersten Signaleingang 2 gekoppelt ist, und einem zweiten Eingang 6, der mit dem zweiten Signaleingang 3 gekoppelt ist. Der Operationsverstärker hat zwei Ausgänge OUT1, OUT2 mit gleichlaufenden Stromquellen, von denen der erste Ausgang OUT2 den Signalausgang des Subtrahierers 1 bildet und der zweite Ausgang OUT1 unmittelbar verbunden ist mit dem ersten Eingang 5 des Operationsverstärkers. Die Eingänge 5, 6 des Operationsverstärkers werden üblicherweise auch als invertierender und nicht invertierender oder Plus- und Minus-Eingang bezeichnet.
  • Zur Kopplung der Signaleingänge 2, 3 der Subtrahiererschaltung mit den Eingängen 5, 6 des Operationsverstärkers ist je eine Serienschaltung umfassend zwei Widerstände 7, 8 vorgesehen, die in beiden hierdurch gebildeten Eingangs-Stromzweigen gleich groß sind. Gleiche Widerstände sind mit gleichen Bezugszeichen versehen. Schließlich umfaßt die Subtrahierer schaltung eine Serienschaltung aus einem Widerstand 9 und einer Kapazität 10, die den ersten Eingang 5 des Operationsverstärkers mit einem Bezugspotentialanschluß GND des Subtrahieres verbindet. Der Operationsverstärker 4 ist zu seiner Stromversorgung mit einem Versorgungspotentialanschluß VCC verbunden und zusätzlich mit einem Referenzsignalanschluß BGP. An die Signaleingänge 2, 3 der Subtrahiererschaltung 1 ist jeweils der Ausgang eines Leistungsdetektors 11, 12 angeschlossen. Die Leistungsdetektoren 11, 12 sind zu ihrer Versorgung mit Versorgungspotentialanschluß VCC, Referenzsignalanschluß BGP und Bezugspotentialanschluß GND verbunden.
  • Der erste Leistungsdetektor 11 bildet an seinem Eingang den eigentlichen Nutzsignaleingang der Leistungsdetektoranordnung von 1 mit Bezugszeichen IN und ordnet dem Leistungspegel eines an seinem Eingang anliegenden Hochfrequenzsignals an seinem Ausgang einen Spannungswert zu, der zwischen 0,5 V und 2 V liegt und proportional ist zu der Leistung des HF-Signals. Der Eingang des zweiten Leistungsdetektors 12 hingegen ist fest an Bezugspotential GND gelegt und stellt an seinem Ausgang einen konstanten Pegel von 0,5 V bereit.
  • Da die Leistungsdetektoren 11, 12 identisch aufgebaut sind, werden Temperaturdrifts, fertigungsbedingte Parameterstreuungen, Frequenzgang-Abhängigkeiten et cetera automatisch kompensiert.
  • Die Ausgänge OUT1, OUT2 des Operationsverstärkers liefern beide ein Stromsignal, welches proportional ist zur Differenzspannung UD zwischen den Signaleingängen 2, 3 der Subtrahiererschaltung. Durch Vermeidung eines Rückführungswiderstandes zwischen Ausgang OUT1 und Eingang 5 des Operationsverstärkers und damit Reduzierung des Spannungshubes am Ausgang des Operationsverstärkers ist es mit dem vorgeschlagenen Prinzip möglich, ohne negative Versorgungsspannung des Operationsverstärkers auszukommen.
  • Die Rückführung der Ausgangsspannung des Operationsverstärkers erfolgt nicht über einen Rückführungswiderstand, wie sonst üblich bei Subtrahiererschaltungen, sondern es wird ein Ausgangsstrom erzeugt und zurückgeführt. Diese Stromquelle kann mit dem vorhandenen Spannungshub von 0,5 V arbeiten. Das Prinzip dieses Subtrahierers besteht in der Aufspaltung der Ausgangsstufe des Operationsverstärkers 4 in zwei gleichlaufende Stromquellen, von denen eine zur Rückführung an den Eingang dient und die andere die eigentliche Ausgangsgröße, einen zu der Differenzspannung UD proportionalen Strom liefert.
  • Am Signalausgang OUT2 ist demnach ein Strom bereitgestellt, der proportional ist zu dem Leistungspegel eines am Eingang IN des Leistungsdetektors 11 anliegenden, hochfrequenten Signals.
  • 2 zeigt ein Ausführungsbeispiel des Operationsverstärkers 4 von 1 anhand eines Schaltplans. Der eigentliche Kern des Operationsverstärker ist durch zwei als Differenzverstärker verschaltete, emittergekoppelte Transistoren 13, 14 gebildet, deren Basisanschlüsse über je einen Transistor in Kollektorschaltung an die Eingänge 5, 6 des Operationsverstärkers gelegt sind. Die Transistoren in Kollektorschaltung sind dabei mit Bezugszeichen 15, 16 versehen. Die Kollektoranschlüsse der Operationsverstärker-Transistoren 13, 14 sind über je einen weiteren Transistor 17, 18 und je einen Emitterwiderstand 19, 20 gegen Bezugspotentialanschluß GND geschaltet. Der Transistor 17 ist mit seinem Basisanschluß über einen Widerstand 21 mit dem Basisanschluß des Transistors 18 unter Bildung eines Stromspiegels verbunden, und zudem ist der Kollektoranschluß des Transistors 17 über den Widerstand 21 an den Basisanschluß des Transistors 17 gelegt. Weiterhin ist der Kollektoranschluß des Transistors 17 und damit auch der Basisanschluß des Transistors 18 über eine Serienschaltung umfassend einen Widerstand 22 und eine Kapazität 23 mit dem Kollektoranschluß des Transistors 14 verbun den, an dem der Ausgangsknoten K des Differenzverstärkers 13, 14 gebildet ist.
  • Der Knoten K ist über je eine Ausgangsstufe mit den beiden gleichlaufenden Ausgängen OUT1, OUT2 des Operationsverstärkers 4 verbunden. Hierfür ist je ein Transistor 24, 25 mit je einem Widerstand in seinem Emitterpfad vorgesehen, der den Emitteranschluß jeweils mit Bezugspotentialanschluß GND verbindet. Während der Kollektoranschluß des Transistors 24 über einen Kaskode-Transistor 26 an den ersten Ausgang OUT2 gelegt ist, bildet der Kollektoranschluß des Transistors 25 unmittelbar den Ausgang OUT1, der gemäß vorliegendem Prinzip in einer Stromrückführung auf den Eingang 5 gelegt ist. Zur Ansteuerung des Basisanschlusses des Kaskode-Transistors 26 ist eine Serienschaltung umfassend einen Transistor 27, Widerstände 28, 29, 30 und einen Diodentransistor 31 zwischen Versorgungspotentialanschluß VCC und Bezugspotentialanschluß GND gebildet, wobei der Basisanschluß des Transistors 26 zwischen die Widerstände 28, 29 gelegt ist.
  • Zur Ansteuerung des Basisanschlusses des Transistors 27 ist eine Parallelschaltung umfassend zwei Bipolar-Dioden 32, 33 und einen Widerstand 34 vorgesehen. Eine Serienschaltung umfassend einen Transistor 35 und einen Widerstand 36 verbindet den Basisanschluß des Transistors 27 mit Masse GND. Der Basisanschluß des Transistors 35 ist mit dem Bezugspotentialanschluß BGP verbunden.
  • In Abhängigkeit von dem am Referenzanschluß BGP anliegenden Signal werden über jeweilige Stromspiegel 37, 38, 39, 40 die Ströme in die Eingangstransistoren 15, 16 des Operationsverstärkers und in die Differenzverstärker-Transistoren 13, 14 geliefert. Die Stromspiegel-Transistoren 37, 38, 39, 40 sind dabei emitterseitig miteinander und mit dem Versorgungspotentialanschluß VCC verbunden. Die Diodentransistoren 37 am Eingang des Stromspiegels werden mit einem Transistor 41 angesteuert, an dessen Basisanschluß der Referenzspannungsan schluß BGP angeschlossen ist und dessen Emitteranschluß über einen Widerstand 42 auf Masse gelegt ist. Der Kollektoranschluß des Transistors 41 ist mit dem Eingang 37 des Stromspiegels verbunden. Der Kollektoranschluß des Transistors 38, der den Ausgang eines Stromspiegels bildet, ist mit dem Emitteranschluß des Eingangstransistors 15 des Operationsverstärkers verbunden, analog hierzu ist der Kollektoranschluß des Transistors 40, der den Ausgang eines Stromspiegels bildet, mit dem Emitteranschluß des Eingangstransistors 16 des Operationsverstärkers verbunden. An den gemeinsamen Emitterknoten des Differenzverstärkers 13, 14 sind die Kollektoranschlüsse der Transistoren 39 eines Stromspiegels angeschlossen.
  • Abgesehen von der Kaskode-Stufe 26 sind die Ausgänge OUT1, OUT2 des in bipolarer Schaltungstechnik aufgebauten Operationsverstärkers 4 identisch ausgeführt und bilden zwei gleichlaufende Stromquellen, die jeweils ein Stromsignal liefern, welches proportional ist zu der Differenzspannung UD am Eingang 2, 3 des Subtrahierers.
  • 3 zeigt eine Schaltung, die an den Ausgang OUT2 des Operationsverstärkers 4 von 2 anschließbar ist und die dem Ausgangsstrom des Operationsverstärkers 4 eine Spannung U zuordnet, die proportional ist zur Differenzspannung UD am Eingang der Subtrahiererschaltung von 1.
  • Über einen Stromspiegel 43 ist der Ausgang OUT2 des Operationsverstärkers 4 an einen ersten Eingang 44 eines weiteren Operationsverstärkers 45 angeschlossen. Der erste Eingang 44 des weiteren Operationsverstärkers 45 ist über zwei Widerstände 7', 8' auf Bezugspotential GND gelegt. Der Ausgang des weiteren Operationsverstärkers 45 ist unmittelbar und fest mit einem zweiten Eingang 46 des Operationsverstärkers verbunden und bildet zugleich den Ausgang 47 der gesamten Schaltung. Dieser Ausgang 47 ist über einen Widerstand 48 auf Bezugspotential GND gelegt.
  • In den vorliegenden Ausführungsbeispielen beträgt jeweils die Versorgungsspannung 2,9 V und die Referenzspannung 1,8 V.
  • Die Widerstände 7', 8' sollten eine möglichst gute Anpassung, englisch: matching, aufweisen mit den Widerständen 7, 8 an den Eingängen 5, 6 des Operationsverstärkers 4 von 1. Die Widerstände 7', 8' bewirken eine Strom-Spannungs-Umsetzung. Demnach wird der Ausgangsstrom am Ausgang OUT2 des Operationsverstärkers 4 über den Stromspiegel 43 und die Widerstände 7', 8' in eine Spannung U umgesetzt, die über den Pufferverstärker 45 als Ausgangsspannung zur Verfügung steht. Der Stromspiegel 43 bewirkt dabei, daß die Ausgangsspannung vorteilhafterweise auf Bezugspotential bezogen ist. Die Ausgangsspannung am Ausgang 47 weist eine exakte Proportionalität auf zu der Differenzspannung UD an den Eingängen 2, 3 der Subtrahiererschaltung 1.
  • Selbstverständlich liegt es im Rahmen der Erfindung, die Subtrahiererschaltung gemäß dem vorgeschlagenen Prinzip auch in anderen Anwendungen als der Leistungsdetektion einzusetzen.
    • 1
    Subtrahiererschaltung
    2
    Signaleingang
    3
    Signaleingang
    4
    Operationsverstärker
    5
    Eingang
    6
    Eingang
    7
    Widerstand
    8
    Widerstand
    9
    widerstand
    10
    Kondensator
    11
    Leistungsdetektor
    12
    Leistungsdetektor
    13
    Transistor
    14
    Transistor
    15
    Transistor
    16
    Transistor
    17
    Transistor
    18
    Transistor
    19
    Widerstand
    20
    Widerstand
    21
    Widerstand
    22
    Widerstand
    23
    Kondensator
    24
    Transistor
    25
    Transistor
    26
    Kaskode-Transistor
    27
    Transistor
    28
    Widerstand
    29
    Widerstand
    30
    Widerstand
    31
    Diode
    32
    Diode
    33
    Diode
    34
    widerstand
    35
    Transistor
    36
    Widerstand
    37
    Diode
    38
    Transistor
    39
    Transistor
    40
    Transistor
    41
    Transistor
    42
    Widerstand
    43
    Stromspiegel
    44
    Eingang
    45
    Pufferverstärker
    46
    Eingang
    47
    Ausgang
    48
    Widerstand
    OUT1
    Ausgang
    OUT2
    Ausgang
    IN
    Eingang
    U
    Ausgangsspannung
    UD
    Differenzspannung
    BGP
    Referenzspannung
    VCC
    Versorgungspotentialanschluß
    GND
    Bezugspotentialanschluß

Claims (9)

  1. Subtrahiererschaltung (1), aufweisend – einen ersten Signaleingang (2) zum Zuführen eines ersten Signals, – einen zweiten Signaleingang (3) zum Zuführen eines zweiten, vom ersten zu subtrahierenden Signals, und – einen Operationsverstärker (4) mit einem ersten Eingang (5), der mit dem ersten Signaleingang (2) gekoppelt ist, mit einem zweiten Eingang (6), der mit dem zweiten Signaleingang (3) gekoppelt ist, mit einem ersten Ausgang (OUT2), der ausgelegt ist zur Bereitstellung eines Differenzsignals in Abhängigkeit von erstem und zweitem Signal und der einen Signalausgang der Subtrahiererschaltung bildet und mit einem zweiten Ausgang (OUT1), der ebenfalls ausgelegt ist zur Bereitstellung des Differenzsignals und der mit dem ersten Eingang (5) des Operationsverstärkers (4) in einer Rückführung verbunden ist.
  2. Subtrahiererschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Ausgang des Operationsverstärkers (OUT1) unter Bildung einer Strom-Rückführung unmittelbar mit dem ersten Eingang (5) des Operationsverstärkers (4) verbunden ist.
  3. Subtrahiererschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß am Signalausgang (OUT2) der Subtrahiererschaltung eine Kaskode-Schaltung (26) vorgesehen ist.
  4. Leistungsdetektoranordnung mit einer Subtrahiererschaltung (1) gemäß einem der Ansprüche 1 bis 3, bei der ein Leistungsdetektor (11) vorgesehen ist, mit einem Eingang (IN) zum Zuführen eines hochfrequenten Signals und mit einem Ausgang, der ausgelegt ist zum Bereitstellen eines vom Leistungspegel des hochfrequenten Signals abhängigen Signals und der mit dem ersten Eingang (5) des Operationsverstärkers (4) gekoppelt ist.
  5. Leistungsdetektoranordnung nach Anspruch 4, dadurch gekennzeichnet, daß ein weiterer Leistungsdetektor (12) vorgesehen ist mit einem Ausgang der ausgelegt ist zum Bereitstellen eines Bezugssignals mit konstantem Pegel und der mit dem zweiten Eingang (6) des Operationsverstärkers (4) gekoppelt ist.
  6. Leistungsdetektoranordnung nach Anspruch 5, dadurch gekennzeichnet, daß zur Kopplung des Ausgangs des Leistungsdetektors (11) mit dem ersten Eingang (5) des Operationsverstärkers (4) ein erster Widerstand (7, 8) vorgesehen ist und daß zur Kopplung des Ausgangs des weiteren Leistungsdetektors (12) mit dem zweiten Eingang des Operationsverstärkers (6) ein zweiter Widerstand (7, 8) vorgesehen ist, dessen Widerstandswert dem Widerstandswert des ersten Widerstands (7, 8) entspricht.
  7. Leistungsdetektoranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß am ersten Ausgang (OUT2) des Operationsverstärkers (4) eine stromgesteuerte Spannungsquelle (7', 8') angekoppelt ist.
  8. Leistungsdetektoranordnung nach Anspruch 7, dadurch gekennzeichnet, daß die stromgesteuerte Spannungsquelle (7', 8') als Widerstand ausgeführt ist.
  9. Leistungsdetektoranordnung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die stromgesteuerte Spannungsquelle (7', 8') über einen Stromspiegel (43) an den ersten Ausgang (OUT2) des Operationsverstärkers (4) angeschlossen ist.
DE10300011A 2003-01-02 2003-01-02 Subtrahiererschaltung und Leistungsdetektoranordnung mit der Subtrahiererschaltung Expired - Fee Related DE10300011B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10300011A DE10300011B4 (de) 2003-01-02 2003-01-02 Subtrahiererschaltung und Leistungsdetektoranordnung mit der Subtrahiererschaltung
PCT/DE2003/004198 WO2004062096A2 (de) 2003-01-02 2003-12-18 Subtrahiererschaltung und leistungsdetektoranordnung mit der subtrahiererschaltung
AU2003298076A AU2003298076A1 (en) 2003-01-02 2003-12-18 Subtractor circuit and power detector device provided with said subtractor circuit
US11/172,095 US7336126B2 (en) 2003-01-02 2005-06-30 Subtractor circuit and power detector arrangement having that subtractor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10300011A DE10300011B4 (de) 2003-01-02 2003-01-02 Subtrahiererschaltung und Leistungsdetektoranordnung mit der Subtrahiererschaltung

Publications (2)

Publication Number Publication Date
DE10300011A1 DE10300011A1 (de) 2004-07-22
DE10300011B4 true DE10300011B4 (de) 2004-09-16

Family

ID=32519587

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10300011A Expired - Fee Related DE10300011B4 (de) 2003-01-02 2003-01-02 Subtrahiererschaltung und Leistungsdetektoranordnung mit der Subtrahiererschaltung

Country Status (4)

Country Link
US (1) US7336126B2 (de)
AU (1) AU2003298076A1 (de)
DE (1) DE10300011B4 (de)
WO (1) WO2004062096A2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9300264B2 (en) * 2014-08-22 2016-03-29 Mediatek Inc. Receiver arrangement and method of performing operations of receiver
TWI677821B (zh) 2018-05-21 2019-11-21 旺宏電子股份有限公司 電壓減法器及其電壓相減的運算方法
US10348320B1 (en) 2018-06-26 2019-07-09 International Business Machines Corporation Charge-scaling adder circuit
US10367520B1 (en) 2018-06-26 2019-07-30 International Business Machines Corporation Charge-scaling subtractor circuit
US10732931B2 (en) 2018-11-28 2020-08-04 International Business Machines Corporation Negative operand compatible charge-scaling subtractor circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3539214A1 (de) * 1984-11-12 1986-05-15 Sgs Microelettronica S.P.A., Catania Pufferschaltung mit differentialstruktur zur messung kapazitiver ladungen
DE68919764T2 (de) * 1988-07-12 1995-05-04 Sgs Thomson Microelectronics Völlig differentielle Referenzspannungsquelle.

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1172506A (en) * 1966-12-15 1969-12-03 Bradley Ltd G & E Improvements in operational amplifier circuits
US3980966A (en) * 1970-09-29 1976-09-14 Siemens Aktiengesellschaft Circuit arrangement for the receiving of binary direct current signals which are transmitted with low transmission voltage over galvanically connected lines
US6459254B1 (en) * 1996-12-27 2002-10-01 Emc Technology, Inc. Power sensing RF termination apparatus including temperature compensation means
US6321074B1 (en) * 1999-02-18 2001-11-20 Itron, Inc. Apparatus and method for reducing oscillator frequency pulling during AM modulation
DE60034638T2 (de) * 1999-04-16 2008-01-10 Koninklijke Philips Electronics N.V. Verstärkungseinrichtung
CN1368792A (zh) * 2001-02-10 2002-09-11 深圳赛意法微电子有限公司 电流放大器结构
US6531860B1 (en) * 2001-06-14 2003-03-11 Qualcomm Inc. Integrated power detector with temperature compensation
WO2002103898A1 (en) * 2001-06-14 2002-12-27 Nurlogic Design, Inc. Method and apparatus for voltage clamping in feedback amplifiers using resistors
EP1401095A1 (de) * 2002-09-20 2004-03-24 Alcatel Operationsverstärker-Anordnung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3539214A1 (de) * 1984-11-12 1986-05-15 Sgs Microelettronica S.P.A., Catania Pufferschaltung mit differentialstruktur zur messung kapazitiver ladungen
DE68919764T2 (de) * 1988-07-12 1995-05-04 Sgs Thomson Microelectronics Völlig differentielle Referenzspannungsquelle.

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TIETZE, SCHENK: Halbleiterschaltungstechnik, 9. Aufl., 1990, Springer-Verlag, S. 316 *

Also Published As

Publication number Publication date
WO2004062096A3 (de) 2005-02-24
DE10300011A1 (de) 2004-07-22
AU2003298076A8 (en) 2004-07-29
US7336126B2 (en) 2008-02-26
AU2003298076A1 (en) 2004-07-29
WO2004062096A2 (de) 2004-07-22
US20060017499A1 (en) 2006-01-26

Similar Documents

Publication Publication Date Title
DE19922354C2 (de) LVDS-Treiber für Backplane-Anwendungen
EP0275941B1 (de) ECL-kompatible Eingangs-/Ausgangsschaltungen in CMOS-Technik
DE112005003277B4 (de) Leseverstärker mit großem Spannungshub
DE1901804B2 (de) Stabilisierter differentialverstaerker
DE2230364B2 (de) Temperaturmeßeinrichtung
DE68903243T2 (de) Spannungs-stromumsetzer mit mos-transistoren.
EP0365085B1 (de) Schaltungsanordnung zum Einstellen der Amplitude eines Signals
DE102005020803B4 (de) Schaltungsanordnung mit einer Verstärkeranordnung und einer Offset-Kompensationsanordnung
DE102004015528A1 (de) Unterbrechungserfassungsschaltung für eine Sensorvorrichtung
DE10066032B4 (de) Schaltungsanordnung zur Steuerung der Verstärkung einer Verstärkerschaltung
DE19937990B4 (de) Integrierte Halbleiterschaltung für ein Elektret-Mikrofon
DE69114408T2 (de) Konstantspannungserzeugungsschaltung.
DE69814558T2 (de) Verstärker mit hohem Verstärkungsgrad und begrenzter Ausgangsdynamik
DE3933986A1 (de) Komplementaerer stromspiegel zur korrektur einer eingangsoffsetspannung eines "diamond-followers" bzw. einer eingangsstufe fuer einen breitbandverstaerker
DE102004027298B4 (de) Auf dem Chip ausgeführter Hochpassfilter mit großer Zeitkonstanten
DE3832448A1 (de) Messverstaerker mit programmierbarer verstaerkung
DE2249859B2 (de) Integrierte Verstärkerschalung
DE10300011B4 (de) Subtrahiererschaltung und Leistungsdetektoranordnung mit der Subtrahiererschaltung
DE102005061207A1 (de) Schaltungsanordnung zur Energieversorgung und Verfahren
EP0763916B1 (de) Empfängerschaltung mit konstantem Eingangswiderstand
WO2002003088A1 (de) Temperaturkompensationsschaltung für ein hall-element
DE69305289T2 (de) Gleichtaktsignalsensor
EP0106088A1 (de) Halbleiter-Verstärkerschaltung
DE68922345T2 (de) Differential-Analogkomparator.
EP3141878A2 (de) Vorrichtung und verfahren zum betreiben passiver infrarotsensoren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130314

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130314

R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee