WO2004062096A2 - Subtrahiererschaltung und leistungsdetektoranordnung mit der subtrahiererschaltung - Google Patents

Subtrahiererschaltung und leistungsdetektoranordnung mit der subtrahiererschaltung Download PDF

Info

Publication number
WO2004062096A2
WO2004062096A2 PCT/DE2003/004198 DE0304198W WO2004062096A2 WO 2004062096 A2 WO2004062096 A2 WO 2004062096A2 DE 0304198 W DE0304198 W DE 0304198W WO 2004062096 A2 WO2004062096 A2 WO 2004062096A2
Authority
WO
WIPO (PCT)
Prior art keywords
operational amplifier
output
input
signal
power detector
Prior art date
Application number
PCT/DE2003/004198
Other languages
English (en)
French (fr)
Other versions
WO2004062096A3 (de
Inventor
Günter Donig
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to AU2003298076A priority Critical patent/AU2003298076A1/en
Publication of WO2004062096A2 publication Critical patent/WO2004062096A2/de
Publication of WO2004062096A3 publication Critical patent/WO2004062096A3/de
Priority to US11/172,095 priority patent/US7336126B2/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45471—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra current sources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45476—Indexing scheme relating to differential amplifiers the CSC comprising a mirror circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45632—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors coupled to the LC by feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45692—Indexing scheme relating to differential amplifiers the LC comprising one or more resistors in series with a capacitor coupled to the LC by feedback

Definitions

  • the present invention relates to a subtractor circuit and a power detector arrangement with the subtractor circuit.
  • Subtractors are usually designed to deliver an output voltage that is proportional to a differential voltage.
  • the differential voltage results from the difference between two input voltages present at the input of the circuit.
  • the proportionality factor depends on the design of the circuit, for example on the gain factor of an amplifier used.
  • a subtractor circuit constructed in analog circuit technology is to be assigned to the analog arithmetic circuits.
  • Tietze, Schenk semiconductor circuit technology, 11th edition, page 771, is shown in the illustration
  • 11.3 specified an analog subtractor that uses an operational amplifier.
  • the operational amplifier is connected in a negative feedback, a resistor coupling the output of the operational amplifier to its minus input, that is to say its inverting input.
  • the input voltages, the difference of which is to be formed, are fed to the two inputs of the operational amplifier via respective resistors.
  • the non-inverting input of the operational amplifier is connected to ground via a further resistor.
  • Such a classic subtractor circuit with only one operational amplifier works as an inverting amplifier and supplies negative output voltages. A negative supply voltage is required to operate the operational amplifier.
  • the object of the present invention is to provide a subtractor circuit and a power detector arrangement with the subtractor circuit which do not require a negative supply voltage.
  • the object with respect to the subtraction circuit is achieved by a subtractor circuit
  • an operational amplifier with a first input, which is coupled to the first signal input, with a second input, which is coupled to the second signal input, with a first output, which is designed for providing development of a difference signal as a function of the first and second signal and which forms a signal output of the subtractor circuit and with a second output, which is also designed to provide the difference signal and which is connected to the first input of the operational amplifier in a feedback.
  • the operational amplifier which is connected to form a subtractor, not only has one output as usual, but two signal outputs.
  • the two outputs of the operational amplifier are basically of the same type as synchronous signal sources, that is to say that a signal proportional to the signal difference between the first and second signal at the input can be tapped at both outputs of the operational amplifier.
  • the second output of the operational amplifier is ter formation of a current feedback immediately, that is, directly, and permanently connected to the first input of the operational amplifier.
  • a cascode circuit is preferably provided at the signal output of the subtractor circuit.
  • the cascode circuit advantageously has the effect of avoiding the undesired early effect at the signal output of the subtractor circuit.
  • the object is achieved by a power detector arrangement with a subtractor circuit as described above, in which it is provided that a power detector is coupled with its output to the first input of the operational amplifier.
  • the power detector assigns an output signal to a high-frequency (RF) signal present at its input, which represents the power level of the RF signal at the input.
  • RF high-frequency
  • the power detector can be designed, for example, as a so-called diode detector.
  • the output of a power detector is also preferably connected, which assigns an output-side, likewise constant reference signal to a signal at its input with a constant power level and feeds it to the second input of the operational amplifier.
  • Relating a power level of a high-frequency signal to be determined to a reference level by providing two identically constructed power detectors at respective inputs of a subtractor circuit has the advantage that the power detection circuit is independent of temperature drifts and manufacturing-related variations in manufacturing parameters. In addition, this advantageously provides frequency response compensation.
  • the resistors, which each connect the output of the power detector to the first or second input of the operational amplifier preferably have the same resistance value. Since the resistors determine the current flowing into the operational amplifier at its inputs, resistors of exactly the same size cause the circuit to be offset-free.
  • the voltage level at the second input of the operational amplifier is preferably approximately 0.5 V, during which
  • Voltage level at the output of the power detector at the first input of the operational amplifier preferably varies between 0.5 V and 2 V.
  • a current-controlled voltage source is preferably coupled to the first output of the operational amplifier, the useful output of the subtractor circuit, which causes the signal difference, which the subtractor determines, to be assigned an output voltage which is proportional to it.
  • the current-controlled voltage source is preferably connected to the first output of the operational amplifier via a current mirror. In this way, the output voltage is advantageously related to ground instead of to supply voltage.
  • FIG. 1 shows an exemplary embodiment of a circuit diagram of a power detector with the subtractor circuit according to the proposed principle
  • Figure 2 shows an embodiment of a subtractor circuit according to the present principle based on a circuit diagram of the operational amplifier of Figures 1 and
  • FIG. 3 shows a circuit for processing the output signal, which is supplied by the operational amplifier according to FIG. 2, using an exemplary circuit diagram.
  • FIG. 1 shows a power detector arrangement with a subtractor circuit 1.
  • the subtractor circuit 1 has a first signal input 2 for supplying a first signal and a second signal input 3 for supplying a second signal to be subtracted from the first signal.
  • a differential voltage U [) is present between the signal inputs 2, 3, which must be determined.
  • the subtractor circuit 1 comprises an operational amplifier 4 with a first input 5, which is coupled to the first signal input 2, and a second input 6, which is coupled to the second signal input 3.
  • the operational amplifier has two outputs OUT1, OUT2 with current sources running in the same direction, of which the first output OUT2 forms the signal output of the subtractor 1 and the second output OUT1 is directly connected to the first input 5 of the operational amplifier.
  • the inputs 5, 6 of the operational amplifier are usually also referred to as inverting and non-inverting or plus and minus inputs.
  • a series circuit comprising two resistors 7, 8 is provided, which are of the same size in the two input current branches formed thereby.
  • the same resistors are provided with the same reference symbols.
  • the subtractor Circuit a series circuit of a resistor 9 and a capacitor 10, which connects the first input 5 of the operational amplifier to a reference potential connection GND of the subtractor.
  • the operational amplifier 4 is connected to its power supply with a supply potential connection VCC and additionally with a reference signal connection BGP.
  • the output of a power detector 11, 12 is connected to the signal inputs 2, 3 of the subtractor circuit 1.
  • the power detectors 11, 12 are connected to supply potential connection VCC, reference signal connection BGP and reference potential connection GND for their supply.
  • the first power detector 11 forms at its input the actual useful signal input of the power detector arrangement of FIG. 1 with reference symbol IN and assigns the power level of a high-frequency signal applied to its input to a voltage value at its output which is between 0.5 V and 2 V and is proportional the power of the RF signal.
  • the input of the second power detector 12, on the other hand, is fixed to the reference potential GND and provides a constant level of 0.5 V at its output.
  • the outputs OUT1, OUT2 of the operational amplifier both supply a current signal which is proportional to the differential voltage Urj between the signal inputs 2, 3 of the subtractor circuit.
  • the output voltage of the operational amplifier is not fed back via a feedback resistor, as is usually the case with subtractor circuits, but an output current is generated and fed back.
  • This current source can work with the existing voltage swing of 0.5 V.
  • the principle of this subtractor is to split the output stage of the operational amplifier 4 into two synchronized current sources, one of which is used for feedback to the input and the other the actual output quantity, a current proportional to the differential voltage U ⁇ .
  • a current is provided at the signal output OUT2, which is proportional to the power level of a high-frequency signal present at the input IN of the power detector 11.
  • FIG. 2 shows an exemplary embodiment of the operational amplifier 4 from FIG. 1 using a circuit diagram.
  • the actual core of the operational amplifier is formed by two, coupled as a differential amplifier, emitter-coupled transistors 13, 14, the base connections of which are connected to the inputs 5, 6 of the operational amplifier via a transistor in collector circuit.
  • the transistors in the collector circuit are provided with reference numerals 15, 16.
  • the collector connections of the operational amplifier transistors 13, 14 are connected via a further transistor 17, 18 and an emitter resistor 19, 20 to the reference potential connection GND.
  • the transistor 17 has its base terminal connected via a resistor 21 to the base terminal of the transistor 18 to form a current mirror, and the collector terminal of the transistor 17 is also connected to the base terminal of the transistor 17 via the resistor 21.
  • the collector connection of the transistor 17 and thus also the base connection of the transistor 18 is connected to the collector connection of the transistor 14 via a series circuit comprising a resistor 22 and a capacitance 23 the output node K of the differential amplifier 13, 14 is formed.
  • the node K is connected via an output stage to the two synchronized outputs OUT1, OUT2 of the operational amplifier 4.
  • a transistor 24, 25 is provided in each case with a resistor in its emitter path, which connects the emitter connection to the reference potential connection GND.
  • the collector connection of transistor 24 is connected to the first output OUT2 via a cascode transistor 26, the collector connection of transistor 25 directly forms the output OUT1, which according to the present principle is connected to input 5 in a current feedback.
  • a series circuit comprising a transistor 27, resistors 28, 29, 30 and a diode transistor 31 is formed between the supply potential connection VCC and the reference potential connection GND, the base connection of the transistor 26 being connected between the resistors 28, 29 is.
  • a parallel circuit comprising two bipolar diodes 32, 33 and a resistor 34 is provided to control the base connection of transistor 27.
  • a series circuit comprising a transistor 35 and a resistor 36 connects the base terminal of transistor 27 to ground GND. The base connection of the transistor 35 is connected to the reference potential connection BGP.
  • the currents are supplied into the input transistors 15, 16 of the operational amplifier and into the differential amplifier transistors 13, 14 via respective current mirrors 37, 38, 39, 40.
  • the current mirror transistors 37, 38, 39, 40 are connected to one another on the emitter side and to the supply potential connection VCC.
  • the diode transistors 37 at the input of the current mirror are driven by a transistor 41, on the base connection of which the reference voltage sanschluß BGP is connected and the emitter terminal is connected to ground via a resistor 42.
  • the collector terminal of the transistor 41 is connected to the input 37 of the current mirror.
  • the collector connection of the transistor 38 which forms the output of a current mirror, is connected to the emitter connection of the input transistor 15 of the operational amplifier, analogously to this, the collector connection of the transistor 40, which forms the output of a current mirror, is connected to the emitter connection of the input transistor tors 16 of the operational amplifier connected.
  • the collector connections of the transistors 39 of a current mirror are connected to the common emitter node of the differential amplifier 13, 14.
  • OUT2 of the operational amplifier 4 which is constructed in bipolar circuit technology, is identical and forms two synchronous current sources, each of which supplies a current signal which is proportional to the differential voltage Urj at the input 2, 3 of the subtractor.
  • FIG. 3 shows a circuit which can be connected to the output OUT2 of the operational amplifier 4 from FIG. 2 and which assigns a voltage U to the output current of the operational amplifier 4 which is proportional to the differential voltage Up at the input of the subtractor circuit from FIG. 1.
  • the output OUT2 of the operational amplifier 4 is connected to a first input 44 of a further operational amplifier 45 via a current mirror 43.
  • the first input 44 of the further operational amplifier 45 is connected to reference potential GND via two resistors 7 ', 8'.
  • the output of the further operational amplifier 45 is directly and permanently connected to a second input 46 of the operational amplifier and at the same time forms the output 47 of the entire circuit.
  • This output 47 is connected to reference potential GND via a resistor 48.
  • the supply voltage is 2.9 V and the reference voltage is 1.8 V.
  • the resistors 7 ', 8' should have the best possible matching, with the resistors 7, 8 at the inputs 5, 6 of the operational amplifier 4 of FIG. 1.
  • the resistors 7 ', 8' cause a current-voltage Implementation. Accordingly, the output current at the output OUT2 of the operational amplifier 4 is converted via the current mirror 43 and the resistors 7 ', 8' into a voltage U which is available as an output voltage via the buffer amplifier 45.
  • the current mirror 43 has the effect that the output voltage is advantageously related to the reference potential.
  • the output voltage at the output 47 has an exact proportionality to the differential voltage Up at the inputs 2, 3 of the subtractor circuit 1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

Es ist eine Subtrahiererschaltung (1) angegeben, die an einem Ausgang (OUT2) ein zu einer am Eingang (2, 3) anliegenden Differenz (UD) zweier Signalpegel proportionales Signal liefert. Am Ausgang eines Operationsverstärkers (4) der Subtrahiererschaltung (1) sind zwei gleichlaufende Signalquellen (OUT1, OUT2) gebildet, von denen eine (OUT1) zur Rückführung von einem der beiden gleichartigen Ausgänge auf einen Eingang (5) des Operationsverstärkers (4) dient. Gemäß dem vorgeschlagenen Prinzip wird ein Rückführungswiderstand vermieden, der in analogen Subtrahiererschaltungen normalerweise vorhanden ist. Der veränderte Spannungshub am Ausgang des Operationsverstärkers (4) ermöglicht es, diesen ohne negative Versorgungsspannung betreiben zu können. Die beschriebene Subtrahiererschaltung (1) ist insbesondere zur Leistungsdetektion mit eingangsseitigem Leistungsdetektor (11) geeignet.

Description

Beschreibung
Subtrahiererschaltung und Leistungsdetektoranordnung mit der Subtrahiererschaltung
Die vorliegende Erfindung betrifft eine Subtrahiererschaltung und eine Leistungsdetektoranordnung mit der Subtrahiererschaltung.
Subtrahierer sind normalerweise so ausgelegt, daß eine Ausgangsspannung abgegeben wird, welche proportional ist zu einer Differenzspannung. Die Differenzspannung ergibt sich dabei aus der Differenz zweier am Eingang der Schaltung anliegender Eingangsspannungen. Der Proportionalitätsfaktor ist von der Auslegung der Schaltung abhängig, beispielsweise vom Verstärkungsfaktor eines verwendeten Verstärkers.
Mathematische Operationen mit hoher Genauigkeit können mit Digitalrechnern durchgeführt werden. Da die zu verarbeitenden Größen jedoch häufig als kontinuierliche Signale vorliegen, beispielsweise in Form einer zu einer Meßgröße analogen e- lektrischen Spannung, müßten am Eingang derartiger Digitalrechner aufwendige Analog-Digital-Umsetzer und ausgangsseitig an den Digitalrechnernern wiederum Digital-Analog-Umsetzer vorgesehen sein. Dieser Aufwand ist jedoch nur dann lohnens- wert, wenn eine besonders hohe Genauigkeit gefordert wird.
Alternativ ist es selbstverständlich auch möglich, die gewünschte Operation mit einer analogen Schaltung durchzufüh- ren.
Eine in analoger Schaltungstechnik aufgebaute Subtrahiererschaltung ist den Analog-Rechenschaltungen zuzurechnen. Beispielsweise in der Druckschrift Tietze, Schenk: Halbleiter- Schaltungstechnik, 11. Auflage, Seite 771, ist in Abbildung
11.3 ein analog aufgebauter Subtrahierer angegeben, der einen Operationsverstärker verwendet. Der Operationsverstärker ist dabei in einer negativen Rückführung verschaltet, wobei ein Widerstand den Ausgang des Operationsverstärkers mit seinem Minus-Eingang, also seinem invertierenden Eingang, koppelt. Die EingangsSpannungen, deren Differenz zu bilden ist, werden an den beiden Eingängen des Operationsverstärkers über jeweilige Widerstände zugeführt. Über einen weiteren Widerstand ist der nicht-invertierende Eingang des Operationsverstärkers auf Masse gelegt.
Eine derartige, klassische Subtrahiererschaltung mit lediglich einem Operationsverstärker arbeitet als Umkehrverstärker und liefert negative AusgangsSpannungen. Zum Betrieb des Operationsverstärkers ist eine negative Versorgungsspannung erforderlich.
Negative VersorgungsSpannungen stehen aber nicht in jeder integrierten Schaltungstechnik beziehungsweise bei jeder integrierten Schaltungsanwendung zur Verfügung oder könnten nur mit unzulässig hohem Aufwand zusätzlich vorgesehen werden.
Aufgabe der vorliegenden Erfindung ist es, eine Subtrahiererschaltung und eine Leistungsdetektoranordnung mit der Subtrahiererschaltung anzugeben, welche keine negative Versorgungsspannung benötigen.
Erfindungsgemäß wird die Aufgabe bezüglich der Subtrahiereschaltung gelöst durch eine Subtrahiererschaltung, aufweisend
- einen ersten Signaleingang zum Zuführen eines ersten Signals, - einen zweiten Signaleingang zum Zuführen eines zweiten, vom ersten zu subtrahierenden Signals, und
- einen Operationsverstärker mit einem ersten Eingang, der mit dem ersten Signaleingang gekoppelt ist, mit einem zweiten Eingang, der mit dem zweiten Signaleingang gekoppelt ist, mit einem ersten Ausgang, der ausgelegt ist zur Bereitstel- lung eines Differenzsignals in Abhängigkeit von erstem und zweitem Signal und der einen Signalausgang der Subtrahiererschaltung bildet und mit einem zweiten Ausgang, der ebenfalls ausgelegt ist zur Bereitstellung des Differenzsignals und der mit dem ersten Eingang des Operationsverstärkers in einer Rückführung verbunden ist.
Gemäß dem vorgeschlagenen Prinzip hat der Operationsverstär- ker, der unter Bildung eines Subtrahierers verschaltet ist, nicht nur wie gewöhnlich einen Ausgang, sondern zwei Signal- ausgänge. Die beiden Ausgänge des Operationsverstärkers sind dabei grundsätzlich gleichartig als gleichlaufende Signalquellen ausgeführt, das heißt, daß an beiden Ausgängen des Operationsverstärkers jeweils ein zu der Signaldifferenz zwischen erstem und zweitem Signal am Eingang proportionales Signal abgegriffen werden kann.
Dadurch ist mit Vorteil die Notwendigkeit eines üblicherweise bei analog aufgebauten Subtrahierern vorgesehenen Rückführungswiderstandes zwischen Ausgang und invertierendem Eingang des Operationsverstärkers vermieden. Vielmehr kann gemäß vorliegendem Prinzip ein Ausgangsstrom am zweiten Ausgang des Operationsverstärkers abgegriffen und rückgeführt werden. Die Vermeidung des Rückführwiderstandes bewirkt eine vorteilhafte Veränderung des Spannungshubes am zweiten Ausgang des Operationsverstärkers und ermöglicht so den Verzicht auf die negative VersorgungsSpannung. Demnach kommt der Operationsverstärker ohne negative Versorgungsspannung aus.
Während die Spannung am Nutzausgang des Operationsverstärkers, also am ersten Ausgang des Operationsverstärkers, variiert, ist die Spannung am zweiten, rückgeführten Ausgang des Operationsverstärkers stets konstant.
Gemäß einer bevorzugten Weiterbildung des vorgeschlagenen Prinzips ist der zweite Ausgang des Operationsverstärkers un- ter Bildung einer Strom-Rückführung unmittelbar, das heißt direkt, und permanent mit dem ersten Eingang des Operationsverstärkers verbunden.
Am Signalausgang der Subtrahiererschaltung ist bevorzugt eine Kaskode-Schaltung vorgesehen. Die Kaskode-Schaltung bewirkt mit Vorteil das Vermeiden des unerwünschten Early-Effektes am Signalausgang der Subtrahiererschaltung.
Bezüglich der Leistungsdetektoranordnung wird die Aufgabe gelöst durch eine Leistungsdetektoranordnung mit einer Subtrahiererschaltung wie vorstehend beschrieben, bei der es vorgesehen ist, einen Leistungsdetektor mit seinem Ausgang an den ersten Eingang des Operationsverstärkers anzukoppeln. Der Leistungsdetektor ordnet einem an seinem Eingang anliegenden, hochfrequenten (HF- ) Signal ein Ausgangssignal zu, welches den Leistungspegel des HF-Signals am Eingang repräsentiert. Der Leistungsdetektor kann beispielsweise als sogenannter Diodendetektor ausgebildet sein.
Am zweiten Eingang des Operationsverstärkers, der bevorzugt als Bezugssignaleingang ausgelegt ist, ist bevorzugt ebenfalls der Ausgang eines Leistungsdetektors angeschlossen, der einem an seinem Eingang anliegenden Signal mit konstantem Leistungspegel ein ausgangsseitiges, ebenfalls konstantes Bezugssignal zuordnet und dem zweiten Eingang des Operationsverstärkers zuführt. Das Beziehen eines zu ermittelnden Leistungspegels eines Hochfrequenzsignals auf einen Bezugspegel durch Vorsehen von zwei identisch aufgebauten Leistungsdetek- toren an jeweiligen Eingängen einer Subtrahiererschaltung bewirkt mit Vorteil, daß die Leistungs-Detektionsschaltung unabhängig von Temperaturdrifts und herstellungsbedingten Streuungen von Fertigungsparametern ist. Zusätzlich ist hierdurch mit Vorteil eine Frequenzgang-Kompensation bereitge- stellt. Die Widerstände, die jeweils den Ausgang des Leistungsdetektors mit erstem beziehungsweise zweitem Eingang des Operationsverstärkers verbinden, haben bevorzugt einen gleichen Widerstandswert. Da die Widerstände den in den Operationsver- stärker an seinen Eingängen jeweils hineinfließenden Strom bestimmen, bewirken genau gleich große Widerstände eine Offset-Freiheit der Schaltung.
Der Spannungspegel am zweiten Eingang des Operationsverstär- kers beträgt bevorzugt konstant circa 0,5 V, während der
Spannungspegel am Ausgang des Leistungsdetektors am ersten Eingang des Operationsverstärkers zwischen 0,5 V und 2 V bevorzugt variiert.
Am ersten Ausgang des Operationsverstärkers, dem Nutzausgang der Subtrahiererschaltung, ist bevorzugt eine stromgesteuerte Spannungsquelle angekoppelt, die bewirkt, daß der Signaldifferenz, die der Subtrahierer ermittelt, eine dazu proportionale AusgangsSpannung zugeordnet wird.
Die stromgesteuerte Spannungsquelle ist bevorzugt über einen Stromspiegel an den ersten Ausgang des Operationsverstärkers angeschlossen. Hierdurch ist mit Vorteil ein Bezug der Ausgangsspannung auf Masse, anstelle auf VersorgungsSpannung, bewirkt.
Weitere Einzelheiten und vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
Die Erfindung wird nachfolgend an einem Ausführungsbeispiel anhand von Zeichnungen näher erläutert .
Es zeigen:
Figur 1 ein Ausführungsbeispiel eines Schaltplans eines Leistungsdetektors mit der Subtrahiererschaltung gemäß dem vorgeschlagenen Prinzip, Figur 2 ein Ausführungsbeispiel einer Subtrahiererschaltung gemäß vorliegendem Prinzip anhand eines Schaltplans des Operationsverstärkers von Figur 1 und
Figur 3 eine Schaltung zur Verarbeitung des Ausgangssignals, welches von dem Operationsverstärker gemäß Figur 2 geliefert wird, anhand eines beispielhaften Schaltplans .
Figur 1 zeigt eine Leistungsdetektoranordnung mit einer Subtrahiererschaltung 1. Die Subtrahiererschaltung 1 hat einen ersten Signaleingang 2 zum Zuführen eines ersten Signals und einen zweiten Signaleingang 3 zum Zuführen eines zweiten, vom ersten Signal zu subtrahierenden Signals. Zwischen den, Signaleingängen 2, 3 liegt eine Differenzspannung U[) an, die es zu ermitteln gilt.
Weiterhin umfaßt die Subtrahiererschaltung 1 einen Operati- onsverstarker 4 mit einem ersten Eingang 5, der mit dem ersten Signaleingang 2 gekoppelt ist, und einem zweiten Eingang 6, der mit dem zweiten Signaleingang 3 gekoppelt ist. Der Operationsverstärker hat zwei Ausgänge OUTl, OUT2 mit gleichlaufenden Stromquellen, von denen der erste Ausgang OUT2 den Signalausgang des Subtrahierers 1 bildet und der zweite Ausgang OUTl unmittelbar verbunden ist mit dem ersten Eingang 5 des Operationsverstärkers. Die Eingänge 5, 6 des Operationsverstärkers werden üblicherweise auch als invertierender und nicht invertierender oder Plus- und Minus-Eingang bezeichnet.
Zur Kopplung der Signaleingänge 2, 3 der Subtrahiererschaltung mit den Eingängen 5, 6 des Operationsverstärkers ist je eine Serienschaltung umfassend zwei Widerstände 7, 8 vorgese- hen, die in beiden hierdurch gebildeten Eingangs-Stromzweigen gleich groß sind. Gleiche Widerstände sind mit gleichen Bezugszeichen versehen. Schließlich umfaßt die Subtrahierer- Schaltung eine Serienschaltung aus einem Widerstand 9 und einer Kapazität 10, die den ersten Eingang 5 des Operationsverstärkers mit einem Bezugspotentialanschluß GND des Subtrahie- res verbindet. Der Operationsverstärker 4 ist zu seiner Stromversorgung mit einem Versorgungspotentialanschluß VCC verbunden und zusätzlich mit einem Referenzsignalanschluß BGP. An die Signaleingänge 2, 3 der Subtrahiererschaltung 1 ist jeweils der Ausgang eines Leistungsdetektors 11, 12 angeschlossen. Die Leistungsdetektoren 11, 12 sind zu ihrer Ver- sorgung mit Versorgungspotentialanschluß VCC, Referenzsignalanschluß BGP und Bezugspotentialanschluß GND verbunden.
Der erste Leistungsdetektor 11 bildet an seinem Eingang den eigentlichen NutzSignaleingang der Leistungsdetektoranordnung von Figur 1 mit Bezugszeichen IN und ordnet dem Leistungspegel eines an seinem Eingang anliegenden Hochfrequenzsignals an seinem Ausgang einen Spannungswert zu, der zwischen 0,5 V und 2 V liegt und proportional ist zu der Leistung des HF- Signals. Der Eingang des zweiten Leistungsdetektors 12 hinge- gen ist fest an Bezugspotential GND gelegt und stellt an seinem Ausgang einen konstanten Pegel von 0,5 V bereit.
Da die Leistungsdetektoren 11, 12 identisch aufgebaut sind, werden Temperaturdrifts, fertigungsbedingte Parameterstreuun- gen, Frequenzgang-Abhängigkeiten et cetera automatisch kompensiert .
Die Ausgänge OUTl, OUT2 des Operationsverstärkers liefern beide ein Stromsignal, welches proportional ist zur Diffe- renzspannung Urj zwischen den Signaleingängen 2, 3 der Subtrahiererschaltung. Durch Vermeidung eines Rückführungswiderstandes zwischen Ausgang OUTl und Eingang 5 des Operationsverstärkers und damit Reduzierung des Spannungshubes am Ausgang des Operationsverstärkers ist es mit dem vorgeschlagenen Prinzip möglich, ohne negative Versorgungsspannung des Operationsverstärkers auszukommen. Die Rückführung der AusgangsSpannung des Operationsverstärkers erfolgt nicht über einen Rückführungswiderstand, wie sonst üblich bei Subtrahiererschaltungen, sondern es wird ein Ausgangsstrom erzeugt und zurückgeführt. Diese Stromquelle kann mit dem vorhandenen Spannungshub von 0,5 V arbeiten. Das Prinzip dieses Subtrahierers besteht in der Aufspaltung der Ausgangsstufe des Operationsverstärkers 4 in zwei gleichlaufende Stromquellen, von denen eine zur Rückführung an den Eingang dient und die andere die eigentliche Ausgangsgröße, einen zu der Differenzspannung U^ proportionalen Strom liefert .
Am Signalausgang OUT2 ist demnach ein Strom bereitgestellt, der proportional ist zu dem Leistungspegel eines am Eingang IN des Leistungsdetektors 11 anliegenden, hochfrequenten Signals.
Figur 2 zeigt ein Ausführungsbeispiel des Operationsverstärkers 4 von Figur 1 anhand eines Schaltplans. Der eigentliche Kern des Operationsverstärker ist durch zwei als Differenzverstärker verschaltete, emittergekoppelte Transistoren 13, 14 gebildet, deren Basisanschlüsse über je einen Transistor in Kollektorschaltung an die Eingänge 5, 6 des Operationsverstärkers gelegt sind. Die Transistoren in Kollektorschaltung sind dabei mit Bezugszeichen 15, 16 versehen. Die Kollektoranschlüsse der Operationsverstärker-Transistoren 13, 14 sind über je einen weiteren Transistor 17, 18 und je einen Emitterwiderstand 19, 20 gegen Bezugspotentialanschluß GND geschaltet. Der Transistor 17 ist mit seinem Basisanschluß über einen Widerstand 21 mit dem Basisanschluß des Transistors 18 unter Bildung eines Stromspiegels verbunden, und zudem ist der Kollektoranschluß des Transistors 17 über den Widerstand 21 an den Basisanschluß des Transistors 17 gelegt. Weiterhin ist der Kollektoranschluß des Transistors 17 und damit auch der Basisanschluß des Transistors 18 über eine Serienschaltung umfassend einen Widerstand 22 und eine Kapazität 23 mit dem Kollektoranschluß des Transistors 14 verbunden, an dem der Ausgangsknoten K des Differenzverstärkers 13, 14 gebildet ist .
Der Knoten K ist über je eine Ausgangsstufe mit den beiden gleichlaufenden Ausgängen OUTl, OUT2 des Operationsverstärkers 4 verbunden. Hierfür ist je ein Transistor 24, 25 mit je einem Widerstand in seinem Emitterpfad vorgesehen, der den Emitteranschluß jeweils mit Bezugspotentialanschluß GND verbindet. Während der Kollektoranschluß des Transistors 24 über einen Kaskode-Transistor 26 an den ersten Ausgang OUT2 gelegt ist, bildet der Kollektoranschluß des Transistors 25 unmittelbar den Ausgang OUTl, der gemäß vorliegendem Prinzip in einer Stromrückführung auf den Eingang 5 gelegt ist. Zur An- steuerung des Basisanschlusses des Kaskode-Transistors 26 ist eine Serienschaltung umfassend einen Transistor 27, Widerstände 28, 29, 30 und einen Diodentransistor 31 zwischen Versorgungspotentialanschluß VCC und Bezugspotentialanschluß GND gebildet, wobei der Basisanschluß des Transistors 26 zwischen die Widerstände 28, 29 gelegt ist.
Zur Ansteuerung des Basisanschlusses des Transistors 27 ist eine Parallelschaltung umfassend zwei Bipolar-Dioden 32, 33 und einen Widerstand 34 vorgesehen. Eine Serienschaltung umfassend einen Transistor 35 und einen Widerstand 36 verbindet den Basisanschluß des Transistors 27 mit Masse GND. Der Basisanschluß des Transistors 35 ist mit dem Bezugspotentialanschluß BGP verbunden.
In Abhängigkeit von dem am Referenzanschluß BGP anliegenden Signal werden über jeweilige Stromspiegel 37, 38, 39, 40 die Ströme in die Eingangstransistoren 15, 16 des Operationsverstärkers und in die Differenzverstärker-Transistoren 13, 14 geliefert. Die Stromspiegel-Transistoren 37, 38, 39, 40 sind dabei emitterseitig miteinander und mit dem Versorgungspoten- tialanschluß VCC verbunden. Die Diodentransistoren 37 am Eingang des Stromspiegels werden mit einem Transistor 41 angesteuert, an dessen Basisanschluß der Referenzspannung- sanschluß BGP angeschlossen ist und dessen Emitteranschluß über einen Widerstand 42 auf Masse gelegt ist. Der Kollektoranschluß des Transistors 41 ist mit dem Eingang 37 des Stromspiegels verbunden. Der Kollektoranschluß des Transis- tors 38, der den Ausgang eines Stromspiegels bildet, ist mit dem Emitteranschluß des Eingangstransistors 15 des Operationsverstärkers verbunden, analog hierzu ist der Kollekto- ranschluß des Transistors 40, der den Ausgang eines Stromspiegels bildet, mit dem Emitteranschluß des Eingangstransis- tors 16 des Operationsverstärkers verbunden. An den gemeinsamen Emitterknoten des Differenzverstärkers 13, 14 sind die Kollektoranschlüsse der Transistoren 39 eines Stromspiegels angeschlossen.
Abgesehen von der Kaskode-Stufe 26 sind die Ausgänge OUTl,
OUT2 des in bipolarer Schaltungstechnik aufgebauten Operationsverstärkers 4 identisch ausgeführt und bilden zwei gleichlaufende Stromquellen, die jeweils ein Stromsignal liefern, welches proportional ist zu der DifferenzSpannung Urj am Ein- gang 2, 3 des Subtrahierers.
Figur 3 zeigt eine Schaltung, die an den Ausgang OUT2 des 0- perationsverstärkers 4 von Figur 2 anschließbar ist und die dem Ausgangsstrom des Operationsverstärkers 4 eine Spannung U zuordnet, die proportional ist zur Differenzspannung Up am Eingang der Subtrahiererschaltung von Figur 1.
Über einen Stromspiegel 43 ist der Ausgang OUT2 des Operationsverstärkers 4 an einen ersten Eingang 44 eines weiteren Operationsverstärkers 45 angeschlossen. Der erste Eingang 44 des weiteren Operationsverstärkers 45 ist über zwei Widerstände 7', 8' auf Bezugspotential GND gelegt. Der Ausgang des weiteren Operationsverstärkers 45 ist unmittelbar und fest mit einem zweiten Eingang 46 des Operationsverstärkers ver- bunden und bildet zugleich den Ausgang 47 der gesamten Schaltung. Dieser Ausgang 47 ist über einen Widerstand 48 auf Bezugspotential GND gelegt . In den vorliegenden Ausführungsbeispielen beträgt jeweils die Versorgungsspannung 2,9 V und die Referenzspannung 1,8 V.
Die Widerstände 7', 8' sollten eine möglichst gute Anpassung, englisch: matching, aufweisen mit den Widerständen 7, 8 an den Eingängen 5, 6 des Operationsverstärkers 4 von Figur 1. Die Widerstände 7', 8' bewirken eine Strom-Spannungs- Umsetzung. Demnach wird der Ausgangsstrom am Ausgang OUT2 des Operationsverstärkers 4 über den Stromspiegel 43 und die Widerstände 7', 8' in eine Spannung U umgesetzt, die über den Pufferverstärker 45 als AusgangsSpannung zur Verfügung steht. Der Stromspiegel 43 bewirkt dabei, daß die Ausgangsspannung vorteilhafterweise auf Bezugspotential bezogen ist. Die Aus- gangsspannung am Ausgang 47 weist eine exakte Proportionalität auf zu der Differenzspannung Up an den Eingängen 2, 3 der Subtrahiererschaltung 1.
Selbstverständlich liegt es im Rahmen der Erfindung, die Sub- trahiererschaltung gemäß dem vorgeschlagenen Prinzip auch in anderen Anwendungen als der Leistungsdetektion einzusetzen.
Bezugszeichenliste
1 Subtrahiererschaltung
2 Signaleingang
3 Signaleingang
4 Operationsverstärker
5 Eingang
6 Eingang
7 Widerstand
8 Widerstand
9 Widerstand
10 Kondensator
11 Leistungsdetektor
12 Leistungsdetektor
13 Transistor
14 Transistor
15 Transistor
16 Transistor
17 Transistor
18 Transistor
19 Widerstand
20 Widerstand
21 Widerstand
22 Widerstand
23 Kondensator
24 Transistor
25 Transistor
26 Kaskode-Transistor
27 Transistor
28 Widerstand
29 Widerstand
30 Widerstand
31 Diode
32 Diode
33 Diode
34 Widerstand 35 Transistor
36 Widerstand
37 Diode
38 Transistor 39 Transistor
40 Transistor
41 Transistor
42 Widerstand
43 Stromspiegel 44 Eingang
45 Pufferverstärker 6 Eingang
47 Ausgang
48 Widerstand OUTl Ausgang
0UT2 Ausgang
IN Eingang
U AusgangsSpannung
UD Di ferenzspannung BGP Referenzspannung
VCC Versorgungspotentialanschluß
GND Bezugspotentialanschluß

Claims

Patentansprüche
1. Subtrahiererschaltung (1), aufweisend
- einen ersten Signaleingang (2) zum Zuführen eines ersten Signals,
- einen zweiten Signaleingang (3) zum Zuführen eines zweiten, vom ersten zu subtrahierenden Signals, und
- einen Operationsverstärker (4) mit einem ersten Eingang (5) , der mit dem ersten Signalein- gang (2) gekoppelt ist, mit einem zweiten Eingang (6) , der mit dem zweiten Signal- eingang (3) gekoppelt ist, mit einem ersten Ausgang (OUT2) , der ausgelegt ist zur Bereitstellung eines Differenzsignals in Abhängigkeit von erstem und zweitem Signal und der einen Signalausgang der Subtrahiererschaltung bildet und mit einem zweiten Ausgang (OUTl) , der ebenfalls ausgelegt ist zur Bereitstellung des Differenzsignals und der mit dem ersten Eingang (5) des Operationsverstärkers (4) in einer Rückführung verbunden ist.
2. Subtrahiererschaltung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß der zweite Ausgang des Operationsverstärkers (OUTl) unter Bildung einer Strom-Rückführung unmittelbar mit dem ersten
Eingang (5) des Operationsverstärkers (4) verbunden ist.
3. Subtrahiererschaltung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, daß am Signalausgang (OUT2) der Subtrahiererschaltung eine Kasko- de-Schaltung (26) vorgesehen ist.
4. Leistungsdetektoranordnung mit einer Subtrahiererschaltung (1) gemäß einem der Ansprüche 1 bis 3, bei der ein Leistungsdetektor (11) vorgesehen ist, mit einem Eingang (IN) zum Zuführen eines hochfrequenten Signals und mit einem Ausgang, der ausgelegt ist zum Bereitstellen eines vom Leistungspegel des hochfrequenten Signals abhängigen Signals und der mit dem ersten Eingang (5) des Operationsverstärkers (4) gekoppelt ist.
5. Leistungsdetektoranordnung nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t, daß ein weiterer Leistungsdetektor (12) vorgesehen ist mit einem Ausgang der ausgelegt ist zum Bereitstellen eines Bezugssignals mit konstantem Pegel und der mit dem zweiten Eingang (6) des Operationsverstärkers (4) gekoppelt ist.
6. Leistungsdetektoranσrdnung nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t, daß zur Kopplung des Ausgangs des Leistungsdetektors (11) mit dem ersten Eingang (5) des Operationsverstärkers (4) ein erster Widerstand (7, 8) vorgesehen ist und daß zur Kopplung des Ausgangs des weiteren Leistungsdetektors (12) mit dem zweiten Eingang des Operationsverstärkers (6) ein zweiter Widerstand (7, 8) vorgesehen ist, dessen Widerstandswert dem Wi- derstandswert des ersten Widerstands (7, 8) entspricht.
7. Leistungsdetektoranordnung nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t, daß am ersten Ausgang (0UT2) des Operationsverstärkers (4) eine stromgesteuerte Spannungsquelle (71, 8') angekoppelt ist.
8. Leistungsdetektoranordnung nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t, daß die stromgesteuerte Spannungsquelle (71, 8') als Widerstand ausgeführt ist .
9. Leistungsdetektoranordnung nach Anspruch 7 oder 8, d a d u r c h g e k e n n z e i c h n e t, daß die stromgesteuerte Spannungsquelle (7', 8') über einen
Stromspiegel (43) an den ersten Ausgang (0UT2) des Operationsverstärkers (4) angeschlossen ist.
PCT/DE2003/004198 2003-01-02 2003-12-18 Subtrahiererschaltung und leistungsdetektoranordnung mit der subtrahiererschaltung WO2004062096A2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
AU2003298076A AU2003298076A1 (en) 2003-01-02 2003-12-18 Subtractor circuit and power detector device provided with said subtractor circuit
US11/172,095 US7336126B2 (en) 2003-01-02 2005-06-30 Subtractor circuit and power detector arrangement having that subtractor circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10300011A DE10300011B4 (de) 2003-01-02 2003-01-02 Subtrahiererschaltung und Leistungsdetektoranordnung mit der Subtrahiererschaltung
DE10300011.9 2003-01-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/172,095 Continuation US7336126B2 (en) 2003-01-02 2005-06-30 Subtractor circuit and power detector arrangement having that subtractor circuit

Publications (2)

Publication Number Publication Date
WO2004062096A2 true WO2004062096A2 (de) 2004-07-22
WO2004062096A3 WO2004062096A3 (de) 2005-02-24

Family

ID=32519587

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/004198 WO2004062096A2 (de) 2003-01-02 2003-12-18 Subtrahiererschaltung und leistungsdetektoranordnung mit der subtrahiererschaltung

Country Status (4)

Country Link
US (1) US7336126B2 (de)
AU (1) AU2003298076A1 (de)
DE (1) DE10300011B4 (de)
WO (1) WO2004062096A2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9300264B2 (en) * 2014-08-22 2016-03-29 Mediatek Inc. Receiver arrangement and method of performing operations of receiver
TWI677821B (zh) 2018-05-21 2019-11-21 旺宏電子股份有限公司 電壓減法器及其電壓相減的運算方法
US10348320B1 (en) 2018-06-26 2019-07-09 International Business Machines Corporation Charge-scaling adder circuit
US10367520B1 (en) 2018-06-26 2019-07-30 International Business Machines Corporation Charge-scaling subtractor circuit
US10732931B2 (en) 2018-11-28 2020-08-04 International Business Machines Corporation Negative operand compatible charge-scaling subtractor circuit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346855B1 (en) * 1999-04-16 2002-02-12 U.S. Philips Corporation Amplifier arrangement
US6373236B1 (en) * 1999-02-18 2002-04-16 Itron, Inc. Temperature compensated power detector
US6459254B1 (en) * 1996-12-27 2002-10-01 Emc Technology, Inc. Power sensing RF termination apparatus including temperature compensation means
US20020167344A1 (en) * 2001-02-10 2002-11-14 Gang Zha Current amplifier structure
WO2002103375A2 (en) * 2001-06-14 2002-12-27 Qualcomm Incorporated Integrated power detector with temperature compensation
WO2002103898A1 (en) * 2001-06-14 2002-12-27 Nurlogic Design, Inc. Method and apparatus for voltage clamping in feedback amplifiers using resistors

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1172506A (en) * 1966-12-15 1969-12-03 Bradley Ltd G & E Improvements in operational amplifier circuits
US3980966A (en) * 1970-09-29 1976-09-14 Siemens Aktiengesellschaft Circuit arrangement for the receiving of binary direct current signals which are transmitted with low transmission voltage over galvanically connected lines
IT1213243B (it) * 1984-11-12 1989-12-14 Ates Componenti Elettron Circuito buffer a struttura differenziale per la misurazione di cariche capacitive.
IT1223685B (it) * 1988-07-12 1990-09-29 Italtel Spa Generatore di tensione di riferimento completamente differenziale
EP1401095A1 (de) * 2002-09-20 2004-03-24 Alcatel Operationsverstärker-Anordnung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459254B1 (en) * 1996-12-27 2002-10-01 Emc Technology, Inc. Power sensing RF termination apparatus including temperature compensation means
US6373236B1 (en) * 1999-02-18 2002-04-16 Itron, Inc. Temperature compensated power detector
US6417729B1 (en) * 1999-02-18 2002-07-09 Itron, Inc. Linear power control loop
US6346855B1 (en) * 1999-04-16 2002-02-12 U.S. Philips Corporation Amplifier arrangement
US20020167344A1 (en) * 2001-02-10 2002-11-14 Gang Zha Current amplifier structure
WO2002103375A2 (en) * 2001-06-14 2002-12-27 Qualcomm Incorporated Integrated power detector with temperature compensation
WO2002103898A1 (en) * 2001-06-14 2002-12-27 Nurlogic Design, Inc. Method and apparatus for voltage clamping in feedback amplifiers using resistors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
U TIETZE, C SCHENK: "Halbleiter-Schaltungstechnik (8. Auflage)" 1986, SPRINGER-VERLAG , BERLIN , XP002308840 Seite 301 - Seite 304 *

Also Published As

Publication number Publication date
WO2004062096A3 (de) 2005-02-24
DE10300011A1 (de) 2004-07-22
AU2003298076A8 (en) 2004-07-29
DE10300011B4 (de) 2004-09-16
US7336126B2 (en) 2008-02-26
AU2003298076A1 (en) 2004-07-29
US20060017499A1 (en) 2006-01-26

Similar Documents

Publication Publication Date Title
DE3035471C2 (de) Transistor-Verstärkerschaltung
DE69023061T2 (de) Pufferverstärker mit niedrigem Ausgangswiderstand.
DE112012000470T5 (de) Vorrichtung und Verfahren zur Miller-Kompensation bei mehrstufigen Verstärkern
DE1901804B2 (de) Stabilisierter differentialverstaerker
DE3889085T2 (de) Gleichtaktmessung und -regelung in Ketten von symmetrischen Verstärkern.
DE68903243T2 (de) Spannungs-stromumsetzer mit mos-transistoren.
DE102004015528A1 (de) Unterbrechungserfassungsschaltung für eine Sensorvorrichtung
DE3431732C2 (de) Mehrstufige Signalstärke-Detektorschaltung
DE3832448A1 (de) Messverstaerker mit programmierbarer verstaerkung
DE69114408T2 (de) Konstantspannungserzeugungsschaltung.
DE3933986A1 (de) Komplementaerer stromspiegel zur korrektur einer eingangsoffsetspannung eines "diamond-followers" bzw. einer eingangsstufe fuer einen breitbandverstaerker
DE69814558T2 (de) Verstärker mit hohem Verstärkungsgrad und begrenzter Ausgangsdynamik
DE2249859B2 (de) Integrierte Verstärkerschalung
DE19950714B4 (de) Schaltung und Verfahren zum Kombinieren einer Vorspannung mit Signalen mit wahlweise variabler Signalverstärkung
EP0763916B1 (de) Empfängerschaltung mit konstantem Eingangswiderstand
WO2002003088A1 (de) Temperaturkompensationsschaltung für ein hall-element
EP0744828A2 (de) Transimpedanzverstärkerschaltung
DE3856194T2 (de) Verstärkerschaltung und mit der Verstärkerschaltung versehene Wiedergabeanordnung
DE3824556C2 (de) Symmetrische Eingangsschaltung für Hochfrequenzverstärker
WO2004062096A2 (de) Subtrahiererschaltung und leistungsdetektoranordnung mit der subtrahiererschaltung
DE19504290C1 (de) Transimpedanzverstärkerschaltung
DE69305289T2 (de) Gleichtaktsignalsensor
EP1282940A1 (de) Stromspiegel und verfahren zum betreiben eines stromspiegels
DE10351593A1 (de) Integrierte Vorverstärkerschaltung für die Erfassung eines Signalstroms von einer Photodiode
DE68922345T2 (de) Differential-Analogkomparator.

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 11172095

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 11172095

Country of ref document: US

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP