SU1656682A1 - Преобразователь перемещени в код - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  св зи аналоговых источников информации с цифровым вычислительным устройством. С целью повышени  точности путем дополнительной коррекции неортогональности фаз и выравнивани  амплитуд сигналов в преобразователь , содержащий синусно-косинусный датчик (СКД) перемещений, три аналого-цифровых преобразовател , три аналоговых вычитател , два формировател  максимальных кодов, два формировател  минимальных кодов, три сумматора, два цифроаналоговых преобразовател , усилитель , интерпол тор, генератор импульсов, блок управлени , введены четвертый сумматор , аналоговый сумматор, четвертый аналого-цифровой преобразователь, третий и четвертый формирователи максимальных кодов и три усилител . В преобразователе измер ют посто нные и переменные составл ющие выходных сигналов СКД. выравнивают амплитуды переменных составл ющих синусных и косинусных сигналов , путем взаимного суммировани  и вычитани  этих сигналов компенсируют неортогональность и дополнительно выравнивают амплитуды синусно-косинусных сигналов . 3 з. п. ф-лы, 5 ил. ё

Description

Изобретение относитс  к автоматике и может быть использовано дл  св зи аналоговых источников информации с цифровым вычислительным устройством.

Целью изобретени   вл етс  повышение точности преобразовател  путем дополнительной коррекции неортогональности фаз и выравнивани  амлитуд сигналов.

На фиг. 1 изображена структурна  схема преобразовател ; на фиг. 2 - структурна  схема формировател  максимальных кодов; на фиг. 3 - структурна  схема формировател  минимальных кодов; на фиг. 4 - структурна  схема блока управлени ; на фиг. 5 - временные диаграммы блока управлени .

Преобразователь перемещени  в код (фиг. 1) содержит синусно-косинусный датчик (СКД) 1 перемещени , аналого-цифровые преобразователи (АЦП) 2 и 3, аналоговые вычитатели 4 и 5, блок 6 управлени , формирователь 7 максимальных кодов , формирователь 8 минимальных кодов, сумматор 9, цифроанаголовый преобразо- ва- ель (ЦАП) 10, формирователь 11 максимальных кодов, формирователь 12 минимальных кодов, сумматор 13, цифроаOs

ел о (

00

ю

налоговый преобразователь (ЦАП) 14, усилитель 15, аналоговый вычитатель 16, АЦП 17, сумматоры 18 и 19, усилитель 20, аналоговый сумматор 21, АЦП 22, усилители 23 и 24, формирователи 25 и 26 максимальных кодов, интерпол тор 27, генератор 28 импульсов .

Формирователи 7, 11, 25 и 26 максимальных кодов (фиг. 2) содержат цифровой компаратор 29, элемент И 30, регистры 31 и

32.Формирователи 8 и 12 минимальных кодов (фиг. 3) содержат цифровой компаратор

33,элемент И 34, регистры 35 и 36. Блок 6 управлени  (фиг. 4) содержит компараторы 37 и 38, регистр 39, элементы И 40 и 41, триггер 42, коммутатор 43.

Преобразователь работает следующим образом.

Синусно-косинусный датчик 1 перемещени  вырабатывает на своих первом и втором выходах сигналы Us и Uc (фиг. 5):

U, U,o + U,n,slnft +);

Ut Uco + Ucm COS (tf - ) .

где Uso. Uco паразитные посто нные составл ющие сигналов Us, Uc соответственно;

Usm, Ucm амплитуды переменных составл ющих сигналов Us. Uc соответственно;

btp - величина неортогональности фаз (неквадратурности) сигналов Us и Uc:

р - пространственна  фаза сигналов, пропорциональна  величине перемещени  X.

Сигналы Us и Uc непрерывно циклически преобразуютс  в коды NI и N2 с помощью АЦП 2 и 3 соответственно, выполненных, например, на основе микросхемы К572ПВ1. Полученные коды NI и N2. сопровождаемые стробирующими сигналами готовности информации Ci и С, поступают на входы формирователей 7,8,11 и 12 соответственно. Формирователи 7 и 8 определ ют соответственно максимум ММакс1 и минимум NMHH кода NI в пределах текущего периода выходных синусных сигналов СКД 1 (т. е. в пределах полюсного делени  модулирующего элемента СКД 1). Аналогично формирователи 11 и 12 формируют коды НМакс2 и ММин2 в пределах текущего периода выходных косинусных сигналов СКД 1. Сумматоры 9 и 18 формируют соответственно сумму ЫП1 и разность Nai выходных кодов формирователей 7 и 8

Nn1-NMaitc1+NMHHi;

Ма1-Ммакс1-Ммин1.

Полученные коды пропорциональны соответственно посто нной составл ющей и амплитуде сигнала Us.

Аналогично сумматоры 13 и 19 форми- руют сумму и разность вида

Мп2 Ммакс2+Нмин2:

Na2 NMaicc2-NMMM2.

Коды Nnt и Мп2 подаютс  на входы ЦАП 10 и 14, которые формируют сигналы, про- порциональные составл ющим Uso и Uco соответственно .

На выходах аналоговых вычитателей 4 и 5 формируютс  сигналы Us и Uc соответственно , освобожденные от паразитных по- сто нных составл ющих и имеющие вид

Us «Usm sin (р + );

Uc « Ucm COS (p - ) .

Полученные сигналы подаютс  на входы усилителей 20 и 15 соответственно. Каждый усилитель имеет коэффициент усилени , обратно пропорциональный коду, подаваемому на управл ющий вход, и может быть выполнен, например, на операционном усилителе с перемножающим ЦАП в цепи отрицательной обратной св зи. Выходные сигналы Us и Uc усилителей 20 и 15 имеют вид

u;«Ksln(p+);

Uc « К cos (p - &).

где К - посто нный коэффициент, определ емый параметрами усилител .

Таким образом, на выходах усилителей 20 и 15 сформированы сигналы равной амплитуды и без паразитной посто нной составл ющей . Эти сигналы поступают на

сумматор 21 и вычитатель 16, на выходах которых формируютс  сигналы вида

U sin ((р + ) ; U U mCosfo +).

где 2К sin ( + ) - амплитуда

сигнала Us :

Ucm 2KCOS

f+) амплитуда

5

сигнала Uc

Следовательно, на выходах сумматора 21 и вычитател  16 получены сигналы с устраненной неортогональностью фаз, однако при этом вновь возникло неравенство амплитуд . С целью его устранени  сигналы Uc и Uc подаютс  на входы АЦП 22 и 17 соответственно . Полученные коды Ыз и N4. сопровождаемые стробирующими сигналами

готовности информации Сз и С4, поступают на входы формирователей 25 и 26, определ ющие соответственно максимум ЫмаксЗ кода Мз и максимум NMaicc4 кода N4.

Данные коды, пропорциональные амплитудам сигналов, управл ют коэффициентами усилени  усилителей 23 и 24, на выходах которых формируютс  сигналы

USk 2Ksln(p + );

Uck 2Kcos(p + )

посто нной и равной амплитуды без паразитных посто нных составл ющих и с устра- ненной неортогональностью фаз. Посто нна  фазова  добавка величиной 1 не приводит к возникновению погрешности нелинейности, а лишь смещает всю характеристику преобразовани  и при необходимости легко может быть устранена .

Сигналы Usk и Uck поступают на входы интерпол тора 27, выполненного, например , в виде последовательно соединенных резистивного фазорасщепител  (с инверто рами на входе), блока компараторов и дешифратора -(1). Сформированный интерпол тором 27 код NBwx поступает к потребителю.

В преобразователе коррекци  выполн етс  заново дл  каждого полностью пройденного периода сигналов СКД 1. С этой целью блок 6 управлени  формирует сигнал Е в виде короткого импульса по окончании каждого полностью пройденного периода.

Генератор 28 импульсов осуществл ет тактирование всех АЦП и блока 6 управлени .

Работу формирователей 7, 11, 25 и 26 максимальных кодов (фиг. 2) рассмотрим на примере формировател  7, определ ющего код Ммакс1. С приходом очередного импульса Е, обозначающего начало нового периода , регистр 31 сбрасываетс  в начальное состо ние (при этом на его выходе устанавливаетс  код 100...О, равный коду NI при ). Далее выходной код регистра 31 (его старший разр д снимаетс  с инверсного выхода) посто нно сравниваетс  с выходным кодом NI АЦП 2. Если код NI превышает значение кода, записанного в регистре 31, то на выходе цифрового компаратора 29 устанавливаетс  высокий логический уровень , разрешающий прохождение импульса Ci через элемент И 30 на стробирующий вход регистра 31, в который и записываетс  новое текущее значение максимума. По началу следующего периода (т. е. при перемещении модулирующего элемента СКД 1 на одно полюсное деление) вырабатываетс 

очередной импульс Е, по переднему фронту которого код максимума ЫМакс1 предыдущего периода переписываетс  в регистр 32, где будет хранитьс  неизменным в течение

следующего периода. По этому же импульсу Е регистр 31 вновь сбрасываетс  в начальное состо ние и формирователь 7 готов к новому периоду формировани  максимального кода.

0 Работу формирователей 8 и 12 минимальных кодов (фиг. 3) рассмотрим на примере формировател  8, который работает аналогично формирователю 7 с той лишь разницей, что цифровой компаратор 33 вы5 дает сигнал высокого логического уровн , разрешающий прохождение импульса Ci через элемент И 34, если входной код NI меньше записанного в регистре 35, а код NMMH из регистра 36 выдаетс  на выход

0 формировател  8 как в пр мом, так и в инверсном коде дл  осуществлени  операции вычитани  на сумматоре 18.

Блок 6 управлени  (фиг. 4) работает следующим образом.

5Компараторы 37 и 38 преобразуют сигналы Us и Uc путем их сравнени  с нулевым потенциалом в логические сигналы Ук1 и , как показано на диаграмму фиг. 5. Они через регистр 39 поступают на входы эле0 ментов И 40 и 41, выполненных,например, на микросхеме К155ЛИ1 с одновибрэтором на одном (динамическом) входе. При рассмотрении работы блока 6 управлени  задержкой информации в регистре 39

5 пренебрегают.

На выходе элемента И 40 формируютс  импульсы Уи1 при окончании каждого периода сигнала Us в процессе увеличени  перемещени  X. На выходе элемента И 41

0 формируютс  импульсы иИ2 при окончании каждого периода сигнала Us в процессе уменьшени  X. Знак направлени  перемещени  фиксируетс  триггером 42 (сигнал UT на фиг. 5), который управл ет коммутатором

5 43, объедин ющим на своем выходе Е сигналы иИ1 и Un2. Управление коммутатором 43 осуществл етс  с задержкой, вносимой элементом 44 (сигнал Ur3 на фиг. 5). Задержка управлени  нужна дл  исключени  из

0 выходной последовательности Е первого выходного импульса элемента 40 и 41 после смены направлени  перемещени . Исключение импульса необходимо, поскольку период , на котором произошел реверс, был

5 пройден не полностью и не должен быть отмечен импульсом Е.

Благодар  использованию регистра 39 формирование сигнала Е прив зано к одним фронтам тактовой последовательности генератора 28, при этом изменение информации и выходных стробирующих сигналов АЦП прив зано к другим фронтам тактовой последовательности. Этим обеспечиваетс  исключение гонок в формировател х максимальных и минимальных кодов.

Предлагаемый преобразователь имеет повышенную точность благодар  компенсации погрешностей, вызванных неортогональностью фаз и неравенством амлитуд выходных сигналов СКД 1.

Формул а изобретени  1, Преобразователь перемещени  в код, содержащий синусно-косинусный датчик перемещени , первый выход которого соединен с информационным входом первого аналого-цифрового преобразовател , пр мым входом первого аналогового вычитате- л  и первым входом блока управлени , а второй выход соединен с информационным входом второго аналого-цифрового преоб- разовател , пр мым входом второго аналогового вычитател  и вторым входом блока управлени , группа выходов первого аналого-цифрового преобразовател  соединена с информационными входами первых форми- рователей максимальных и минимальных кодов, первые управл ющие входы которых подключены к управл ющему выходу первого аналого-цифрового преобразовател , выходы первого формировател  максимальных кодов и пр мые выходы первого формировател  минимальных кодов соединены с входами первого сумматора, выходы которого через первый цифроанало- говый преобразователь соединены с инвер- сным входом первого аналогового вычитател , выход которого соединен с информационным входом первого усилител , группа выходов второго аналого-цифрового преобразовател  соединена с информаци- онными входами вторых формирователей максимального и минимального кодов, первые управл ющие входы которых подключены к управл ющему выходу второго аналого-цифрового преобразовател , выхо- ды второго формировател  максимальных кодов соединены с первыми группами входов второго и третьего сумматоров, пр мые и инверсные выходы второго формировател  минимальных кодов соединены с вторы- ми группами входов второго и третьего сумматоров соответственно, выходы второго сумматора через второй цифроаналоговый преобразователь соединены с инверсным входом второго аналогового вычитател , вы- ход первого усилител  соединен с инверсным входом третьего аналогового вычитател . выход которого соединен с информационным входом третьего аналого- цифрового преобразовател , генератор

импульсов, выход которого соединен с третьим входом блока управлени  и тактовыми входами первого, второго и третьего аналого-цифровых преобразователей, выход блока управлени  соединен с вторыми управл ющими входами первых и вторых формирователей максимального и минимального кодов, интерпол тор, отличающийс  тем, что, с целью повышени  точности преобразовател , в него введены четвертый сумматор, аналоговый сумматор, четвертый аналого-цифровой преобразователь , третий и четвертый формирователи максимального кода, второй, третий и четвертый усилители, пр мые выходы первого формировател  максимальных кодов и инверсные выходы первого формировател  минимальных кодов соединены соответственно с первой и второй группой входов четвертого сумматора, выходы которого соединены с управл ющими входами первого усилител , выход второго аналогового вычитател  и выходы третьего сумматора соединены соответственно с информационным и управл ющими входами второго усилител , выход которого соединен с пр мым входом третьего аналогового вычитэтел  и первым входом аналогового сумматора, второй вход которого подключен к выходу первого усилител , выход аналогового сумматора соединен с информационными входами третьего усилител  и четвертого аналого- цифрового преобразовател , группа выходов и управл ющий выход которого соединены соответственно с группой входов и первым управл ющим входом третьего формировател  максимальных кодов, выходы которого соединены с управл ющими входами третьего усилител , группа выходов и управл ющий выход третьего аналого-цифрового преобразовател  соединены соответственно с группой входов и первым управл ющим входом четвертого формировател  максимальных кодов, выходы которого соединены с управл ющими входами четвертого усилител , информационный вход четвертого усилител  подключен к выходу третьего аналогового вычитател , выходы третьего и четвертого усилителей соединены с входами интерпол тора , выход генератора импульсов соединен с тактовым входом четвертого аналого-цифрового преобразовател , а выход блока управлени  соединен с вторыми управл ющими входами третьего и четвертого формирователей максимальных кодов. 2. Преобразователь по п. 1, о т л и ч a tout и и с   тем, что формирователь максимальных кодов содержит цифровой компаратор, первый и второй регистры,элемент И, перва  группа входов цифрового компаратора  вл етс  информационными входами формировател  максимальных кодов и соединена с информационными входами первого регистра, выходы которого соединены с информационными входами второго регистра и второй группой входов цифрового компаратора , выход цифрового компаратора соединен с одним входом элемента И, другой вход которого  вл етс  первым управл ющим входом формировател  максимальных кодов, а выход соединен с тактовым входом первого регистра, установочный вход первого регистра соединен с тактовым входом второго регистра и  вл етс  вторым управл ющим входом формировател  максимальных кодов, пр мыми выходами которого  вл ютс  выходы второго регистра.

3. Преобразователь поп. отличающийс  тем, что формирователь минимальных кодов содержит цифровой компаратор, первый и второй регистры, элемент И, выходы первого регистра соединены с информационными входами второго регистра и первой группой входов цифрового компаратора , втора  группа входов которого  вл етс  информационными входами формировател  минимальных кодов и соединена с информационными входами первого регистра, выход цифрового компаратора соединен с одним входом элемента И, другой вход которого  вл етс  первым управл ющим входом формировател  минимальных кодов, а выход соединен с тактовым входом первого регистра, установочный вход первого регистра соединен с тактовым входом второго регистра и  вл етс  вторым управл ющим входом формировател  минимальных кодов, пр мыми и

инверсными выходами которого  вл ютс 

соответствующие выходы второго регистра.

4. Преобразователь по п. 1, о т л и ч а ющи и с   тем, что блок управлени  содержит

первый и второй компараторы, регистр, первый и второй элементы И, триггер, коммутатор и элемент задержки, первые входы первого и второго компараторов  вл ютс  соответственно первым и вторым входами блока управлени , вторые входы первого и

второго компараторов подключены к общей шине, а выходы первого и второго компараторов соединены с соответствующими информационными входами регистра, тактовый вход которого  вл етс  третьим

входом блока управлени , выход первого разр да регистра соединен с пр мым динамическим входом первого элемента И и инверсным динамическим входом второго элемента И, выход второго разр да регистра соединен с управл ющими входами первого и второго элементов И, выходы первого и второго элементов И соединены с соответствующими входами триггера, выход которого через элемент задержки соединен с

управл ющим входом коммутатора, первый и второй информационные входы коммутатора соединены с выходами соответственно второго и первого элементов И, а выход коммутатора  вл етс  выходом блока управлени .

29

V,

А

С. Ј.

-33

34

с,.

I Фиг .4

I

0

М

mffif

30

31

32

R6

и

V,

i/m rtl

35

Ьб

14

с

К

о

Ifc ч,

И,

ч.

1/г

ч,

f

Claims (4)

1. Формул а’изобретения

   1. Преобразователь перемещения в код. содержащий синусно-косинусный датчик перемещения, первый выход которого соединен с информационным входом первого аналого-цифрового преобразователя, прямым входом первого аналогового вычитателя и первым входом блока управления, а второй выход соединен с информационным входом второго аналого-цифрового преобразователя, прямым входом второго аналогового вычитателя и вторым входом блока управления, группа выходов первого аналого-цифрового преобразователя соединена с информационными входами первых формирователей максимальных и минимальных кодов, первые управляющие входы которых подключены к управляющему выходу первого аналого-цифрового преобразователя, выходы первого формирователя максимальных кодов и прямые выходы первого формирователя минимальных кодов соединены с входами первого сумматора, выходы которого через первый цифроаналоговый преобразователь соединены с инверсным входом первого аналогового вычитателя, выход которого соединен с информационным входом первого усилителя, группа выходов второго аналого-цифрового преобразователя соединена с информационными входами вторых формирователей максимального и минимального кодов, первые управляющие входы которых подключены к управляющему выходу второго аналого-цифрового преобразователя, выходы второго формирователя максимальных кодов соединены с первыми группами входов второго и третьего сумматоров, прямые и инверсные выходы второго формирователя минимальных кодов соединены с вторыми группами входов второго и третьего сумматоров соответственно, выходы второго сумматора через второй цифроаналоговый преобразователь соединены с инверсным входом второго аналогового вычитателя, выход первого усилителя соединен с инверсным входом третьего аналогового вычитателя, выход которого соединен с информационным входом третьего аналогоцифрового преобразователя, генератор импульсов, выход которого соединен с третьим входом блока управления и тактовыми входами первого, второго и третьего аналого-цифровых преобразователей, выход блока управления соединен с вторыми управляющими входами первых и вторых формирователей максимального и минимального кодов, интерполятор, отличающийся тем, что, с целью повышения точности преобразователя, в него введены четвертый сумматор, аналоговый сумматор, четвертый аналого-цифровой преобразователь, третий и четвертый формирователи максимального кода, второй, третий и четвертый усилители, прямые выходы первого формирователя максимальных кодов и инверсные выходы первого формирователя минимальных кодов соединены соответственно с первой и второй группой входов четвертого сумматора, выходы которого соединены с управляющими входами первого усилителя, выход второго аналогового вычитателя и выходы третьего сумматора соединены соответственно с информационным и управляющими входами второго усилителя, выход которого соединен с прямым входом третьего аналогового вычитателя и первым входом аналогового сумматора, второй вход которого подключен к выходу первого усилителя, выход аналогового сумматора соединен с информационными входами третьего усилителя и четвертого аналогоцифрового преобразователя, группа выходов и управляющий выход которого соединены соответственно с группой входов и первым управляющим входом третьего формирователя максимальных кодов, выходы которого соединены с управляющими входами третьего усилителя, группа выходов и управляющий выход третьего аналого-цифрового преобразователя соединены соответственно с группой входов и первым управляющим входом четвертого формирователя максимальных кодов, выходы которого соединены с управляющими входами четвертого усилителя, информационный вход четвертого усилителя подключен к выходу третьего аналогового вычитателя, выходы третьего и четвертого усилителей соединены с входами интерполятора, выход генератора импульсов соединен с тактовым входом четвертого аналого-цифрового преобразователя, а выход блока управления соединен с вторыми управляющими входами третьего и четвертого формирователей максимальных кодов,
2. 2. Преобразователь по п. 1, о т л и чающий с я тем, что формирователь максимальных кодов содержит цифровой компаратор, первый и второй регистры,элемент И. пер вая группа входов цифрового компаратора является информационными входами формирователя максимальных кодов и соединена с информационными входами первого регистра, выходы которого соединены с информационными входами второго регистра и второй группой входов цифрового компаратора. выход цифрового компаратора соединен с одним входом элемента И, другой вход которого является первым управляющим входом формирователя максимальных кодов, а выход соединен с тактовым входом первого регистра, установочный вход первого регистра соединен с тактовым входом второго регистра и является вторым управляющим входом формирователя максимальных кодов, прямыми выходами которого являются выходы второго регистра,
3. 3. Преобразователь поп. 1, о т л и чающий с я тем, что формирователь минимальных кодов содержит цифровой компаратор, первый и второй регистры, элемент И, выходы первого регистра соединены с информационными входами второго регистра и первой группой входов цифрового компаратора, вторая группа входов которого является информационными входами формирователя минимальных кодов и соединена с информационными входами первого регистра, выход цифрового компаратора соединен с одним входом элемента И, другой вход которого является первым управляющим входом формирователя минимальных кодов, а выход соединен с тактовым входом первого регистра, устано вочный вход первого регистра соединен с тактовым входом второго регистра и является вторым управляющим входом формирователя минимальных кодов, прямыми и инверсными выходами которого являются соответствующие выходы второго регистра.
4. 4. Преобразователь по п. 1. о т л и ч а toщи й с я тем, что блок управления содержит первый и второй компараторы, регистр, первый и второй элементы И. триггер, коммутатор и элемент задержки, первые входы первого и второго компараторов являются соответственно первым и вторым входами блока управления, вторые входы первого и второго компараторов подключены к общей шине, а выходы первого и второго компараторов соединены с соответствующими информационными входами регистра, тактовый вход которого является третьим входом блока управления, выход первого разряда регистра соединен с прямым динамическим входом первого элемента И и инверсным динамическим входом второго элемента И, выход второго разряда регистра соединен с управляющими входами первого и второго элементов И. выходы первого и второго элементов И соединены с соответствующими входами триггера, выход которого через элемент задержки соединен с управляющим входом коммутатора, первый и второй информационные входы коммутатора соединены с выходами соответственно второго и первого элементов И, а выход коммутатора является выходом блока управления.

   Фиг.1

   Фиг.2

   Фиг.З

   Фиг.4