SU1548845A2 - Способ аналого-цифрового преобразовани и устройство дл его осуществлени - Google Patents

Abstract

Изобретение относитс  к информационно-измерительной технике, может быть использовано дл  высокопроизводительного, прецизионного аналого-цифрового преобразовани  аналоговых сигналов и  вл етс  усовершенствованием изобретени  по а.с. N 1305848. Цель изобретени  - повышение точности преобразовани . Цель достигаетс  дополнением устройства, реализующего алгоритм преобразовани  с выделением и уравновешиванием сигнала, пропорционального значению ошибки дл  каждого периода преобразовани , узлом компенсации систематических составл ющих сигнала ошибки. Функци  узла - поддержание остаточного значени  сигнала ошибки в диапазоне его точного измерени . Узел состоит из линии задержки, котора  компенсирует динамическую составл ющую в сигнале ошибки, последовательно соединенных блока компараторов, элементов И, реверсивного счетчика и цифроаналогового преобразовател , образующих блок компенсации статической составл ющей сигнала ошибки. 2 з.п. ф-лы, 3 ил.

Description

Изобретение относитс  к информационно-измерительной и вычислительно технике, может быть ивпользовано дл  прецизионного преобразовани  ана- логЭвых сигналов в код и  вл етс  усовершенствованием изобретени  по авт.св. № 1305848.

Цель изобретени  - повышение точности преобразовани .

На фиг.1 представлена структурна  схема устройства аналого-цифрового преобразовани ; на фиг.2 - конструкци  блока компараторов; на фиг.З - временные диаграммы, по сн ющие работу устройства.

Преобразователь содержит амплитудный дискретизатор 1, ключ 2, последовательно соединенные первый амплитудный анализатор 3, первую группу элементов И 4, цифроаналоговый преобразователь 5, аналоговый сумматор 6, второй амплитудный анализатор 7, регистр 8 с инверсией кода, вторую группу элементов И 9, цифроаналого-- вый преобразователь 10, линию 11 задержки , блок 12 компараторов, третью группу элементов И 13, реверсивный счетчик 14 и цифроаналоговый преобразователь 15. Структурна  схема блока компараторов показана на фиг.2,

сд

Јь 00 00 Ј

сл

гм

где компаратор 16 сравнивает выходное напр жение аналогового сумматора с верхней границей диапазона амплитудного анализатора 7, а компаратор 17 - с нижней границей диапазона.

Аналого-цифровой преобразователь работает следующим образом.

До момента стробировани  амплитудного дискретизатора ключ 2 находитс  в открытом состо нии и пропускает задержанный на врем  Ј преобразуемый входной сигнал на вход аналогового сумматора (график 8), группы элементов И 4«и 9 закрыты (графики 6 и 7), в результате выходные напр жени  цифроаналоговых преобразователей 5 и 10 близки к нулю«(графики 10 и 13), кодова  комбинаци  на выходе реверсивного счетчика 14 установлена предшествующими периодами преобразовани , а цифроаналоговый преобразо- 1ватель 15 в этом случае выдает некоторое компенсирующее напр жение (график 13). С приходом стробирующего импульса в момент времени t0 (график 1) производитс  выборка мгновенного значени  преобразуемого сигнала. На выходе аналогового сумматора (график 11) по вл етс  напр жение ошибки, величина которого зависит от выходного напр жени  амплитудного дискретизатора , аддитивного смещени  цифро- аналоговых преобразователей 5 и 10, «компенсирующего напр жени  цифроана- лотового преобразовател  15, преобразуемого входного сигнала, задержанного на врем  Ј , собственно аддитивного смещени  аналогового, кроме того при цифровом преобразовании на- пр жени  аналогового сумматора на результат кодировани  вли ет и собственное аддитивное смещение амплитудного анализатора 7. Иными словами в каждом периоде преобразовани  вы- дел етс  суммарна  ошибка, которую привнос т все узлы преобразовател , участвующие в измерении младших разр дов . В момент времени tf производитс  стробирование амплитудных анализаторов 3 и 7, после чего ключ 2 закрываетс .

По окончании кодировани  старших разр дов входного сигнала и сигнала систематических ошибок преобразовател  в момент времени стробируетс  регистр 8, запоминающий код ошибок, а также открываютс  группы элементов И 4 и 9. На этом этапе производитс 

Q 0

5

формирование аналогового эквивалента старших разр дов входного напр жени  и сигнала ошибок преобразовател , соответственно цифроаналоговыми преобразовател ми 5 и 10.Таким образом , аналоговое напр жение младших разр дов формируетс  из расностного напр жени  между заполненным значением входного сигнала, аналогового эквивалента старших разр дов и аналогового эквивалента систематических ошибок. В момент времени tg, повторно , в течение периода преобразовани  осуществл етс  стробирование амплитудного анализатора 7, который в этом случае кодирует уже младшие разр ды преобразуемого напр жени . Сразу же после стробировани  блока 7 ключ 2 открываетс , а группы элементов И 4 и 9 закрываютс . По окончании динамических процессов в цифро- аналоговых преобразовател х 5 и 10 и ключе 2 устройство готово к следующему периоду кодировани  входной величины.

I

Рассмотрим теперь случай, когда

сигнал ошибки к моменту его цифрового кодировани  окажетс  за пределами диапазона амплитудного анализатора 7 (на фиг.З, период преобразовани  Г|). В момент времени t5, когда производитс  стробирование амплитудных анализаторов, этот стробирующий импульс через открытый вентиль группы элементов И 13 поступает на один из выходов реверсивного счетчика 14. Выбор входа счетчика зависит от того, какой граничный уровень диапазона амплитудного анализатора 7 был превышен . В данном случае превышен верхний уровень преобразовател  и поэтому срабатывает компаратор, открывающий вентиль, пропускающий стробирующий импульс на суммирующий вход счетчика. В результате эквивалентное коду счетчика 14 напр жение цифро- аналогового преобразовател  15 увеличиваетс  на один квант, что в свою очередь вызывает пропорциональное уменьшение выходного напр жени  аналогового сумматора. Итеративный цикл компенсации ошибки продолжаетс  до тех пор, пока сигнал ошибки не окажетс  в диапазоне кодировани  амплитудного анализатора 7. В рассмотренном случае дл  компенсации было достаточно одного цикла.

Лини  1I задержки в устройстве необходима дл  компенсации в сигнале ошибки преобразовател , составленной от приращени  входного преобразуемого напр жени  за врем  между моментами стробировани  амплитудного дискре тизатора и амплитудного анализатора 7. Степень соответстви  задержки временному отрезку между стробирую- щими импульсами сказываетс  лишь на величине сигнала ошибки котора  измер етс  амплитудным анализатором 7. На точность преобразовани  входного напр жени  величина задержки вли ни  не оказывает. К факторам, ограничивающим точность преобразовани , можно отнести частотно-фазовые искажени , вносимые линией задержки при формировании сигнала ошибки. Статическа  точность цифроаналогово- го преобразовател  15 также не вли ет на точность преобразовани  входной величины, так как блок компенсации работает в след щем режиме, а сам цифроаналоговый преобразователь 15 находитс  в цепи итеративной обратной св зи. Дополнительна  погрешность от этого преобразовател  вызываетс  лишь его собственными шумами, которые складываютс  с аналоговым сигналом младших разр дов. Величина кванта преобразовател  15 должна иметь такое значение, чтобы вызывать смещение выходного напр жени  сумматора приблизительно на половину шкалы амплитудного анализатора 7. В этом случае наиболее полно используетс  диапазон последнего при измерении оставшейс  части сигнала ошибки. Если врем  одного цикла итерации не превышает времени кодировани  входной величины, на компенсацию систематической составл ющей сигнала ошибки затрачиваетс  минимальное врем , т.е. цикл итерации должен укладыватьс  в период преобразовани .

Технико-экономический эффект возникает за счет снижени  требований к точности цифроаналоговых преобразователей , аналогового сумматора и амплитудного дискретизатора, которые допускают значительные аддитивные смещени  как во времени, так и от температуры , а также за счет уменьшени  затрат на настройку и эксплуатацию преобразовател  благодар  компенсаци систематической составл ющей сигнала

10

15

20

5488456

ошибки в процессе кодировани  входной величины.

Claims (3)

1. Формула изобретени  1.Способ аналого-цифрового преобразовани  по авт.св. № 1305848, отличающийс  тем, что, с целью повышени  точности преобразовани , в нем одновременно с преобразованием в код старших разр дов преоб- разуемого напр жени  сравнивают напр жение разности между запомненным и текущим значени ми преобразуемого напр жени  с границами диапазона преобразовани , формируют соответствующий код, преобразуют последний в компенсирующее напр жение, которое вычитают из напр жени  разности между запомненным и текущим значени ми преобразуемого напр жени  в каждом периоде преобразовани , а преобразуемое напр жение перед преобразованием в код старших разр дов задерживают. 2.Устройство аналого-цифрового
2. 25 преобразовани  по авт.св. И 1305848, отличающеес  тем, что в него введены блок компараторов, треть  группа элементов И, реверсивный счетчик, третий цифроаналоговый преобразователь, лини  задержки, включенна  в разрыв св зи входной шины с информационным входом первого амплитудного анализатора, вход блока компараторов соединен с выходом аналогового сумматора, а выходы подключены к соответствующим первым входам элементов И третьей группы, вторые входы которых  вл ютс  первой управл ющей шиной, а выходы соединены соответственно с входами суммировани  и вычитани  реверсивного счетчика, выход которого через третий цифроаналоговый преобразователь подключен к п тому входу аналогового сумматора.
3. 3.Устройство по п.2, отличающеес  тем, что блок компараторов выполнен на двух компараторах , неинвертирующий вход первого

   5Q из которых и инвертирующий вход второго объединены и  вл ютс  входом блока, инвертирующий вход первого компаратора и неинвертирующий вход второго  вл ютс  соответственно пгина30

   35

   40

   45

   ми верхнего и нижнего граничных напр жений диапазона преобразовани  второго амплитудного анализатора, а выходы компараторов  вл ютс  выходами блока.

   l w$

   mg

   SV88WI

   Jtft-T)