SU790284A1 - Кодирующее устройство - Google Patents
Кодирующее устройство Download PDFInfo
- Publication number
- SU790284A1 SU790284A1 SU792725296A SU2725296A SU790284A1 SU 790284 A1 SU790284 A1 SU 790284A1 SU 792725296 A SU792725296 A SU 792725296A SU 2725296 A SU2725296 A SU 2725296A SU 790284 A1 SU790284 A1 SU 790284A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- storage capacitor
- additional
- amplifier
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
1
Изобретение относитс к импульсной технике и может быть использовано дл аналого-дискретного преобразовани сигналов, в цифровых системах св зи,5
Известно кодирующее устройство, содержащее аналоговое запоминающее ус-тройство в виде последовательно соединенных входного операционного усилител , ключа, запоминающего конденсатора tO и буферного усилител ,преобразователь . напр жени в код с дополнительным компаратором , соединенным выходом с логическим устройством, а входом - со входом аналого-цифрового преобразова- j тел , источник опорных напр жений, резистивную цепь и дополнительный ключ, управл емый логическим устройств ом 1 ,
Недостаток известного кодирующего 20 устройства заключаетс в ограниченном динамическом диапазоне и малом отношении сигнал-шум квантовани .
Известно также кодирующее устройство , содержащее амплитудно-импульс- 25 ный модул тор, состо щий из двух клю- чей и запоминающего конденсатора, первый вывод которого соединен с выходами первого и второго ключей, управл ющие входы которьлх соединены с гене- ЗО
ратором управл ющих .импульсов формирователь линейного сигнала, первый вход которого соединен с выходом компаратора и с управл ющим входом блока логического управлени , а его управл ющий вход и вход блока логического управлени соединены с генератором управл ющих импульсов,источник эталонных напр жений,соединенный входами с соответствующими выходами блока логического управлени , а выходом - с nepBfcJM входом компаратора 2,
Недостатком, этого кодирующего устройства также вл етс ограниченный диапазон и малое отношение сигналшум квантовани .
Цель изобретени - расширение динамического диапазона и улучшение отношени сигнал-шум квантовани .
Поставленна цель достигаетс тем, что в кодирующее устройство, содержащее амплитудно-импульсный модул тор , состо щий из двух ключей и запоми .нающего конденсатора, первый вы .вод которого соединен с выходами первого и второго ключей, управл ющие входы которых соединены с генератором управл ющих импульсов, формирователь линейного сигнала, первый вход которого соединен с выходом компаратора и с управл ющим входом блока логического управлени , а его управл ющий вход и вход блока логического управлени соединены с генератором .управл ющих импульсов, источник эталонных напр жений, соединенный входами с соответствующими выходами блока логического управлени , а выходом с первьм входом компаратора, введены дополнительный запоминающий конденсатор , два дополнительных ключа, зар дный резистор и усилитель, причем усилитель подключен между выходом первого ключа и вторым входом компаратора , второй вывод запоминающего конденсатора и первый вывод дополнительного запоминающего конденсатора подключены к выходу первого дополнительного ключа, второй вывод дополнительного запоминающего конденсатора и первый вывод зар дного-резистора подключены к выходу второго дополнительного ключа, второй вывод зар дного резистора соединен с первым входом компаратора, входы дополнительных ключей подключены к общей шине, а их управл ющие входы и управл ющий вход усилител подключены к генератору управл ющих импульсов.
На чертеже представлена функциональна схема кодирующего устройства
Кодирующее устройство содержит амплитудно-импульсный модул тор, состо щий из двух ключей 1 и 2. и запоминающего конденсатора 3, первый вывод которого соединен с выходом первого и второго ключей, управл ющие входы которых соединены с генераторо
4управл ющих импульсов, формировате
5линейного сигнала, первый вход которого соединен с выходом компаратора 6 и с управл ющим входом блока 7 логического управлени , а его управл ющий вход и вход блока логического управлени соединены с генератором управл ющих импульсов, источник 8 эталонных напр жений, соединен ный входами; с соответствующими выходами блока логического управлени ,
а выходом - с первым входом.компаратора , дополнительно запоминающий конденсатор 9, два дополнительных ключа 10 и 11, зар дный резистор 12- и усилитель 13, причем усилитель подключен между выходом первого ключа и вторым входом компаратора , второй вывод запоминающего конденсатора и первы1 вывод дополнительного запоминающёго конденсатора подключены к выход первого дополнительного ключа,второй вывод дополнительного запоминающего конденсатора и первый вывод резистор подключенык .выходу BTOpojro дополнительного ключа, второй вывод резистора соединен с первым входом компаратора , входы дополнительных ключей объединены и подключены к общей шине , а их. управл ющие входы и управл
|ющий вход усилител подключены к генератору управл ющих импульсов.
Усилитель 13 представл ет собой усилитель с двум дискретно устанавливаемьми значени ми коэффициента усилени , соотношение между, которыми равно ди-намическому диапазону кодируемых сигналов.
. Кодирующее устройство работает следующим образом.
В исходном состо нии ключ 1 и дополнительный ключ 11 разомкнуты, ключ 2 и дополнительный ключ 10 замкнуты . Усилитель 13 имеет минимальное усиление (например, единичное). Формирователь 5 линейного сигнала, источник 8 э-галонных напр жений и 6.ПОК 7 логического управлени наход тс в исходном нулевом состо нии. В первом такте работы кодирующего устройства ключ 1 переводитс в замкнутое состо ние, ключ 2 - в разомкнутое , в результате чего запоминающий конденсатор 3 зар жаетс до на- . пр жени , равного напр жению входного сигнала в данный момент времени. Во втором такте работы ключ 1 раэтмыкаетс и начинаетс преобразование запомненной на конденсаторе 3 выборки . Дл этого с источника 8 эталонных напр жений под действием подаваемых на блок 7 логического упровлени управл ющих импульсов последовательно выдаютс , начина со старшего разр да, эталонные значени компенсирующего напр жени , которые с помощью компаратора 6 сравниваютс с амплитудой выборки сигнала, поступающей на компаратор через усилитель 13 в каждом такте, в зависимости от результата сравнени в формирователе 5 линейных сигналов и блоке 7 логического управлени фиксируетс i или О двоичного кода. В последнем такте преобразовани (количество тактов определ етс числом разр дов источника 8 эталонных напр жений и блока
7логического управлени ) на выходе источника 8 эталонных напр жений формируетс компенсирующее напр жение, равное напр жению выборки сигнала или отличное .от нее на величину - эквивалент младшего разр да источника
8эталонных напр жений. Кодирование этой разницы осуществл етс во втором цикле работы .кодирующего устройства. Дл этого сигналами, поступающими с генератора управл ющих импульсов, логический ключ 10 переводитс в разо .мкнутое состо ние, дополнительный ключ,11 - в замкнутое состо ние, а усилитель 13 - в состо ние, при котором его коэффициент усилени увеличиваетс на ДгдБ (Д - динамический диапазон кодируемых сигналов.) При этом зар женный до выходного напр жени источника 8 эталонных напр жений дополнительный запоминающий конденсатор 9 оказываетс последовательно включённым с запоминающим конденсатором 3. Поскольку пол рность напр жений на этих конденсаторах противоположна , то на выходе усилител 13 формируетс усиленна на Д децибелл разность напр жений выборки сигнала и компенсирующего напр жени , полученного на выходе источника 8 опорны напр жений в последнем такте первого цикла преобразовани . Кодирование во втором цикле производитс таким ж образом,как и в первом. Как и в первом цикле, код разности фиксируетс в блоке 7 логического управлени , который перед началом каждого цикла приводитс в исходное нулевое состо ние, и в формирователе 5 линейного сигнала, однако уже в качестве младших разр дов полученного в первом цикле кода,
Таким образом, введение новых узлов и элементов в известное кодирующее устройство по-звол ет увеличит его разр дность в 2 раза. Так, например , если имеетс шестиразр дное кодирующее устройство с шагом квантовани 32 мВ, то его динамический диапазон составит 64 при максимальном входном сигнале 2048 мВ, Следовательно , соотношение между минимальным и максимальным крэф и ентамк усилител 13 должно быть равным 64 и .разница между компенсирующим напр жением выборки 32 мВ будет поступать на кодирование усиленной в 64 раза. Учитыва , что код этой разницы фиксируетс в формирователе в качестве младших разр дов полученног в предьщущем цикле крд|а, шаг квантовани в кодирующем устройстве будет в 64 раза меньше и составит 0,5 мВ. Кодирующее устройство позволит решит р д задач цифровых методов св зи, в частности задач объединени каналов (например,, объединение двух телефонных каналов с целью получени канала вещан11 ) .
Claims (2)
1. Авторское свидетельство СССР № 498732, кл. Н 03 К 13/02, 17.06.76. ;
2. Гуревич В.Э., Лопушн н Ю.Г. и Рабинович Г.В. Импульсно-кодова
5 ;модул ци в многоканальной телефонной св зи. М., Св зь, 1973, с. 112 рис. 5.18 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792725296A SU790284A1 (ru) | 1979-02-15 | 1979-02-15 | Кодирующее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792725296A SU790284A1 (ru) | 1979-02-15 | 1979-02-15 | Кодирующее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU790284A1 true SU790284A1 (ru) | 1980-12-23 |
Family
ID=20810468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792725296A SU790284A1 (ru) | 1979-02-15 | 1979-02-15 | Кодирующее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU790284A1 (ru) |
-
1979
- 1979-02-15 SU SU792725296A patent/SU790284A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4200863A (en) | Weighted capacitor analog/digital converting apparatus and method | |
US3480948A (en) | Non-linear coder | |
US3626408A (en) | Linear charge redistribution pcm coder and decoder | |
US3688221A (en) | Two-stage pcm coder with compression characteristic | |
US4404544A (en) | μ-Law/A-law PCM CODEC | |
US4031504A (en) | Gain ranging amplifier system | |
US3382438A (en) | Nonlinear pulse code modulation system coding and decoding means | |
US3781871A (en) | Analog to digital converter | |
KR920013936A (ko) | 고속 아날로그-디지탈 변환기 | |
US4369433A (en) | Digital-to-analog converter and PCM encoder using the converter | |
SU790284A1 (ru) | Кодирующее устройство | |
US3502992A (en) | Universal analog storage device | |
US4426624A (en) | Device and method for amplifying and sampling multiplexed signals | |
US4185275A (en) | Capacitive analog to digital converter | |
KR960027365A (ko) | Δ∑ 디지탈/아날로그 변환기 | |
US3315251A (en) | Encoding device with non-linear quantization | |
US4068228A (en) | Multiple channel amplifier | |
US3750143A (en) | Charge parceling integrator | |
US3909719A (en) | Balanced PCM encoder | |
USRE32313E (en) | Digital-to-analog converter and PCM encoder using the converter | |
US3959745A (en) | Pulse amplitude modulator | |
SU879758A1 (ru) | Дискретно-аналоговое устройство задержки | |
SU885947A1 (ru) | Устройство регулировани уровн квантовани | |
US4088993A (en) | Device for encoding a plurality of analogical signals | |
US3073904A (en) | Dual encoder for pcm |