SU1018231A1 - Аналого-цифровой преобразователь бипол рных сигналов - Google Patents

Abstract

АНАПбгО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ БИПОЛЯРНЫХ СИГНАЛОВ,содержащий первый узел суммировани , первый вход которого подключен к шине преобразуемого сигнала, остальные входы соединены с первыми выходг1ми ключей блока ключей, а выход соединен с первым входом компаратора, второй вход которого соединен с выходом второго узла суммировани , входы которого соединены с вторыми выходами ключей блока ключей, третьи выходы которых подключены к шине нулевого потенциала , а потенциальные входы ключей,кроме первог о, поразр дно подключены к выходам блока эталонных величин, первые и вторые управл к дие входы ключей блока ключей поразр дно соединены с выходами соответственно первого и второго регистров, входы установки в нуль и управл ющие входы которых .подключены к соответствующим входам блока управлени , а входы установки в единицу соединены Соответственно с первым и вторым выходами компаратора, выходы первогорегистра , кроме первого, подключены к шине вывода результатов преобразовани , отличающийс  тем, что, с целью повьшени  точности преобразовани , в него введены ключ коррекции, элементы ИЛИ и ИЛИ-НБ и блок формировани  корректирукицего сигнала, причем дополнительный &ход S второго узла сукмировани  подключен к шине преобразуемого сигнала через со ключ коррекции, управл ки ий вход которого соединен с выходом элемента с ИЛИ, первый выход которого соединен с выходом элемента ИЛИ-НЕ, входы которого подключены к первым выходам первого и второго регистров, первые управл ющие входы которых соединены с вторым входом элемента ИЛИ и первым входом блока формировани  корректирующего сигнала, второй и тре00 тий входи которого подключены к выto ходам компаратора, а выход - к потенциальном/входу первого ключа . 00 блока ключей.

Description

Изобретение относитс  к вычислительной и электроизмерительной технике и может быть использовано качестве самосто тельного блока и как составна  часть различных устройств , в которых осуществл етс  преобразование аналоговых сигналов в цифровые коды. Известны аналого-цифровые преобразователи бипол рных сигналов, Ё которых с целью сокращени  вре у1ени преобразовани , уравновешивающий сигнал формируетс  из раэнопо л рных дискретных эталонов J. Известен аналого-цифровой преобразователь бипол рных сигналов, содержащий первый узел суммировани , первый вход которого подключен к шине преобразуемого сигнала , осташьные входы соединены с первыми выходами ключей блока ключей , -а выход соединен с первым входом-компаратора-, второй которого соединен с выходом второго узла суммировани , входы которого соединены с вторыми выходам ключей блока ключей, третьи выходы которых подключены к шине нулевого потенциала, а потенциальные входы ключей поразр дно подклю ны к выходам блока эталонных величин , первые и вторые управл ющие входы ключей блока ключей поразр дно соединены с выходами соответ ственно первого и второго регистров , входы установки в нуль и управл ющие входы которых прдключе к соответствующим выходам блока уп равлени , а входы установки в ед ницу соединены соответственно с вым и вторым выходами компаратора, выхода первого регистратора подклю чены к шине вывода результатов рре образовани  2 . Погрешность, вызванна  неиденти ностью параметров входов компарато Р1, параметров узлов суммирювани  и ключей блока ключей,про вл етс . как смещение нул  аналого-цифровог преобразовател . Цель изобретени  - повышение то ности преобразовани . . Цель достигаетс  тем, что в ана логово-цифроаой преолразс атель би пол рных сигналов, содержащий первый узел суквиировани , первый вход которого подключен к шине преобраз fMoro сигнала, остальнйе входы со единены с первыми выходами ключей блока ключей, а выход соединен с п вым входом компаратора, второй вхо которого соединен с выходом второго узла суммировани , входы кото рого соединены с вторыми выходами ключей блока ключей, третьи выходы которых подключены к шине нулевого потенциала, а потенциальные входы ключей, первого, поразр дно подключены к выходам блока эталонных величин,первые и вторые входы управл ющих ключей блока ключей поразр дно соедннень с выходами соответственно первого и второго регйстров , входы установки в управл ющие входы которых подклюгчены к соответствующим выходам блока управлени , а входы установки в единицу соединены соответственно с первым и вторым выходгшш компаратора, выходы первого регистра , кроме первого, подключены к шине вывода результатов преобразовани  j введены ключ коррекции, элементы ИЛИ и ЙЛИ-НЕ и блок формировани  кор1ректирующего-сигнала , причем дополнительный вход второго узла суммировани  подключен к шине преобразуемого сигнала через ключ коррекции , упра;вл ющий вход которого соединен с выходом элемента ИЛИ, первый вход которого соединен с выходом элемента ИЛИ-НЁ, входы Которого 1подключены к первым выходам первого и второго регистров, первые управл ющие входа КОТОРЫХ соединены со вторым входом элемента ИЛИ и первым вхо.-„ дом блока формировани  корректирующего сигнала/ второй и третий входы которого подключены к выходам компаратора , а выход - к потенциальному входу первого ключа блока ключей. На фиг. 1 изображена функциональ- , на  схема аналого-цифрового преобразовател  бипол рных сигналов; на фиг.2блок формировани  корректирующего сигнала; на фиг. 3 н 4 г- временные диаграммы работы блока формировани  .корректирующего сигнала; на фиг, 5 - временные диаграммы работы аналого-цифрового преобразовател  дл  случа Л) . на фиг.6 - то же,дл  случа  . . Преобразователь содержит первый 1 и второй 2 узлы суммировани , блок ключей 3, Компаратор 4, блок 5 эталонных величин, первый 6 и второй 7 регистры, блок 8 управлени , ключ 9 коррекции, элемент 10 ИЛИ, элемент 11 ЙЛИ-НЕ и блок 12 формировани  корректирующего сигнала. К клемме источника 13 преобразуемого сигНгша подключен первый вход первого узла суммировани  1, остальные его входы соединены с первыми выхо дами ключейЛблока 3, а ВЕЛХОД соединен с первым входом компаратора 4, второй вход которого соединен с выходом второго узла 2 суммировани , входы которого соединены с вторыми вйй5йа мй ключей блока 3,дополнительный вход второго узла 215уммировани  подключен через ключ 9 коррекци  к шине преобразуемого сигнала 13,а третьи выходы ключей блока 3 подключены к шине нулевого потенциала. Потенциальные входы ключей блока 3, jcpoMe первого ключа, поразр дно подключеиы к выходги блока 5 эталонных величин, первые и вторые управл ющие входы ключей блока 3 поразр дно соединены с вьрсодами, соответственно , первого б и второго 7 регистров , входы установки в О и управл ющие вхол ко.торых подклю чены к соответствующим выходам блока 8 управлени , а входы установки в единицу первого 6 и второго 7 регистров соединены, соответственно, с первшл и вторьол выходами компара тора 4. К шпене вывода результатов преобразовани  14. подключены все, кремне. первого, выходы первого регистра 6 Упр1авл ю11Шй. вход кл1рча коррекции 9 соединен с выходом элемента 10 ИЛИ, первый звход которого соединен с выходом элемента 11 йЛИ-НЕ, входаг которого подключены к Евьосодам первого 6 и второго 7 регистров , первые управл ющие входы которых соединены с вторым .входом элемента 10 ИДИ и первым входом блока 12 формировани  корректирующего сигнала, два входа которого подключены к выходам компаратора 4, а выход блока 12 формировани ;корректирующего сигнала 1 соединен с потенциальным входом первого ключа блока 3,

5лок 12 формировани  ко рректирующего сигнала вво датс  в аналогоцифровой преобразователь бипол рных сигналов д;1  формировани  .корректирующего воздействи  смещени  нул  и может быть реализован различным Об-t разом. Одна из возможных реализаций показана на фиг. 2. Он содержит блок 15 формировани  коротких импульсов, элемент И-НЕ 16, триггер 17, аналоговый ключ 18, источник 19 эталон ной величины и з апоминаюший конденсатор 20, Выход блока, 15 формировани  коротких импульёов соединен с первым входом элемента и-НЕ 16,второй вход которого  вл етс  тактовым входом блока 12 формировани  корректирующего сигнала; и соединен с синхрбнизационйым входом триггера . 17, а выход sjteMema 16 И-НЕ соединен с входом установки в Отриггера 17, вызсод которого соединен с управл ющим входом аналогового ключа . 18. Потенцйад11Ьный вход аналогового ктаоча IВ подклю е  к источнику 19 эталонной величины/ а выход аналогового ключа 18. соединен с запоминающим конденсатором 20 и  вл етс  выходом блока 1:2 формировани  коррек йрук дего сигнала.

Блок 15 формировани  коротких имtfynbcoB содержит элемент ИЛИ 21 и дв идентичных формировател , первый формирователь содержит элемент НЕ 22, :резистор 23, конд енсатор 24 и элемент ИЛИ-НЕ 25. Вход элемента НЕ.22  вл етс  первым входом 24 и элемент

.ЛЙ-НЕ 25. Вход элемента НЕ 22  в етс  первым входом блока 12 формиовани  корректирующего сигнала и оединен с первым входом элемента ЛИ-НЕ 25, а- выход элемента НЕ 22 оединен через резистор 23 с коненсатором 24 и вторБм входом элеента ИЛИ-НЕ 25, выход которого соеинен с первым входом элемента ИЛИ 21, выход которого  вл етс  выхое блока 15 формировани  коротких . импульсов.

Второй формирователь содержит элемент НЕ 26, резистор 27, коненсатор 28 и элемент ИЛИ-НЕ 29. Вход элемента НЕ 26  вл етс  вторым входом блока 12 формировани  корректирующего: сигнала и соединен с первым входом элемента ИЛЙ-НЕ 29, . а выход элемента НЕ 26 соединен через резистор 27 с конденсатором 28 и вторым входом элемента ИЛИ 21.

В Исходном.состо нии на такто вом входе блока 12 (фиг.. 3) установлен сигнсш О/ (диаграмйа а), На его .первх вхоДё сигнал .1 (диаграмма б), на его втором входе

О

{диагра1.вла в) , на высигнал

ходах элагентов ИЛИ-НЕ 25, ИЛИ-НЕ 29 и ИЛИ 21 установлены си гналы О (соответственно, диаграммы и е), на выходе элемента И-НЕ 16 установ- .: лен сигнал . (диаграьола ж) , на выходе триггера 17 установлен сигнал О (диаграмма з) , аналоговый ключ 18 установлен в положение О (диаграмма и) и запоминающий конденсатор 20 разр жен (диаграмма к). На выходе блока 12 отсутствует сигнал коррекции .

При по влении сигнала 1 на .тактовом входе блока 12 (диаграмма а), ; на выходе триггера 17 (диаграмма э) воэдействуе т сигнал 1, по KOTOpioму аналоговый ключ 18 устанавливаетс  в положение Ч (диаграмма и) ч и подключает источник 19 эталонной величины к запоминающему конденсатору 20. запог инающий конденсатор 20 зар жаетс  (диаграмма к) и на выходе блока Iz по вл етс  сигнал коррекции , величина которого возрастает до тех пор,пока на первом входе блока 12 воздействует сигнал , При изменении на первом входе блока 12 сигнала 1на сигнал О (диаграмма б) , элементе ИЛИНЕ 25 формируетс  короткий импульс г, который через элемент ИЛИНЕ 21 поступает на вход элемента И-НЕ 16. Элементом И-НЕ 16 формируетс  короткий импульс О ж, по которому триггер 17 измен ет свое состо ние (диаграмма з),на его выходе устанавливаетс  сигнал О, по которому аналоговбД ключ 18 устанав (диагливаетс  в положение

рамма и) и отключает источник эталон- ной величины 19 от запоминающего конденсатора 20. На выходе блока 12 воздействует корректирующий сигнал А установленной величины (диаграмма к) с запоминающего конденсатора 20. Если в исходном состо нии на первом входе блока 12 установлен сигнал О . (диаграмма б , фиг. 4), а на его втором входе сигнал Ч (диаграмма в, фиг, 4}, то блок формировани  корректирующего сигнала 12 работает (фиг. 4), как и в предыдущем случае (фиг. 4) с тем лишь отличием, что при изменении сигнала Ч на на втором входе блока сигн;ал 12 (диаграмма в), формирование корот кого импульса «i д осуществл етс  во втором формирователе коротких кштульсрв элементом ИЛИ-НЕ 29. В аналого-цифровом преобразователе , дл  уравновешивани  бипол рного преобразуемого сигнала ±Ах , использ ютс  эталонные величины одного знака причем могут быть использованы какэталоны положительной пол рности, та и эталоны отрицательной пол рности. .Рассмотрим работу аналого-цифрового преобразовател  при использовании по ложительных эталонных величин В исходном состо нии на установоч ном выходе блока управлени  8 воздействует сигнал -1, на выходах р гистров б и 7 воздействуют сигналы О, ключи блока установлены в положение . Выходы всех разр дных .эталонов блока эталонных величин 5 и выход блока 12 формировани  корректи рующего сигнала отключены от узлов су1 шровани  1 и 2. Ключ коррекции 9 установлен в положение , преобразуемый сигнал ±Ах через первый узел суммировани  1 подключен к пер;вому входу компаратора 4,а через ана логовый ключ 9 и второй узел суммировани  2 подключен к второму входу компаратора 4, Если сигнал As, на первом входе компаратора 4 по своей величине больше сигнала на «iO втором входе, т.е. А-ур.-|: А г на выходах компаратора 4 в исходном состо нии установлены сигналы и SsO. Если же ,Av92 то в исходном состо нии авО, а SWl. После окончани  действи  сигнгша и установО на установочном ки сигнала . .. ,,. выходе блока управлени  8 (диаграмма а), .на его первом тактовом выходе устанавливаетс  сигнал Ч (диаграмма в), по которому первый регистр б переводитс  в состо ние, в котором на его первом выходе устанавливаетс  сигнал Ч (диагрэмма в). Состо ние ВТОРОГО регистра f сохран етс  (диаграмма Г) .Сигналом Чспервого регистра б соответствующий ключ 3 переключаетс  в положение 2 ( риаграмма д) , подключа  тем самым выход блока формировани  корректирую- , иего сигнала 12 к входу второго узла суммировани  2. На выходе элемента ИЛИ-НЕ 11 устанавливаетс  сигнал (диаграмма е), однако на выходе элемента ИЛИ 10 сохран етс  сигнал . Ч (диаграмма ж), и ключ коррекции 9 остаетс  в положении i (диаграмма з) до окончани  такта коррекции. На второй вход компаратора 4 воздействует сигнал , величина которого возрастает вследствие нарастани  (диаграмма л) до тер пор пока на выходе компаратора 4 не установитс  сигнал О (диаграмма и), по которому прекращаетс  нарастание, сигнала выходе блока 12 формировани  корректирующего сигнала (диаграмма л). После окончани  такта коррекции , на выходе элемента ИЛИ 10 устанавливаетс  сигнал О (диаграмма ж), по которому аналоговый ключ 9 устанавливаетс  в положение О (диаграмма з) и отключает сигнал +Ах от узла суммировани  2. Коррекци  погрешности смещени  нул  в этом случае осуществл етс  аналогично рассмотренному, с тем лишь отличием , что по сигналам и на выходах компаратора 4 (диаграммы и, к) , в переводитс  второй регистр 7 (диаграмма г), а соответствующий ключ блока 3 переключаетс  в положение . 1 (диаграмма д), подключа  тем самым выход блока формировани  корректирующего сигнала 12 к входу первого узла суммировани  1. После окончани  такта коррекции начинаетс  цикл преобразовани  бипол рного сигнала +Ах, состо щий из п тактов кодировани  ( где п - количество разр дов выходного кода N). В первом такте кодировани  сигналы А.,р,-+А , и Ач,р 2-АКОР компаратором 4. Если .А,,р2, т.е;. , то a«l, а а-О. В начале второго такта кодировани  сигналом с второго тактового выхода блока 8 управлени  первый регистр 6 Переводитс  в состо ние, в котором на его втором выходе устанавливаетс  сигнал Ч . Состо ние второго регистра 7 сохран етс . Сигналом Ч с второго выхода первого регистра 6 соответствующий .ключ блока 3 переключаетс  в положение 2 , подключа  тем самым выход эталона старшего разр да АЗ блока эталонных величин 5 к входу второго узла суммировани  2. Таким образом, во втором такте кодировани  на первый вход компаратора 4 воздействует сигнал А,р.-,Ах а на ЕГО второй вход сигнал AVR ,i Если во втором а,,0, то в начале такте а/. третьего такта кодировани  сигналом с с третьего тактового выхода блока управлени  8 первый регистр 6 пере|Водитс  в состо ние, в котором на его третьем выходе устанавливаетс  сигнал 1 . Состо ние второго регистра 7 сохран етс . Сигналом 1 с третьего выхода первого регистра 6, соответствующий ключ блока 3 переключаетс  в положение 2 подключа  тем самым выход эталона второго разр да А,2 блока 5 эталонных величин к входу второгсэ узла суммировани  2. В третьем такте кодировани  на первый вход ксжпаратора 4 воздействует сигнал Aj,,A , на его второй вход - сигнал -А ор+Аэт +А9т.2 Если BQ втором такте а егО и .Щм - 1 то в йачале третьего такта кодирова ни  сигналом с третьего тактового в хода блока управлени  8 второй регистр 7 переводитс  в состо ние, в котором на его третьем выходе устанавливаетс  сигнал . Состо ние первого регистра 6 сохран етс . Сиг налом с третьего выхода второ го регистра 7 соответствующий ключ блока 3 переключаетс  в положение , подключа  тем самым выход эт лона второго разр да А„2 блока эталоновых величин 5 к вхоДу первого узла суммировани  1. В третьем такте кодировани  на первый вход компа ратора 4 воздействует сигнал sA +Аэт2 на его второй вход - сигнал АУР 1-А р +А „, Аналого-цифровой преобразователь работает аналогично рассмотрен ному и в случае, если в первом такте кодировани  компаратором 4 сравниваютс  сигналы Аур:,+Ах + . Если А,р-, А,р2 , т.е. АХ О и и а:,0, TO во втором такте на первый вход компаратора 4 воздействует сигнал Aj,p2 АХ цор его второй вход - сигнал эт1 Если а 1 и , то в третьем такте на первый вход компаратора возг действует сигнал off а на его второй вход - сигнал В случае, если в первом такте кодировани  А,,,т.е., то а гО и . В начале второго такта кодировани , сигналом с второго так тового блока управлени  8, второй регистр 7 переводитс  в состо ние, ц коЛ-ором на его втором выходе устанавливаетс  сигнал . Состо ние первого регистра 6 сохран етс . Сиг налом 1 с второго выхода второго регистра 7 ссютветствующий ключ блока 3 переключаетс  в положение , подключа  тем самым выход эталона старшего разр да -t блока эталонных величин 5 к входу первого узла сукмировани  1, Таким образом во втором такте кодировани  на первый вход компаратора 4 воздействует сигнал -Ajj+A „. , а на его вто рой вход - сигнал ,B -третьем такте кодировани  эталон второго радр да А 2 уммируетс  либо ,р,1,(если во .втором такте а 0 и ) ,либо с Ауи2 (если во втором такте й и S 0) и т,д, аналогично расскй трен ному. На последующих тактах кодировани  используютс  эталоны А, В последунвдем п-ом такте кодировани  на входы компаратора 4 воздействуют сигналы А,,р и , где УР.1 ..2 - n-H9T. n-V ..2 эт.п-1 .1 2V2 -: «m- f tn-1i R2 Vn 2 - п-Иэт;п-1Цифровой код N, эквивалент пре- образуемого сигнала Ах и егс знака .фиксируетс  в регистрах 6 и 7, Код в первом регистре 6 представл ет собой код, обратный по отношению к коду во втором регистре 7. В качестве результата может быть использован любой из этих кодов. После окончани  последнего п-го такта кодировани  сигналом на уста- , новочном выходе блока 8 управлени , аналого-цифровой преобразователь устанавливаетс  в исходное состо ние (диаграммы на фиг. .5 и 6). Тождественные результаты преобразовани  аналогового сигнала в цифровой: код получаютс , если в аналого-цифровом преобразователе псполь зуютс  эталоны отрицательной пол рности . Процесс аналого-цифрового преобразовани  в этом случае осуществл етс  аналогично, как описано дл  преобразовлтэл , в используютс  эталоны положи7;ельНой пол рности, с тем отличием, что при использовании этапонов отрицательной пол рности сигналами 1 на выходах первого регистра 6 ключи блока 3 переключаютс  в положение i подключа  тем сс№1ым эталоны к входам узла суммировани  1. Сигналами 1 на выходах второго регистра 7 ключи блока 3 переключаютс  в положение 2, подключа  тем сгииым эталоны к входам узла суммировани  2, Таким образом, введение в аналого-цифровой преобразователь ключа коррекции 9, элементов ИЛИ 10 и 11 блока формировани  корректирующего сигнала 12, с помощью которых формируетс  и подаетс  во врем  преобразовани  на входы компаратора 4 сигнал коррекции погрешности смешёни  нул  позвол ет повысить точйость преобразовани  не менее чем в 5.раэ и Улучшить эксплуатационные

|}(арактеристики без с5Ш1ественно чэ снижени  быстродействи  аналогог-цифрово го преобразовател .

зилнпат

Pui.5

11ре9Ураз(

$ui.S

Claims (1)

1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ БИПОЛЯРНЫХ СИГНАЛОВ,содержащий первый узел суммирования, первый вход которого подключен к шине преобразуемого сигнала, остальные входы соединены с первыми выходами ключей блоха ключей, а выход соединен с первым входом компаратора, второй вход которого соединён с выходом второго узла суммирования, входы которого соединены с вторыми выходами ключей блока ключей, третьи выходы которых подключены к шине нулевого потенциала, а потенциальные входы ключей,кроме первого, поразрядно подключены к выходам блока эталонных величин, первые и вторые управляющие входы ключей блока ключей поразрядно соединены с выходами соответственно первого и второго регистров, входы установки в ’’нуль’’ и управляющие входы кото. рых подключены к соответствующим входам блока управления, а входы установки в ’’единицу’* соединены Соответственно с первым и вторым выходами компаратора, выходы первого’регистра, кроме первого, подключены к шине вывода результатов преобразования, отличающийся тем, что, с целью повышения точности преобразования, в него введены ключ коррекции, элементы ИЛИ и ИЛИ-НЕ и блок формирования корректирующего сигнала, причем дополнительный Яход g второго узла суммирования подключен в к шине преобразуемого сигнала через ключ коррекции, управляющий вход которого соединен с выходом элемента ИЛИ, первый выход которого соединен с выходом элемента ИЛИ-HE, входы которого подключены к первым выходам первого и второго регистров, первые управляющие входы которых соединены с вторым входом элемента ИЛИ и первым входом блока формирования корректирующего сигнала, второй и третий вход® которого подключены к выходам компаратора, а выход — к потенциальному входу первого ключа · блока ключей.