RU1785075C

RU1785075C - Аналого-цифровой преобразователь совмещенного интегрировани

Info

Publication number: RU1785075C
Application number: SU914908542A
Authority: RU
Inventors: Лев Михайлович Лукьянов
Original assignee: Всесоюзный научно-исследовательский институт электромеханики
Priority date: 1991-02-06
Filing date: 1991-02-06
Publication date: 1992-12-30

Description

величиной и соответствующего повышени f0, если при этом возникающие динамические погрешности не превышают величины кванта АЦП равного

А -гг 1 .При и f qf0 и coNo хранитс Ux

При и No . N

j- результат

Х

qU

m

Ti

Т о

U X

буде получен

за врем , т.е. врем на получение X сократилось в q раз, но оно остаетс большим, это вл етс недостатком данного АЦП.

Этот недостаток устранен R АЦП совмещенного интегрировани .

Прототип АЦП совмещенного интегрировани содержит интегратор, вход которого соединен с выходами первого и второго ключей, информационные входы которых вл ютс соответственно шинами опорного и входного напр жений, выход интегратора подключен к первым входам порогового элемента и компаратора, второй вход последнего из которых вл етс общей шиной , счетчик, выходы которого вл ютс выходной шиной, вход установки нул - шиной пуска, блок управлени и блок формировани времени интегрировани опорного напр жени , выход которого соединен с управл ющим входом первого ключа и первым входом элемента И, второй вход которого соединен с первым выходом блока управлени , а выход - со счетным входом счетчика, первый вход блока управлени вл етс шиной пуска, второй выход - соединен с управл ющим входом второго ключа, трзгий выход - с первым входом блока фор- мирогани времени интегрировани опорного напр жени , второй вход которого объединен со вторым входом блока управлени и подключен к выходу компаратора, информационный вход и выход третьего ключа подключены соответственно к входу и выходу интегратора, а управл ющий вход - вл етс шиной готовности результата преобразовани и,подключен к четвертому выходу блока управлени , п тый выход которого соединен с первым входом триггера, а первый вход-объединен с первым входом элемента ИЛИ и с третьим входом блока формировани времени интегрировани опорного напр жени , четвертый вход которого объединен с вторым входом элемента ИЛИ и подключен к выходу порогового элемента , второй вход которого соединен с выходами интегрирующего элемента и переключател , первый и второй информационные входы которого подключены соот

Q

5

0

5

0

5

О

5

0

5

ветстзенно к выходам делител напр жени и источника тока, входы которых вл ютс шиной опорного напр жени , а упрэвп ю- щий вход переключател - подключен к единичному выходу триггера, второй вход которого соединен с выходом элемента ИЛИ, вход интегрирующего элемента вл етс общей шиной.

Блок формировани времени интегрировани опорного напр жени выполнен на триггере, формирователе импульсов, элементе И, первом и втором элементах ИЛИ, причем выход триггера вл етс выходом блока, а единичный и нулевой входы соединены соответственно с выходами элемента И и первого элемента ИЛИ, первый вход которого вл етс третьим входом блока, а второй вход подключен к выходу формировател импульсов, вход которого вл етс вторым входом блока и объединен с первым входом элемента И, второй вход которого подключен к выходу второго элемента ИЛИ, первый и второй входы которого вл ютс соответственно перпым и четсертым входами блока.

Блок управлени выполнен на счетчике, генераторе импульсов, триггере, формирователе импульсов, инверторе, элементах И и ИЛИ, причем первым входом блока вл етс единичный вход триггера и вход установки нул счетчика, счетный вход которого подключен к выходу генератора импульсов, вл ющегос первым выходом блока, выход переполнени счетчика подключен к нулевому входу триггера и вл етс третьим выходом блока, а выходы старших разр дов счетчика подключены к соответствующим входам элемента И, выход которого подключен к входу формировател импульсов, выход которого вл етс п тым выходом блока, четвертым выходом которого вл етс выход инвертора, ьход которого объединен с управл ющим входом генератора импульсов и подключен к выходу элемента ИЛИ, первый и второй входы которого вл ютс соответственно вторыми входами и выходом блока, а пр мой выход триггера подключен к второму входу элемента ИЛИ.

В АЦП - прототипе, благодар формированию напр жени специальной формы Uc(t) и сравнению его с напр жением Un(t) на выходе интегратора в процессе интегрировани входного сигнала, определ етс момент начала совмещенного интегрировани Т21 до окончани Ti - времени интегрировани входного сигнала и тем самым существенно уменьшаютс по сравнению с аналогами за ;раты времени Т22. которые необходимы мл получени результата преобразовани после окончани Ti.

Однако, прототип обладает недостатком , состо щим в том, что врем Jz2 принимает различные значени в зависимости от уровн входного сигнала и Tz2 может быть равно нулю теоретически, т.е. без учета по- грешностей элементов, определ ющих начало Т21, только дл двух значений и .

Если же учитывать эти погрешности, а также дополнительные погрешности в Un(t), возникающее от помех, наложенных на Ux, и которые в момент определени началаТ21 до окончани Ti еще не скомпенсированы, то они приведут к ошибкам определени начала Tai и к соответствующему увеличе- нию времени Т22, которое может иметь значительную величину.и все это снижает быстродействие АЦП.

Кроме того этот недостаток приводит к тому, что из-за наличи времени Таа после окончани очередного интегрировани входного сигнала в течение Ti дальнейшее интегрирование входного сигнала до начала следующего замера прерываетс на врем Т22 и его значение за это врем тер етс . ГТоэтому стоит задача по устранению этих дополнительных затрат времени и получению результатов преобразовани , соответствующих непрерывному интегрированию входного сигнала.

Данное предложение направлено на решение этой задачи и на устранение недостатка прототипа, оно имеет своей целью повышение быстродействи АЦП совмещенного интегрировани .

Поставленна цель достигаетс тем, что в аналого-цифровой преобразователь совмещенного интегрировани , выполненный по схеме за вки № 4768037 от 1.11.89 г. (положительное решение от 30.05.90), до- полнительно введены второй интегрирующий элемент, четвертый ключ, резистивный элемент и второй переключатель, управл ющий вход которого объединен с одноименным входом второго ключа, первый и второй информационные входы подсоединены соответственно к шине входного напр жени и к входу интегратора а выход через рези- стивный элемент- к входу второго интегрирующего элемента и к выходу четвертого ключа, соответственно выход и вход которых соединены с общей шиной, управл ющий вход последнего подсоединен к первому входу блока управлени , четвертый выход которого соединен с третьим входом элемента ИЛИ, а п тый выход - с входом установки исходного состо ни счетчика

При этом блок управлени выполнен на счетчике, генераторе импульсов, триггере двух формировател х импульсов элементах

И и ИЛИ, причем первым входом блока вл етс первый вход первого элемента ИЛИ и входы установки в исходное состо ние счетчика и генератора импульсов, счетный вход первого из котор ых соединен с выходом второго и вл етс первым выходом блока, выход переполнени счетчика подключен к нулевому входу триггера и вл етс третьим выходом блока, а выходы старших разр дов счетчика подсоединены к соответствующим входам элемента И, выход которого соединен с входом первого формировател импульсов, выход которого вл етс п тым выходом блока, четвертым выходом которого вл етс выход первого элемента ИЛИ, который объединен с единичным входом триггер , выход которого вл етс вторым выходом блока и соединен с первым входом второго элемента ИЛИ, второй вход которого вл етс вторым входом блока, а выход через второй формирователь импульсов подсоединен к второму входу первого элемента ИЛИ.

При анализе аналогов и поиске прототипа не были обнаружены технические решени , которые содержат при§на к Ссходные с отличительнымй ЧГрШн кам и За вл емого технического решений.

В предлагаемом АЦП задача по устранению недостатка прототипа решаетс путем выполнени интегрировани входного сигнала после окончани очередного такта Ti его измерени в течение Т22 с помощью дополнительного интегрирующего элемента и дальнейшей передачи полученной величины этого интеграла интегратору, осуществл ющему интегрирование входного сигнала в следующем такте Ti его измерени . Благодар этому необходимые дополнительные затраты времени Таг после TI дл получени результата преобразовани в каждом такте измерени входного сигнала не оказывают вли ние на процесс его интегрировани , которое выполн етс дл каждого такта измерени в течение Ti, и результаты преобразовани будут соответствовать интегралам входного сигнала за эти такты без каких-либо пропусков между ними, что обеспечивает повышение быстродействи АЦП совмещенного интегрировани .

На фиг.1, 2 и 3 приведены блок-схемы АЦП, блока управлени и блока формировани времени интегрировани опорного напр жени

АЦП фиг 1 содержит: шины опорного 1 и входного 2 напр жений, общую шину 3, входную шину 4 синхронизации1 выходные шины 5 результата преобразовани и шину 6 его готовности; интегратор 7, например выполненный на операционном усилителе с

конденсатором в цепи обратной св зи; компаратор 8 и пороговый элемент 9; источник тока 10 и делитель напр жени 11; триггер 12 и счетчик 13; элементы И 14 и ИЛИ 15; интегрирующие элементы 16 и.17, например выполненный на конденсаторах, резистив- ный элемент 18; переключатели 19 и 20, у которых при отсутствии сигнала на управл ющем входе замкнуты первый вход и вы- хбд, а при его наличии замкнуты второй вход и выход; ключи 21, 22, 23 и 24, первые два из которых имеют резисторы.каждый из них при йа личии с игнала на управл ющем входе замкнут, а при его отсутствии разомкнут; блок 25 формировани времени интегрировани опорного напр жени и блок управлени 26.

Блок 26, фиг.2, содержит: генератор импульсов 27, счетчик 28, триггер 29, формирователи импульсов 30 и 31, элементы И 32 и ИЛИ 33 и 34.

. Блок 25, фиг.З, содержит: триггер 35, формирователь импульсов 36, элементы И 37 и ИЛИ 38 и 39.

На временной диаграмме фиг.4 обозначены: 40 - импульс синхронизации; 41 и 42

-импульсы переполнени счетчика 28 и формировател 31; 43, 44 и 45 - сигналы на выходах триггеров 29, 35 и 12; 46, 47 и 48 - сигналы на выходах интегратора 7, интегрирующих элементов 16 и 17; 49, 50 и 51 - выходные сигналы компаратора 8, порогового элемента 9 и элемента ИЛИ 34; 52 и 53

-импульсы формирователей 36 и 30 (последний - готовность результата преобразовани ).

В АЦП шина 1 соединена с входами ключа 21, источника тока 10 и делител 11, шина 2-е входом ключа 22.и первым входом переключател 20, шина 3-е входом и выходом элементов 16 и 17, ключа 24 и с вторым входом компаратора 8, шина 4 - с управл ющим входом ключа 24, с первыми входами блока 26 и элемента ИЛИ 15, с третьим входом блока 25 и с входом установки нулевого кода счетчика 13, шина 5 - с выходами последнего, счетный вход которого подсоединен к выходу элемента И 14, шина 6 - с управл ющим входом ключа 23, с третьим входом элемента ИЛИ 15 и с четвертым выходом блока 26, второй выход которого подсоединен к управл ющим входам ключа 22 и переключател 20, первый выход

-к второму входу элемента И 14, третий выход - к первому входу блока 25, п тый выход - к единичному входу триггера и к входу установки исходного состо ни счетчика 13, второй вход- к выходу компаратора 8 и к второму входу блока 25, выход которого соединен с первым входом элемента И

с управл ющим входом ключа 21, четвертый вход - с выходом элемента 9 и с вторым входом элемента ИЛИ 15, выход которого подсоединен к нулевому входу триггера, выход которого соединен с управл ющим входом переключател 19, первый и второй входы которого подсоединены к выходам делител 11 и источника тока 10, а выход - к выходу элемента 16 и к второму входу

элемента 9, первый вход которого соединен с первым входом компаратора 8 и с выходами ключа 23 и интегратора 7, вход которого подсоединен к входу ключа 23, к выходам ключей 21 и 23 и к второму входу переключател 20, выход которого через элемент 18 соединен с выходами элемента 17 и выходом ключа 24.

В блоке 26 первым входом вл етс первый вход элемента ИЛИ 33 и входы установки в исходное состо ние счетчика 28 и генератора 27, счетный вход первого из которых соединен с выходом второго и вл етс первым выходом блока, выход переполнени счетчика 28 подключен к нулевому входу триггера 29 и вл етс третьим выходом блока, а выходы старших разр дов счетчика 28 подсоединены к входам элемента И 32, выход которого соединен с входом формировател 31, выход

которого вл етс п тым выходом блока, четвертым входом которого вл етс выход элемента ИЛИ 33, который объединен с единичным входом триггера 29, выход которого вл етс вторым выходом блока и соединен с первым входом элемента ИЛИ 34,

второй вход которого вл етс вторым вхо , дом блока, а выход через формирователь 30

подсоединен к второму входу элемента

ИЛИ 33.

Предлагаемый АЦП работает следующим образом. Как и в прототипе интегрирование входного напр жени Ux выполн етс в течение времени Ti, которое формируетс с помощью счетчика 28 по импульсам частоты f генератора 27.

Емкость счетчика 28 равна qN0, где

q rr2- и° опорное напр жение, Um - и m

максимальное значение Ux- и импульсы 41 его переполнени возникают через Ti qN0/f. По этим импульсам выполн ютс такты измерени Ux, в течение которых Ux проходит через ключ 22, замкнутый сигналом 43 и преобразующий напр жение Ux в

U х

ток 1Х -к- Ток Тх интегрируетс интегратором , который устанавливаетс в нулевое состо ние с помощью ключа 23, шунтирующего его конденсатор, по сигналу 53 готовности результата преобразовани прошедшего такта измерени Ux.

В текущем такте Ti на выходе интегратора 7 по вл етс напр жение 46, равное Un(t)TxT, а на выходе компаратора 8 по витс сигнал 49. Напр жение 47 на элементе 16 и на втором входе порогового элемента 9 будет равно Uc(t)-UA, где 1)д - напр жение делител 11, выход которого подключен к элементу 16 с помощью переключател 19, в течение времени Тот до по влени импульса 42 формировател 31, срабатывающего при смене определенного кода в старших разр дах счетчика 28,

Величина этого времени выбираетс равной:

loi l-lTi(1--i)Ti, а величина напр жени

(l-)0-±).

Импульс 42 устанавливает в единичное состо ние триггер 12, его сигнал 45 с помощью переключател 19 подключает к элементу 16 источник тока 10, напр жение 47 на котором начинает измен тьс по линейному закону со скоростью V:UCn(t)-Ufl(1-Vt). Величина V выбираетс из услови , чтобы к окончанию Ti UCn(Ti)0, иона обеспечиваетс соответствующими величинами тока источника 10 и емкости элемента 16.

Этому условию соответствует величина V:

.. Um /А 1 Uo/ч 1

V 7fr-q(1--)-W(1-q)

При через врем Toi на выходе интегратора 7, благодар выбору соответствующего коэффициента интегрировани ,

1 ч

образуетс напр жение Un(Toi)-Um(1- - ),

т.е. напр жение, равное -1)д, и произойдет срабатывание порогового элемента 9. Дл других значени Ux это произойдет позже при равенстве Un(t)Ucn(t).

С выхода элемента 9 сигнал 50 установит через элемент ИЛИ 15 в нулевое состо ние триггер 12 и через элементы ИЛИ 39 и И 37 в единичное состо ние триггера 35. Сн тие сигнала 45 в триггере 12 отключает источник тока 10 от элемента 16, на котором восстанавливаетс напр жение -UA. С по влением сигнала 44 на выходе триггера 35 подключаетс к интегратору 7 с помощью

1 ч

10

20

45

ключа 21 опорное напр жение U0, преобразованное им в ток . Так начинаетс совмещенное интегрирование токов (I х-1 о) Ux-Uo R

Одновременное с этим см/нал 44 разрешает работу элемента И 14, через который импульсы f генератора 27 поступают на счетный вход счетчика 13, где формируетс новый код X результата преобразовани после установки его в исходное состо ние импульсом 42.

Совмещенное интегрирование продолжаетс в течение времени Т21 до оконЧё и 15 Ti, когда по сн тию сигнала 43 напр жение Ux отключаетс от интегратора 7, оставшеес напр жение на котором разынтегрирует- с до нул напр жением Do за врем Т22. В течение этого времени, как и в Tai, в счетчик 13 будут поступать импульсы f и в нем будет сформирован окончательный результат преобразовани f, где Т2(Т2+Т22)°- врем , равное длительности сигнала 44. Это врем Т2 заканчиваетс по сн тию сигнала 49 в 25 компараторе 8, по которому формируетс формирователем 36 импульс 52, который устанавливает через элемент ИЛИ 38 нулевое состо ние в триггере 35.

Сн тие сигнала 49 или сигнала 43, если на выходе компаратора 8 к окончанию TI имеет место нулевой уровень сигнала 49, в элементе ИЛИ 34 запускает формирователь 30. Длительность его импульса 53 превышает длительность импульса 52 и этот импульс 35 информирует по шине 6 с готовности нового результата преобразовани X в счетчике 13 и на шине 5, Он же используетс дл установки в нулевое состо ние интегратора 7 (с помощью ключа 23) и триггера 12 (через элемент ИЛИ 15).

Если в выполн емом такте измерени интегрирование Ux началось сразу с начала Ti, т.е. в предыдущем такте , то зар д конденсатора в интеграторе 7 от Ux за врем Ti скомпенсирован зар дом от U0 за врем

,iL°

R R

30

40

Т2, откуда Т 2 0, ИСПОЛЬN

зу значени Ti q -г- и , получим

f

50

Х

где А

При наличии в предыдущем такте измерени времени Т22, которое уже относитс к началу выполн емого нового такта измерени , входное напр жение Ux с помощью переключател 20 на врем Т22 отсутстви сигнала 43 подключаетс к интегрирующему элементу 17 через резистор 18, величина сопротивлени которого равна R. Интегрирующий элемент 17 получает зар д Q

Ux-r -к- Т 22 , который с по влением сигнала

43 в течение последующего времени передаетс в конденсатор интегратора 7, так как переключатель 20 подключает резистор 18 и входу интегратора 7. Поэтому за врем Ti общий зар д конденсатора интегратора 7 будет равен:

U

-T22) +

R

+ ТГ Т1-т22)

и соответствовать величине получаемой при непрерывном интегрировании Ux в течение Ti.

Благодар этому независимо от наличи или отсутстви Т22 от предыдущего такта измерени Ux в текущем такте будет получен результат преобразовани A , который соответствует измерению входного напр жени за врем Ti, и между отдельными тактами интегрировани нет потерь времени Т22, присущих прототипу.

В предлагаемом АЦП сохранен режим работы, обеспечивающий прерывание совмещенного интегрировани при срабатывании компаратора 8 до окончани TL На фиг,4 этот такт работы показан после второго импульса 41. В этом случае сигнал 44 триггера 35 снимаетс и продолжаетс интегрирование только Ux, а затем по окончанию TI вновь устанавливаетс в единичное состо ние триггер 35 импульсом 41, проход щим через элементы ИЛИ 39 и И 37.

В АЦП сохранен также режим запуска его в работу по импульсу 40 внешней синхронизации , по которому выполн емый такт измерени прерываетс и начинаетс новое измерение за врем TL начина с этого момента времени (см. фиг.4 после третьего импульса 41).

По импульсу 40 устанавливаютс нулевые коды в счетчике 13 и 28 и в триггере 12 (через элемент ИЛИ 15), устанавливаютс исходные состо ни в генераторе 27, на элемент 17 (с помощью ключа 24) и в интеграторе 7 (с помощью ключа 23 сигналом 40, прошедшим через элемент ИЛ И 33), последний устанавливает в единичное состо ние триггер 29 и его сигнал 43 подключает с помощью ключа 22 напр жение Ux к интегратору 7. Так начинаетс новый такт измерени Ux за врем TI по импульсу внешней синхронизации.

Таким образом в отличие от прототипа, в котором каждый такт измерени Ux кроме

времени интегрировани Ti может содержать дополнительное врем Т22 дл всех значений Ux кроме и , (дл них необходимоусловие отсутстви помехи, положенной на их, и тем самым врем преоб0 разовани равно Tn Ti+T22, предлагаемый АЦП дл каждого такта измерени Ux имеет врем преобразовани и между этими тактами измерени нет пропусков времени, присущих прототипу, когда не выполн етс

5 интегрирование Ux, тем самым достигнуто повышение его быстродействи .

Предложенный АЦП совмещенного интегрировани решает поставленную перед ним задачу и устран ет недостаток прототи0 па, по сравнению с которым достигнуто повышение быстродействи .

Claims

Формула изобретени 1. Аналого-цифровой преобразователь совмещенного интегрировани , содержа5 щий интегратор, вход которого соединен с выходами первого и второго ключей, информационные входы которых вл ютс соответственно шинами опорного и входного напр жений, выход интегратора подключен

0 к первым входам порогового элемента и компаратора, второй вход последнего из которых вл етс общей шиной, счетчик, выходы которого вл ютс выходной шиной, вход установки нул - шиной синхрониза5 ции, блок управлени и блок формировани времени интегрировани опорного напр жени , выход которого соединен с управл ющим входом первого ключа и первым входом элемента И, второй вход которого

0 Соединен с первым выходом блока управлени , а выход - со счетным входом счетчика, первый вход блока управлени вл етс шиной синхронизации, второй выход соединен с управл ющим входом второго ключа, тре5 тий выход - с первым входом блока формировани времени интегрировани опорного напр жени , второй вход которого объединен с вторым входом блока управлени и подключен к выходу компаратора, информа0 ционный вход и выход третьего ключа подключены соответственно к входу и выходу интегратора, а управл ющий вход вл етс шиной готовности результата преобразовани и подключен к четвертому выходу блока

5 управлени , п тый выход которого соединен с первым входом триггера, а первый вход объединен с первым входом элемента ИЛИ и трет оим входом блока формировани времени интегрировани опорного напр жени , четвертый вход которого объединен

с вторым входом элемента ИЛИ и подключен к выходу порогового элемента, второй вход которого соединен с выходами интегрирующего элемента и переключател , первый и второй информационные входы которого подключены соответственно к входам делител напр жени и источника тока, входы которых вл ютс шиной опорного напр жени , а управл ющий вход переключател - подключен к единичному выходу триггера, второй вход которого соединен с выходом элемента ИЛИ, вход интегрирующего элемента вл етс общей шиной, о т- личающийс тем, что, с целью повышени быстродействи , в него допол- нительно введены второй интегрирующий элемент, четвертый ключ, токоограничиваю- щий резистивный элемент и второй переключатель , управл ющий вход которого объединен с одноименным входом второго ключа, первый и второй информационные входы - подсоединены соответственно к шине входного напр жени и входу интегратора , а выход через токоограничивающий резистивный элемент подключен к входу второго ин гегрирующего элемента и выходу четвертого ключа, соответственно выход и вход которых соединены с общей шиной, управл ющий вход четвертого ключа объединен с первым входом блока управлени , четвертый выход которого соединен с третьим входом элемента ИЛИ, а п тый выход - с входом установки исходного состо ни счетчика.
2. Преобразователь по п. отличающийс тем, что блок управлени выполнен на счетчике, генераторе импульсов, триггере , двух формировател х импульсов, элементах И и ИЛИ, причем первым входом блока вл етс первый вход первого элемента ИЛИ и вход установки в исходное состо ние счетчика и управл ющий вход генератора импульсов, выход которого соединен со счетным входом счетчика и вл етс первым выходом блока, выход переполнени счетчика подключен к нулевому входу триггера и вл етс третьим выходом блока, а выходы старших разр дов счетчика подсоединены к соответствующим входам элемента И, выход которого соединен с входом, первого формировател импульсов, выход которого вл етс п тым выходом блока, четвертым выходом которого вл етс выход первого элемента ИЛИ, который соединен с единичным входом триггера, выход которого вл етс вторым выходом блока и соединен с первым входом второго элемента ИЛИ, второй вход которого вл етс вторым входом блока, а выход через второй формирователь импульсов подсоединен к второму входу первого элемента ИЛИ.

Фиг. 1

Pur 2

46

7