SU746914A1 - Адаптивный временной дискретизатор - Google Patents

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности для адаптивной временной дискретизации в измерительных системах.

Известен адаптивный временной дискретизатор, содержащий арифметический .блок, измерительный блок, блок сравнения, блок выборки и блок управления fl] .

Известен также адаптивный временной дескретизатор, содержащий блок выборки, перестраиваемый фильтр низкой частоты, арифметический блок, элемент задержки и управляемый генератор ИНедостатком известных дискретизаторов являемся пониженная точность дискретизации, обусловленная,отсутствием учета погрешности восстановления исходного сигнала.

Наиболее близким к предлагаемому является адаптивный временной дискретизатоо, сопеожащий тоиггео, аоифмети— ческий блок, подключенный выходом ко входу измерительного блока и соединенный первым входом с входной шиной дискретизатора и с первым входом блока выборки, причем второй вход арифметического блока подключен к выходу ключа, управляющий вход которого соединен с первым выходом блока сравнения, а второй вход ключа подключен к выходу триггера, соединеннбго входом с выходом дополнительного блока сравнения, причем второй вход блока выборки, подключенно- го выходом к выходной шине дискретизатора, соединен с выходом ключа и входом блока управления, подключенного выходом к управляющему входу измерительного блока [з].

Недостатком этого устройства также является пониженная точность дискретизации, обусловленная неучетом влияния погрешности последующего восстановления.

Цель изобретения - повышение точности дискретизации.

С этой целью в адаптивный временной дискретизатор, содержащий триггер, ариф метический блок, подключенный выходом ко входу измерительного блока и соединенный первым входом с входной шиной дискретизатора и с первым входом блока выборки, причем второй вход арифметического блока подключен к выходу ключа, управляющий вход которого соединен с первым выходом блока сравнения, дополнительно введены управляемый генератор, элемент задержки и блок восстановле— ю ния, подключенный первым и вторым информационными входами соответственно к первому и второму выходам блока выборки и соединенный третьим информационным входом с входной шиной дискре— тизатора, информационным входом ключа и информационным входом элемента задержки, выход которого соединен с первым входом блока сравнения, а управляющий вход подключен к выходу управляв- 20 мого генератора, соединенного первым . входом с первым выходом блока сравнения и управляющим входом блока восстановления, выход которого подключен ко второму входу блока сравнения, соединен— 25 ного вторым выходом с выходной шиной дискретизатора, а второй вход управляемого генератора подключен ко второму входу блока выборки и соединен через триггер с выходом измерительного блока. 30

Кроме этого, блок восстановления содержит два элемента памяти, ключ и делитель, соединенный выходом с выходом блока восстановления и подключенный входами к выходам первого и второго 35 элементов памяти, первые входы которых соединены соответственно с первым и вторым информационными входами блока восстановления, а второй вход первого элемента памяти подключен к дополни- до тельному выходу второго элемента памяти, соединенного вторым входом с выходом ключа, подключенного информационным и управляющим входами соответственно к третьему информационному входу и уп- 45. равняющему входу блока восстановления.

На чертеже изображена блок-схема устройства.

Адаптивный временной дискретизатор ' _JQ содержит арифметический блок 1, подключенный выходом ко входу измерительного блока 2 и соединенный первым входом с входной шиной дискретизатора и первым входом блока 3 выборки, причем второй $₅ вход арифметического блока 1 подключен к выходу ключа 4, управляющий вход которого соединен с первым выходом блока 5 сравнения, подключенного вторым выходом к выходной шине дискретизатора и соединенного входами с'выходом элемента 6 задержки и выходом блока 7 восстановления, подключенного первым и вторым информационными входами соответственно к первому и второму выходам блока 3 выборки и соединенного третьим информационным входом с входной шиной дискретизатора и информационными входами ключа 4 и элемента 6 задержки, подключенного управляющим входом к выходу управляемого генератора 8. Первый вход генератора 8 соединен с первым выходом блока 5 сравнения и управляющим входом блока 7 восстановления. Второй вход генератора 8 подключен к второму входу блока 3 выборки и соединен через триггер 9 с выходом измерительного блока 2. Блок 7 восстановления содержит первый 10 и второй 11 элементы памяти, ключ 12 и делитель

13.

Дискретизатор работает следующим образом.

Измерительный сигнал поступает на первый вход арифметического блока 1. В арифметическом блоке осуществляются операции преобразования в цифровую форму текущего значения сигнала с первого входа и некоторого фиксированного значения измерительного сигнала со второго входа блока 1, а также формирование разности между этими сигналами. Код разности с выхода блока 1* преобразуется в измерительном блоке 2 в широтноимпульсный сигнал. Триггер 9 выраба- _ч тывает импульсы в моменты перехода прямоугольных импульсов с выхода блока 2 через нулевые значения. Импульсы с выхода триггера 9 поступают на один из входов блока 3 выборки, на другой вход которого подается входной измерительный сигнал. Блок 3 работает как схема совпадения, образуя на выходах поток дискретных отсчетов, который поступает ' на первый и второй информационные входы блока 7 восстановления, связанные с' первыми входами элементов памяти 1 и

2. В первом элементе 10 памяти хранится предыдущий, а во втором элементе 11 памяти - последующий отсчет сигнала. Делитель 13, подключенный к выходам элементов 10 и 11, осуществляет интерполяцию сигнала между отсчетами. Восстановленный сигнал с выхода делителя 13 поступает на вход блока 5 сравнения, где производится его сравнение с исходным измерительным сигналом, который

7.46914 подается на другой вход блока 5 через элемент 6 задержки. Элемент 6 задержки служит для согласования по времени исходного и восстановленного сигналов и подстраивается с помощью управляемого 5 генератора 8. При превышении разности между исходным и восстановленным сигналами заданной погрешности на первом выходе блока 5 сравнения появляется сигнал, который отпирает ключ 4, через 10 который в арифметический блок 1 считывается очередное фиксированное значение входного измерительного сигнала, соответствующее моменту превышения заданной погрешности восстановления. Одновре- 15 менно с этим сигнал с первого выхода блока 5 поступает на управляющий вход ключа 12 блока 7 восстановления. С помощью ключа 12 по третьему информационному входу блока 7 осуществляется 20 считывание этого фиксированного значения входного измеряемого сигнала в элемент 11 памяти, вместо имеющегося в последнем значения с блока 3 выборки, т. е. интерполяционный отрезок стано- 25 вится короче для уменьшения погрешности восстановления. При поступлении следующего отсчета с выхода ключа 12 содержимое элемента 11 памяти переписывается в элемент' 10 памяти и интерпо- 30 ляпия производится между ранее записанным ивновь поступившим отсчетами сигнала. Если погрешность сравнения в блоке 5 не превышает допустимую, то значение отсчета с выхода блока 3 выборки 35 поступает в элемент 10 памяти предыдущего, а в элемент 11 последующего отсчетов. При отсутствии превышения восстановленным сигналом заданной погрешности он приходит на второй выход блока 40 сравнения.

Claims (3)

1. , Изобретение относитс  к автоматике и вычислительной технике и может быть использовано, в частности дл  адаптивной временной дискретизации в измерительных системах. Известен адаптивный временной цискретизатор , содержащий арифметический .блок, измерительный блок, блок сравнени , блок выборки и блок управлени  |l Известен также адаптивный временной дескретизатор, содержащий блок выборки , перестраиваемый фильтр низкой частоты, арифметический блок, элемелг задержки и управл емый генератор . Недостатком известных дискретизаторов  вл емс  пониженна  точность дискре тизации, обусловленна ,отсутствием учета погрешности восстановлени  исходного сигнала. Наиболее близким к предлагаемому  вл етс  адаптивный временной дискре- тизатоо, содеожащий тоиггео, аоифметический блок, подключенный выходом ко входу измерительного блока ц соединенны первым входом с входной шиной дискретизатора и с первым входом блока выборки , причем второй вход арифметического блока подключен к выходу ключа, управл ющий вход которого соединен с первым выходом блока сравнени , а второй вход ключа подключён к выходу триггера , соединеннбго входом с выходом дополнительного блока сравнени , причем второй вход блока выборки, подключенно- го выходом к выходной шине дискретизатора , соединен с выходом ключа и входом управлени , подключенного выходом к управл ющему входу измерительного блока Зj. Недостатком этого устройства также  вл етс  пониженна  точность дискретизации , обусловленна  неучетом вли ни  погрешности послелующего восстановлени . Цель изобретени  - повышение точности дискретизации. С этой целью в адаптивный временной дискретизатор, содержащий триггер, арифметический блок, поаключенный выходом ко входу измерительного блока и соединенный первым входом с входной шиной дискретизатора и с первым входом блока выборки, причем второй вход арифметического блока подключен к выходу ключа управл ющий вход которого соединен с первым выходом блока сравнени , дополнительно введены управл емый генератор элемент задержки и блок восстановлени , подключенный первым и вторым информационными входами соответственно к первому и второму выходам блока выборки и соединенный третьим информационным входом с входной шиной дискре- тизатора, информационным входом ключа и информационным входом элемента задержки , выход которого соединен с первым входом блока сравнени , а управл ю щий &ход подключен к выходу управл вмого генератора, соединенного первым входом с первым выходом блока сравнени  и управл ющим вкодом блока восстановлени , выход которого подключен ко второму входу блока сравнени , соединен но го вторым выходом с выходной шиной дискретизатора, а второй вход управл емого генератора подключен ко второму входу блока выборки и соединен через триггер с выходом измерительного блока Кроме этого, блок восстановлени  содержит два элемента пам ти, ключ и долитель , соединенный выходом с выходом блока восстановлени  и подключенный входами к выходам первого и второго элементов пам ти, первые входы которых соединены соответственно с первым и вторым информационными входами блока восстановлени , а второй вход первого элемента пам ти подключен к дополнительному выходу второго элемента пам ти , соединенного вторым входом с выходом ключа, подключенного информационны и управл ющим входами соответственно к третьему информационному входу и управл ющему входу блока восстановлени  На чертеже изображена блок-схема устройства. Адаптивный временной дискретизатор содержит арифметический блок 1, подклю ченный выходом ко входу измерительного блока 2 и соединенный первым входом с входной шиной дискретиэатора и первым входом блока 3 выборки, причем второй вход арифметического блока 1 подключен к выходу ключа 4, управл ющий вход которого соединен с первым выходом блока 5 сравнени , подключенного вторым выходом к выходной шине дискретизатора и соединенного входами свыходом элемента 6 задержки и выходом блока 7 восстановлени , подключенного первым и вторым информационными входами соответственно к первому и второму выходам блока 3 выборки и соединенного третьим информационным входом с входной шиной дискретизатора и информационными входами ключа 4 и элемента 6 задержки, подключенного управл ющим входом к выходу управл емого генератора 8. Первый вход генератора 8 соединен с первым выходом блока 5 сравнени  и управл ющим входом блока 7 восстановлени . Второй вход генератора 8 подключен к второму входу блока 3 выборки и соединен через триггер 9 с выходом измерительного блока 2. Блок 7 восстановлени  содержит первый 10 и второй 11 элементы пам ти, ключ 12 и делитель 13. Дискретизатор работает следующим образом. Измерительный сигнал поступает на первый вход арифметического блока 1. В арифметическом блоке осуществл ютс  операции преобразовани  в цифровую форму текущего значени  сигнала с первого входа и некоторого фиксированного значени  измерительного сигнала со второго входа блока 1, а также формирование разности между этими сигналами. Код разности с выхода блока 1 преобразуетс  в измерительном блоке 2 в широтно- импульсный сигнал. Триггер 9 вырабатывает импульсы в моменты перехода пр моугольных импульсов с выхода блока 2 через нулевые значени . Импульсы с выхода триггера 9 поступают на один из входов блока 3 выборки, на другой вход которого подаетс  входной измерительный сигнал. Блок 3 работает как схема совпадени , образу  на выходах поток дискретных отсчетов, который поступает на первый и второй информационные входы блока 7 восстановлени , св занные с первыми входами элементов пам ти 1 и 2. В первом элементе 1О пам ти хранитс  предыдущий, а во втором элементе 11 пам ти - последующий отсчет сигнала. Делитель 13, подключенный к выходам элементов 10 и 11, осуществл ет интерпол цию сигнала между отсчетами. Восстановленный сигнал с выхода делител  13 поступает на вход блока 5 сравнени , где производитс  его сравнение с исходным измерительным сигналом, который поцаетс  на другой вход блока 5 через элемент 6 задержки. Элемент 6 задержк служит дл  согласовани  по времени ис .ходного и восстановленного сигналов и подстраиваетс  с помощью управл емого генератора 8. При превышении разности между исходным и восстановленным сигналами заданной погрешности на первом выходе блока 5 сравнени  по вл етс  сигнал, который отпирает ключ 4, через который в арифметический блок 1 считываетс  очередное фиксированное значение входного измерительного сигнала, соответствующее моменту превышени  заданной погрешности восстановлени . Одновре менно с этим сигнал с первого выхода блока 5 поступает на управл ющий вход ключа 12 блока 7 восстановлени . С помощью ключа 12 по третьему информационному входу блока 7 осуществл етс  считывание этого фиксированного значени  входного измер емого сигнала в эле- мен 11 пам ти, вместо имеющегос  в последнем значени  с блока 3 выборки, т. е. интерпол ционный отрезок становитс  короче дл  уменьшени  погрешности восстановлени . При поступлении следующего отсчета с выхода ключа 12 содержимое элемента 11 пам ти переписываетс  в элемент 10 пам ти и интерпол ци  производитс  между ранее записанным ивновь тгоступйвшим отсчетами сигна ла. Если погрешность сравнени  в блоке 5 не превышает допустимую, то значение отсчета с выхода блока 3 выборки поступает в элемент 10 пам ти предыду щего, а в элемент 11 последующего отсчетов . При отсутствии превышени  восстановленным сигналом заданной погрешности он приходит на второй выход блока сравнени . Формула изобретени  . 1. Адаптивный временной дискретизатор , соде эжащий триггер, арифметический блок, подключенный выходом ко входу измерительного блока и соединенный пер вым входом с входной шиной дискретизатора и с первым входом блока выборки, причем второй вход арифметического блока подключен к выходу ключа, управл ющий вход которого соединен с первы выходом блока сравнени , отличающийс  тем, что, с целью повышени  точности дискретизации, в него дополнительно введены управл емый генератор , элемент задержки и блок восстановлени , подключенный перЬым и вторым информационными входами соответственно к первому и второму выходам блока выборки и соединенный третьим информационным входом с входной шиной дискретизатора , информационным входом ключа и информационным входом элемента задерж ки, выход которого соединен с первым входом блока сравнени , а управл ющий вход подключен к выходу управл емого генератора, соединенного первым входом с первым выходом блока сравнени  и управл ющим входом блока восстановлени , выход которого подключен ко второму входу блока сравнени , соединенного вторым выходом с вых:одной шиной дискретизатора , а второй вход управл емого генератора подключен ко второму входу блока выборки и соединен через триггер с выходом измерительного блока. 2. Дискретизатор по п. 1, отличающийс  тем, что блок восстановлени  содержит два элемента пам ти, ключ и делитель, соединенный выходом с выходом блока восстановлени  и подключенный входами к выходам первого и второго элементов пам ти, первые входы которых соединены соответственно с первым и вторым информационными входами блока восстановлени , а второй вход первого элемента пам ти подключен к дополнительному выходу второго элемента пам ти, соединенного вторым входом с выходом ключа, подключенного информационным и управл ющим входами соответственно к третьему информационному входу и управл ющему входу блока восстановлени . Источники информации, прин тые во внимание при экспертиза; 1.Авторское свидетельство СССР 294890, кл. q 06 Q 7/02, 1971.
2. 2.Авторское свидетельство СССР 579646, кл. Q 08 С 15/06, 1976.
3. 3.Авторское свидетельство СССР № 525244, кл. G 06 G 7/02, 1975. (прототип).