SU1225014A1 - Устройство аналого-цифрового преобразовани узкополосных сигналов - Google Patents

Abstract

Изобретение относитс  к импульсной технике, в частности к устройствам аналого-цифрового преобразовани  узкополосных сигналов, Цель изобретени  - повышение точности преобразовани  за счет введени  в устройство, содержащее компаратор, делитель напр жени  на резисторах, первый селектор фронтов, реверсивный счетчик,регистр пам ти, цифроаналоговый преобразователь , регистр сдвига, инвертор, фильтр-интеграторj первый и второй триггеры, ключи, первый и второй элементы И, счетчик фаз, первьдй элемент задержки, первый и второй элементы ИЛИ, генератор образцовьк частот,второго селектора фронтов, второго и третьего элементов задержки, дифференциатора , буферного усилител , аналогового инвертора, двух устройств выборки-хранени , блока согласовани , осуществл к цего пропускание сигнала на аналого-цифровой преобразователь только с того устройства выборки и хранени , в котором зафиксировано положительное напр жение формировател  стробирующих импульсов, шифратора, третьего и четвертого элементов И, второго и третьего элементов задерж- S ки. 2 ил. (Л 4

Description

Изобретение относитс  к импульсной технике и может использоватьс  при аналого-цифровом преобразовании узкополосных сигналов, у которых ширина спектра много меньше центральной частоты.

Цель изобретени  - повышение точности преобразовани .

На фиг. 1 изображена функциональна  схема устройства аналого-цифрового преобразовани  узкополосных сиг- н алов; на фиг. 2 - временные диаграммы Напр жений в различных точках устройства .

Устройство аналого-цифрового преобразовани  (фиг.1) содержит дифферециатор 1, компаратор 2, буферный усилитель 3, аналоговый инвертор 4, первое 5 и второе 6 устройства выборки и хранени , блок 7 согласовани , аналого-цифровой преобразователь 8, формирователь 9 стробирующих импульсов , первый элемент 10 И, первый триггер 11, первый элемент задержки 12, инвертор 13, первый селектор 14 фронтов, первый 15 и второй 16 ключи , второй селектор 17 фронтов, первый элемент 18 ИЛИ, второй 19 и третий 20 триггеры, генератор 21 образцовых частот, второй элемент 22 задержки , сдвиговый регистр 23, второй элемент 24 И, счетчик 25 фаз, шифратор 26, третий 27 и четвертый 28 элементы И, третий элемент 29 задержки , второй элемент 30 ИЛИ, реверсивный счетчик 31, регистр 32 пам ти, цифроаналоговый преобразователь 33, фильтр-интегратор 34, первый 35 и второй 36 резисторы, образующие делитель напр жени .

Устройство аналого-цифрового преобразовани  узкополосных сигналов работает следующим образом.

Узкополосный сигнал, форма которого на интервалах, соизмеримых с периодом центральной частоты, мало отличаетс  от синусоидальной (фиг.2 ), поступившие на вход устройства , в дифференциаторе 1 подвергаетс  дифференцированию. Поэтому форма производной сигнала на выходе дифференциатора 1  вл етс  близкой косинусоидальной (фиг.2&). Если узкополосное колебание подверглось ограничению в аналоговой части тракта, то это не сказываетс  на амплитуде огибающей колебани  на выходе дифференциатора I: она по-прежнему пропорциональна амплитуде огибающей не

ограниченного входного сигнала (фиг.2 а,S).

Сигнал с выхода дифференциатора 1 поступает на вход устройства 5 через буферный усилитель 3 без инверсии (фиг.2& ), а на вход устройства 6 - через аналоговый инвертор 4 после инверсии (фиг.2 Ь).Буферный усилитель 3 и аналоговый инвертор 4 имеют одинаковые коэффициенты усилени  и врем  задержки, но их вьпсодные напр жени  противоположны по фазе, Таким образом, какова бы ни была пол рность напр жени  на выходе дифференциатора 1 в момент t на одном из устройств 5 или 6 выборки и хранени  будет зафиксировано положительное напр жение, пропорциональное амплитуде входного узкополосного сигнала в момент отсчета. Блок 7 согласовани  пропускает на вход аналого- цифрового преобразовател  8 сигнал только с того устройства выборки и хранени , в котором зафиксировано положительное напр жение. Кроме дифференциатора 1 входной сигнал поступает на компаратор 2. На выходе компаратора 2 присутствует 1, если входной сигнал положителен, и О, если отрицателен (фиг.2 а, г). При по влении на выходе компаратора 2 1 на выходе селектора 14 фронтор формируетс  короткий импульс (фиг,2 г Ч- ) а на выходе селектора 17 фронтов благодар  инвертору 13 короткий импульс формируетс  в момент перехода выходного напр жени  компаратора 2 с 1 в О (фиг,2г ,е ).Поэтому на выходе элемента 30 ИЛИ при каждом переходе входного сигнала через О по вл етс  короткий импульс (фиг.2 а , и е). Когда в момент времени t с первого выхода генератора 21 образцовых частот поступает пусковый импульс , триггер 11 перебрасываетс  в состо ние, при котором на его выходе и, следовательно, на первом входе элемента 10 И присутствует логическа  1. При первом, после момента переходе входного сигнала через О короткий импульс, по вившийс  на выходе элемента 30. ИЛИ, проходит через элемент 10 И на вход формировател  9 стробирующих импульсов, который из короткого импульса вырабатывает импульс с амплитудой и длительностью, необходимыми дл  стробировани  сигнала в устройствах 5 и 6 выборки и хранени  (фиг,2ж). Этот же короткий имЦ .

п

пульс, задержанный в элементе 22 задержки на врем , достаточное дл  запуска формировател  9, возвращает триггер I1 в состо ние, при котором на его выходе и, следовательно, на первом входе элемента 10 И-логичес- кий . В результате короткие импульсы с выхода элемента 30 ИЛИ не проход т на вход формировател  9 строби- рующих импульсов до по влени - следую- .щего пускового импульса, т.е. до мо-: мента вз ти  следующей пары отсчетов. При поступлении на управл ющие входы устройств, 5 и 6 выборки и хранени  стробирующих импульсов с формировате- л  9 производитс  выборка, и на вход аналого-цифрового преобразовател  8 благодар  блоку 7 согласовани  поступает выборка только с того устройства 5 или 6, на входе которого в мо

мент t сигнал имеет положительную пол рность. Аналого-цифровой преобразователь 8 переводит эту выборку в цифровой код, поступающий на вторую группу информационных входов сдвигового регистра 23.

Определение отсчетов фазы узкополосного сигнала выполн етс  путем измерени  интервала времени ut от

момента t до момента

t -первого

после- t перехода входного сигнала через нуль (фиг.2 q), Если переход через нуль в момент t положительный (такой переход место, если в момент t входной сигнал отрицателен ) , то фаза Ч(Ц) входного сигнала в момент t может быть определена по формуле .

Q(t) 2lt - fit 27f( ut),.

a если переход отрицательный (т.е. входной сигнал в момент t положителен ) , то по формуле

l(t) .1- ,ut 2 itf To/2 -ut),

где f - центральна  частота входного узкополосного сигнала;

период центральной частоты .

Следовательно, дл  определени  отсчета фазы достаточно отн ть число югаульсов, пропорциональное At, от числа, пропорционального Т, ес0

5

0

5

0

5

0

5

0

5

ли в момент t входной сигнал отрицателен , и от числа, пропорционального , если в момент t входной сигнал положителен.

Непосредственно перед поступлением пускового импульса второй триггер 19 находитс  в состо нии, при котором на его выходе и, следовательно , на первом входе элемента . . 24 И присутствует логический О, а триггер 20 - в состо нии, при котором на его выходе и, следовательно, на первых входах элементов 27 и 28 И присутствует логическа  1. В таком состо нии элемент 24 И не пропускает импульсы заполнени  со второго выхода генератора 21 образцовых частот на второй вход счетчика 25 фаз, а элементы 27 и 28 И пропускают на входы шифратора 26 короткие импульсы, поступающие соответственно с выходов селекторов 17 и 14 фронтов . Как указьшалось выще, импульсы на выходе селектора 14 фронтов по вл ютс  в начале каждого положительного полупериода входного сигнала (фиг.2 а , а),а импульсы на выходе селектора 17 фронтов - в начале каждого отрицательного полупериода (фиг.2 а, е ). Поэтому шифратор 26 записывает в счетчик 25 фаз при поступлении импульса с выхода селектора 17 фронтов число, пропорциональное Тр, а при поступлении импульса с выхода селектора 14 фронтов - число , пропорциональное Тд/2. Пусковой импульс переводит триггер 19 в сос- то ние, при котором на его выходе и, следовательно, на первом входе элемента 24 И устанавливаетс  логическа  1, а триггер 20 - в состо ние, при котором на его вькоде И, следовательно , на первых входах элементов 27 и 28 И устанавливаетс  логический о. В этом состо нии элемент 24 И пропускает импульсы заполнени  на второй вход счетчика 25 фаз, работающего в режиме вычитани , а элементы 27 и 28 И не пропускают импульсы с выходов селекторов 17 и 14 фронтов на входы шифратора 26. Таким образом, в момент t, в счетчике 25.фаз оказываетс  зафиксированным число, пропорциональное Т, если входной импульс поступил в отрицательный полупериод входного сигнала, и число, пропорциональное , если - в положительный полупериод. Из этого числа вычитаютс  импульсы заполнени .

количество которых пропорционально at (фиг,2 ), так как в момент t импульсом с выхода элемента 20 ИЛИ триггер 19 возвращаетс  в состо ние, при котором на его выходе устанавли- Баетс  логический О, и элемент 24 И перестает пропускать на вход счетчика 25 фаз импульсы заполнени  . Таким образом, в счётчике 25 фаз после момента tj, оказываетс  зафиксированным число, пропорциональное qi(tp) - отс- нету фазы входного сигнала.

Очевидно, что максимальное врем  измерени , необходимое дл  вз ти  па ры отсчетов амплитуды и фазы незначительно превьппает Тд/2, так как измерение фазы заканчиваетс  в момент t а измерение a шлитyды - в момент, за держанный относительно t на -врем  стробировани , которое мало по сравнению с Тр. Однако, чтобы не предъ вл ть жестких требований к быстродейсвию аналого-цифрового к быстродействию аналого-цифрового преобразовате- л  8, считывание информациии с выходов этого преобразовател  и счетчика 25 фаз выполн етс  через несколько периодов центральной частоты после момента окончани  измерений. Считывание производитс  импульсом записи , поступающим с четвертого выхода генератора 21 образцовых частот на управл ющий вход сдвигового регистра 23 и на вход элемента задержки 2 При поступлении этого импульса на управл ющий вход сдвигового регистра 23 происходит перезапись в регистр цифровых значений отсчетов литуды с выходов аналого-цифрового преобразовател  8 и фазы с выходов разр дов счетчика 25 фаз. После этого импульс записи, пройд  на выход элемента 29 задержки, обнул ет устройства 5 и 6 выборки и хранени , стира  записанную в них информацию, и возвращает триггер 20 в состо ние, при котором на его выходе устанавливаетс  логическа  1, и импульсы .с выходов селекторов 17 и 14 фрон- тов через элементы 27 и 28 И проход т на шифратор 26, Тактовые импульсы , поступающе с третьего выхода генератора 21 образцовых частот на соответствующий тактовый вход сдвигового регистра 23, продвигают за- писанные в регистре цифровые значени  отсчетов амплитуды на выход устройства.

5

, 5 5

0

0

5

0

Входной узкополосный сигнал, поступивший на вход, устройства аналого- цифрового преобразовани , может быть подвержен не тЬлько двухстороннему симметричному, как это приведено на - фиг.2а, но и одностороннему или двухстороннему несимметричному ограничению по максимуму. При одностороннем или двухстороннем несимметричном ограничении происходит смещение нулевого уровн  относительно уровн  общей- шины Земл .

Дл  приведени  нулевого уровн  к уровню общей шины Земл  используютс  следующие блоки-компаратор 2, инвертор 13, селектор 4 фронтов, ключи 15 и 16, элемент 12 з адержки, элемент 18 ИЛИ реверсивный счетчик 31, регистр 32 пам ти, цифроана- логовый преобразователь 33, фильтр- интегратор 34, делитель напр жени  на резисторах 25 и 36. Реверсивный счетчик 31 на каждом периоде входного сигнала подсчитывает разность между отрицательным и положительным полупериодами. Цифровое значение этой разности фиксируетс  в регистре 32 пам ти, а затем преобразуетс  в аналоговую форму с помощью цифро-аналогового преобразовател  33. Фильтр-интегратор 34 накапливает значени  разности в течение нескольких периодов сигнала. Выходное напр жение фильтра-интегратора 34, поступающее на входную шину через делитель напр жени  на резисторах 35 и 36, компенсирует смещение нулевого уровн .

Claims (1)

1. Формула из обретен и  

   Устройство аналого-цифрового преобразовани  узкополосных сигналов, содержащее генератор образцовьгх частот , счетчик фаз, сдвиговый регистр, первый селектор фронтов, первый элемент задержки, реверсивный счетчик, регистр пам ти, цифроаналоговый преобразователь , фильтр-интегратор, делитель напр жени , первый и второй ключи, первый и второй триггеры, инвертор , первый и второй элементы И, два элемента ИЛИ, компаратор, первый вход которого  вл етс  входной шиной, второй вход соединен с общей шиной, а выход - с входом первого селектора фронтов, с управл ющим входом первого ключа и через инвертор с управл ющим входом второго ключа, выходы первого и второго ключей соединены соответственно с входами сложени  и вычитани  реверсивного счетчика, перва  группа выходов которого подключе- j на к первой группе входов регистра пам ти соответственно, второй вход которого через первый элемент задержки объединен с первым входом первого элемента ИЛИ и непосредственно под- JO ключей к выходу первого селектора фронтов, второй и третий входы первого элемента ИЛИ подключены к второй группе выходов реверсивного счетчика , а выход - к входу сброса ревер- }5 сивного счетчика, выходы регистра пам ти подключены соответственно к входам цифроаналогового преобразовател  , выход которого через фильтр- интегратор соединен с первым входом 20 делител  напр жени , второй вход которого подключен к общей шине, а выход объединен с первым входом компаратора , первые входы первого и второго триггеров объединены и подключены 25 к первому выходу генератора образцовых частот, выход первого триггера подключен к первому входу первого элемента И, а выход второго триггера подключен к первому входу второго зо элемента И, второй вход которого объединен с информационными входами первого и второго ключей и соединен с вторым выходом генератора образцовых частот, третий выход которого подключен к входу тактовой ча.стоты сдвигового регистра, отличающее- с   тем, что, с целью повышени  точности преобразовани , в него введены

   выходы которых подключены к первым входам соответственно первого и вто рого устройств выборки и хранени , выходы которых подключены соответственно к первому и второму входу блока согласовани , выход которого подключен к входу аналого-цифрового преобразовател , вторые входы устройства выборки и хранени  объедине ны и подключены к выходу формировател  стробирующих импульсов вход ко торого соединен с выходом первого элемента И, второй вход которого объединен с вторым входом второго триггера, входом второго элемента задержки и подключен к выходу второ го элемента ИЛИ, выход второго элемента задержки соединен с вторым входом первого триггера, первый вход третьего триггера объединен с первы входом первого триггера, второй вход объединен с третьими входами устройств выборки и хранени  и соедине с выходом третьего элемента задержки , вход которого объединен с управ л ющим входом сдвигового регистра и соединен с четвертым выходом генера тора образцовых частот, причем первые входы третьего и четвертого эле ментов И объединены и подключены к выходу третьего триггера, а выходы соединены с соответствующими входами шифратора, выходы которого через счетчик фаз подключены соответствен но к первой группе информационных входов сдвигового регистра, втора  группа информационных входов которо го подключена к соответствующим выходам аналого-цифрового преобразова

   аналого-цифровой преобразователь, тел , второй вход счетчика фаз соевторой и третий элементы задержки,. второй селектор фронтов, буферный усилитель, аналоговый инвертор, два устройства выборки и хранени , третий и четвертый элементы И, шифратор , блок согласовани ,.третий триггер , формирователь стробирукнцих им- nyjibco, дифференциатор, вход-которого  вл етс  входной пшной, а выход соединен с входами буферного усилител  и аналогового инвертора.

   45

   50

   динен с выходом второго элемента И, второй вход третьего элемента И объединен с-первым входом второго элемента ШШ и соединен с выходом второго селектора фронтов вход которого подключен к выходу инвертора , второй вход четвертого элемента И объединен с вторым входом второго элемента ИЛИ и подключен к выходу первого селект ра фронтов.

   выходы которых подключены к первым входам соответственно первого и второго устройств выборки и хранени , выходы которых подключены соответственно к первому и второму входу блока согласовани , выход которого подключен к входу аналого-цифрового преобразовател , вторые входы устройства выборки и хранени  объединены и подключены к выходу формировател  стробирующих импульсов вход которого соединен с выходом первого элемента И, второй вход которого объединен с вторым входом второго триггера, входом второго элемента задержки и подключен к выходу второго элемента ИЛИ, выход второго элемента задержки соединен с вторым входом первого триггера, первый вход третьего триггера объединен с первым входом первого триггера, второй вход объединен с третьими входами устройств выборки и хранени  и соединен с выходом третьего элемента задержки , вход которого объединен с управл ющим входом сдвигового регистра и соединен с четвертым выходом генератора образцовых частот, причем первые входы третьего и четвертого элементов И объединены и подключены к выходу третьего триггера, а выходы соединены с соответствующими входами шифратора, выходы которого через счетчик фаз подключены соответственно к первой группе информационных входов сдвигового регистра, втора  группа информационных входов которого подключена к соответствующим выходам аналого-цифрового преобразова

   динен с выходом второго элемента И, второй вход третьего элемента И объединен с-первым входом второго элемента ШШ и соединен с выходом второго селектора фронтов вход которого подключен к выходу инвертора , второй вход четвертого элемента И объединен с вторым входом второго элемента ИЛИ и подключен к выходу первого селекто ра фронтов.

   f™Jeta

   Ului.t

   Редактор Л.Повхан

   Заказ 1968/59Тираж 816

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д.4/5

   Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4

   Составитель В.Солодова

   Техред;В,Кадар Корректор М.Самборска 

   Подписное