SU583430A1 - Цифровое вычислительное устройство - Google Patents

Цифровое вычислительное устройство

Info

Publication number
SU583430A1
SU583430A1 SU7602368223A SU2368223A SU583430A1 SU 583430 A1 SU583430 A1 SU 583430A1 SU 7602368223 A SU7602368223 A SU 7602368223A SU 2368223 A SU2368223 A SU 2368223A SU 583430 A1 SU583430 A1 SU 583430A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
counter
inputs
Prior art date
Application number
SU7602368223A
Other languages
English (en)
Inventor
Валерий Эмануилович Штейнберг
Вячеслав Родионович Толокновский
Original Assignee
Предприятие П/Я Р-6378
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6378 filed Critical Предприятие П/Я Р-6378
Priority to SU7602368223A priority Critical patent/SU583430A1/ru
Application granted granted Critical
Publication of SU583430A1 publication Critical patent/SU583430A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(54) ЦИФРОВОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО
Изобретение отнсюитс  к цифровой вычисГлительной технике и может найти применение в специализированных вычислител х систем управлени , а также в вычислительных преобразовател х.
Известно устройство дл  вычислени  разности двух чисел,содержащее схему несовпааений , схему управлени , реверсивные счетчики l. Это устройство позвол ет вычисл ть разность двух чисел, представленных число-импульсным кодом.
Недостатком такого устройства,  вл етс  ограниченные функциональные возможности , а именно; невозможность вычислени . в том числе, разности квадратов двух чисел.
Наиболее близким по технической сути к изобретению  вл етс  устройство дл  вычислени  разности двух чисел, которое позвол ет получать разность двух чисел в параллель«ом и последовательном кодах , содержащее генератор импульсов, элементы И, элемент НЕ, триггеры, счетчики, управл емый делитель и удвоитель частоты, причем аыхоп генератора импульсов подключен ко
входу первого элемента И, управл ющий вход которого соединен с единичным выходом первого триггера, а выход подключен ко входам второго и третьего элементов И и управл емого делител , управл ющий вход второго элемента И соединен с нулевым входом первого триггера и нулевым выходом второго триггера, а выход соединен со входом первого счетчика, раарешаюшнй вход управл емого делител  соединен со входом элемента НЕ и подключен к управл 1сшему входу устройства,а выход элемента НЕ соединен со вторым вхоцом третьего элемента И, выход которого соединен с выходом управл емого делител , входом второго счетчика и входом удвоител  чавтоты, выход которого соединен со входом третьего счетчиь ка, поразр дные выходы которого подклюн ены k управл ющим входам управл емого делител , единичный вход первого триггера соединен с шиной .пуска12.
Однако это устройство не позвол ет вычисл ть разность квадратов двух чисел.
Цель изобретени  - расщирение функциональных возможностей устройства. Дл  этого устройство содержит первый « второй блоки сравнени  чисел, первые Bxt ды,которых подключены к выходам второго счетчика, вторые входы пойключеды ьо входам ввода чисел, а выходы сое.инены соответственно с единичным и нулевым входами триггера. На чертеже представлена структурна  схема устройства. Устройство содержит управл кндий вход, ,иравл емый делитель 2, элемент И 3, элеi ейТ НЕ 4, шину пуска Ь, триггер 6, элемент И 7, генератор импульсов 8, первый счетчик 9, блок сравнени  10, триггер 11, элемент И 12, второй счетчик 13, блок сравнени  14, третий счетчик 15, удвоитель частоты 16. Узлы устройства св заны следующим образом. Входы элемента И 7 подключены к выходу генератора 8 и единичному выходу триггера 6, а выход подключен ко входам элементов И12 j ИЗ и ко входу управ j eMoro делител  2, Второй вход элемента И 12 объединен с нулевым входом грнггера 6 и подключен к единичному выходу триггера 11, а выход подключен ко входу счетчика 9. Вход элемента НЕ 4 объединен с разрешающим входом управл емого делител  2 и подключен к управл ющему входу 1 устройства, а выход подключен ко второму входу элемента ИЗ, выход которого объе динен с выходом управл емого делител  2 и подключен ко входу счетчика 13 и удвоител  частоты 16, выход которого соединен со входом счетчика 15. Выходы счетчика 15 подключены к управл ющим входам равл емого делител  2. Выходы сТётчика 13 подключены к первым входам блоков сравнени  чисел 1О и 14, выходы которых подключены соответственно к единичному и нулевому установочйым входам триггера 11, ,а вторые входы подключены к шинам ; ввода чисел п и Пд-. Вход установки в един1шу триггера 6 подключен к шине пуска 5. Устройство работает в режиме вычислени  разности чисел следующим образом. На управл ющий вход устройства подаетс нулевой сигнал, в резулм-ате чего управл емый делитель 2 запираетс  по разрешаю щему входу, а элемент И 3 отпираетс  еаи- ннчным Сигналом с выхода элемента НВ. На шину 5 пуска подаетс  импульсный сигнал, в результате чего триггер 6 устанавливаетс  в елиничнэе состо ние и отпираетс  элемент И 7.. Импульсы с выхода ге нератора 8 nocrynaKjr через открытый эле- мент 3 на вход счетчика 13, зна-ение чис Ла в котором возрастает от нул , и в момент равенс.ва его числу flj на выходе блока сравнени  чисел 10 по вл етс  сигнал, устанавливающий триггер 11 в единичное состо ние , в результате чего открываетс  элемент И 12, и импульсы с выхода элемента И7 поступают на вход счетчика 9. В момент времени, при котором число в счетчике 9 становитс  равным числу п , на выходе блока сравнени  14 по вл етс  сигнал, устанавливающий триггер 11 в нулевое состо ние , в резулнгате чего Запираетс  элемент И12, устанавливаетс  в нулевое состо - ние триггер 6 и запираетс  элементен 7. В счетчике 9 фиксируетс  число AN , равное ДК П., - «2 В режиме вычислени  разности квадратов чисел устройство работает следующим образом . На управл ющий вход устройства подаетс  единичный сигнал, в результате чего элемент ИЗ запираетс  нулевым сигналом с выхода элемента НЕ 4, а управл емый дели тель 2 отпираетс  по разрешающему входу. На шину 5 пуска подаетс  импульсный сигнал, в результате чего триггер 6 устанавливаетс  в единичное состо ние и отпирает элемент И7. Импульсы с выхода генератора 8 поступают на вход управл емого делител  2 и далее на вход счетчика 13 (в исходное состо ние в первый разр д счетчика 13 записываетс  единица). Коэффициент делени  управл емого делител  2 равен текущему значению числа, наход щемус  в счетчике 15, и значение которого увеличиваетс  на две единицы каждый раз в момент поступлени  импульса переполнени  с выхода удвоител  частоты 16, т.е. коэффициенты делени  управл емого делител  2 измен ютс  в соответствий с выражением .п-1 и равны 1,,5,7,9..., а между числсзм импульсов, поступающих на вход счетчика 13 и поступающих на вход управл емого делител  2, имеетс  зависимость Кц-1,2,3,4 и т.д., Ng - 1,4,9,16 и т.д., т.е. они св заны квадратичной «зависимостью. В момент равенства числа в счетчике 13 числу nj с выхода блока совпадени  чисел поступает импульс, устанавливающий триггер 11 в единичное состо ние, в результате чего открываетс  элемент И12, и импульсы с выхода элемента И7 поступают на вход счетчика 9. В момент равенства числа в счетчике 13 числу rij на выходе блока сравнени  чисел 14 по вл етс  импульс, устанавливакщнй 11 в нулевое состо ние, в результате чего триггер 6 также устанавливаетс 
В вулевое состо ние, а элементы И 7,1 И Г2 запираютс .
К эггому моменту времени в счетчик 9 поступит число импульсов лМ ,равное
..
М
Предложенное устройство обладает более широкими функциональными воаможнос-т ми и обеспечивает цополнйтельйр вычисление зависимости вида a.N п - П , т.е. разности квадратов двух чисел.

Claims (2)

  1. Формула изобретени 
    Цифровое вычислительное устройство, содержащее генератор импульсов, элементы И, элемент НЕ, триггеры, счетчики, управл емый делитель и удвоитель частоты причем выход генератора импульсов подключен ко входу первого элемента Hj управл ющий вход которого соединен с единичным выходом первого триггера, а выход подключен ко входам второго и третьего элементов И и управл емого делител , уп равл ющий вход второго элемента И соединен с нулевым входом первого триггера и нупевым выходом второго триггера, а выход соединен со входом первого счетчика.
    разрешающий вход управл емого делител  соединен со входом элемента НЕ и подключен к управл ющему входу устройства, а выход элемента НЕ соединен со вторым входом третьего элемента И, выход которого соединен с выходом управл емого делител , входом второго счетчика и входом удвоител  частоты, выход которого соединен со входом третьего счетчика, поразр дные выходы которого подключены к управл ющим входам управл емого делител , единичный Бход первого триггера соединен с шиной пуска, отличающеес  тем,, чтО;. р целью расшпренЕш функциональных возмонс шстей} заключающихс  в возможности аиспени разности квадратов чисел, оносодер ;-китпервьЕйи вгоройбпоки сравнени  чисел,пер- вые входьз которых подключены к выходам рторого счэтчнка, вторые входы подключены ко входам ввода чисел, а выходы соединены
    0 соответственно с единичным и нулевым входамн ВТОРОГО триггера.
    Источники информации, прин тые во вни мание при экспертизе:
    5
    1,Авторское свидетельство СССР № 249О48, 6 06 F 7/2О, 1968.
  2. 2.Авторское свидетельство СССР № 45О166, G 06 Р 7/38, 1973.
    АЫ{&Ы)
SU7602368223A 1976-06-04 1976-06-04 Цифровое вычислительное устройство SU583430A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU7602368223A SU583430A1 (ru) 1976-06-04 1976-06-04 Цифровое вычислительное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU7602368223A SU583430A1 (ru) 1976-06-04 1976-06-04 Цифровое вычислительное устройство

Publications (1)

Publication Number Publication Date
SU583430A1 true SU583430A1 (ru) 1977-12-05

Family

ID=20664157

Family Applications (1)

Application Number Title Priority Date Filing Date
SU7602368223A SU583430A1 (ru) 1976-06-04 1976-06-04 Цифровое вычислительное устройство

Country Status (1)

Country Link
SU (1) SU583430A1 (ru)

Similar Documents

Publication Publication Date Title
US4031476A (en) Non-integer frequency divider having controllable error
US4166249A (en) Digital frequency-lock circuit
SU583430A1 (ru) Цифровое вычислительное устройство
SU675421A1 (ru) Цифровой квадратор
SU1112550A2 (ru) Аналого-цифровой преобразователь
SU898447A1 (ru) Устройство дл возведени в квадрат
SU617747A1 (ru) Цифровой след щий фазометр
SU653746A1 (ru) Двоичный счетчик импульсов
SU588543A1 (ru) Устройство дл сложени двоичных чисел
SU561961A1 (ru) Цифровое вычислительное устройство
SU822348A1 (ru) Преобразователь код-временной интервал
SU840893A1 (ru) Устройство дл вычислени экспоненциальныхфуНКций
SU877530A1 (ru) Устройство дл извлечени корн квадратного
SU404085A1 (ru) УСТРОЙСТВО дл УМНОЖЕНИЯ ЧАСТОТЫ СИГНАЛОВ
SU447725A1 (ru) Устройство дл моделировани гибридной вычислительной системы
SU669478A1 (ru) Устройство дл формировани импульсных последовательностей
SU840854A1 (ru) Генератор функций уолша
SU1179541A1 (ru) Преобразователь код-частота
SU860306A1 (ru) Преобразователь временных интервалов в цифровой код
SU864550A2 (ru) Устройство дл измерени функции распределени случайной погрешности аналого-цифровых преобразоваелей
SU611217A1 (ru) Устройство дл делени напр жений
SU381172A1 (ru) Двоично-десятичный счетчик
SU705688A1 (ru) Счетчик
SU726536A1 (ru) Устройство дл определени среднего периода случайно распределенных импульсов
SU642706A1 (ru) Устройство дл вычислени квадратного корн