SU611217A1 - Устройство дл делени напр жений - Google Patents

Устройство дл делени напр жений

Info

Publication number
SU611217A1
SU611217A1 SU772448671A SU2448671A SU611217A1 SU 611217 A1 SU611217 A1 SU 611217A1 SU 772448671 A SU772448671 A SU 772448671A SU 2448671 A SU2448671 A SU 2448671A SU 611217 A1 SU611217 A1 SU 611217A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
unit
keys
trigger
Prior art date
Application number
SU772448671A
Other languages
English (en)
Inventor
Лев Дмитриевич Шевченко
Original Assignee
Физико-Механический Институт Ан Украинской Сср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Физико-Механический Институт Ан Украинской Сср filed Critical Физико-Механический Институт Ан Украинской Сср
Priority to SU772448671A priority Critical patent/SU611217A1/ru
Application granted granted Critical
Publication of SU611217A1 publication Critical patent/SU611217A1/ru

Links

Landscapes

  • Inverter Devices (AREA)

Description

1
Изобретение относитс  к области аналоговой н вычислительной техники и может быть использовано в электронных измерительных установках.
Известны устройства дл  делени  напр жений, содержащие два компаратора и схему ИЛИ 1. Однако эти устройства не обладают достаточной точностью.
Наиболее близким техническим решением  вл етс  устройство дл  делени  напр жений 2, содержащее блока сравнени , генератор пилоо аэного напр жени , два элемента ИЛИ, первьш вход одаюго из которых соединен с выходом первого блока сравненн , трнггер н интегрирующий блок.
Это устройство делени  основано на принципе получени  последовательности пр моугольных импульсов фиксированной амплитуды, длительность которых определ етс  величиной меньшего входного напр жешм, а период следовани  их - величиной большего входного напр жени . Первый н третий блоки ср;авнени  срабатывают по меньшему из входных напр жений, т.е. участвуют в формнрованни дш1тельнос1И импульсов, пропорциональной напр женню делимого, а второй блок сравненн  срабатывает по большему нэ входаых напр жений.
тем самым формиру  период следовани  импульсов делимого, пропорциональный напр женню делител . Срабатывание второго биока сравненн  1Ю большему из входных напр жений происходит по . причине подачн этнх напр женнй на его первый вход через элемент ИЛИ.
Оши&са измерени  такого устройства полу иетс  нэ-за разброса параметров трех нуль-органов и нелинейности элементов второго элемента ИЛИ.
Целью изобретени   вл етс  повышение точности .
Поставленна  цель достигаетс  тем, что предлагаемое устройство содержит блок вычитани , четыре ключа, инвертор, блок выделени  максимума . и минимума, входы которого  вл ютс  первым и вторым входами устройства, первый выход блока выделени  максимума и минимума подключен к первому входу блока вычитани , а второй выход - ко второму блока вычитани  и к сигналк0 ному входу первого ключа, выход блока вы««тани  подсоединен к сигнальному входу второго ключа , сигнальные входы третьего и четвертого ключей объеданены между собой и соединены с выходом генератора пилообразного напр жени , выхоTtr первого и третьего ключей подключены к первому входу блока сравнени , а выходы второго и четвертого ключей - ко второму вхолу блока сравнени , выход которого соединен со входом нивертора и первым входом трип-ера, выход инвертора подключен ко входу интегрирующего блока и ко втх)рым входам триггера и элемента ИЛИ, выход которого соединен со сбросовым входом генератора пилообразного напр же1ш , первый выход триггера подключен к управл ющим входам первого и четвертого ключей, а второй выход триггера - к управл ющим входам второго и третьего ключей, выход интегрирующего блока  вл етс  выходом устройства.
Блок-схема устройства показана на чертеже.
Устройство состоит из блока выделени  макси мума и минимума 1, блока вычитани  2, ключей 3,4,5 и 6, генератора пилообразного напр жени  7, блока сравнени  8, инвертора 9, триггера 10, элемента ИЛИ II, интегрирующего блока 12.
Входные напр жени  DI и Uj поступают на соответствующие входы блока выделени  максимума и минимума 1, с первого выхода которого снимаетс  большее из входных напр жений, а со второго выхода меньшее входное напр жение. Большее входное напр жение подаетс  на первый вход блока вычитшш  2, а менъщее напр жение - на второй вход этой схемы и на сигнальный вход Ключа 3. С выхода блока вычитани  2 снимаетс  разность напр жений (Umax-Umin). котора  подаетс  на сигнальный вход ключа 4.
Управл ющие входа ключей 3 и 6 объединены между собой и подключены к первому выходу триггера 10, потенциал которого эти ключи и позвол ет меньшему из входных напр жений через ключ 3 поступать на первый вход блока срагнени  8, а выходному напр жению генератора пилообразного напр жени  7 через ключ 6 - на второй вход этого блока сравнени . В результате сравнени  выходного напр жени  ключа 3 с выходаолм налр же1шем пилообразной формы ключа 6 на выходе блока сравнени  получаетс  импульс , длительность которого соответствует меньшему из входных напр жений. Тогда пилообразное напр жение генератора 7 через ключ 5 поступает на первый вхбд блока сравнени  8, а выходное напр жение схемы вычитани , равное разности -max Urnin. че|5ез ключ 4 подаетс  на второй вход блока сравнени  и удерживает его в запертом состо нии до момента срабнени  зтой разности с выxozwbiM напр жением пилообразной формы ключа 5. П{ж сравнении этих напр жений блок сравнени  8 переходит в насьпценное состо ние, в результате чего формируетс  передний фронт импульсного напр жени  блока сравнени , подаваемого на вход инвертора 9, который инвертирует фронт импульса на срез. Срез полученного на выходе инвертора импульса через второй вход элемента ИЛИ 11 сбрасывает на нуль пилообразное напр жение генератора 7 н поступа  на второй вход триггера 10 перебрасывает его в первоначальное состо ние .
Затем начинаетс  новый цикл работы устройства . Срегщее значенне выходного импульсного напр жени  инвертора 9, вьщел емое интегрирующим блоком 12, пропорщ1онапьно частному от делени  меньшего входного напр жени  на большее.
Использование новых элементов - блока выделени  максимума и минимума, блока вычитани , четырех ключей и инвертора-выгодно отличает предлагаемое устройство дл  выделени  напр жений прототипа, так как уменьшаетс  погрешность, обусловленна  разбросом параметров трех блоков сравнени  и нелинейностью элементов ИЛИ.

Claims (2)

  1. Формула изобретени 
    Устройство дл  делени  напр жений, содержащее генератор пилообразного напр жени , триггер, интегрирующий блок, блок сравнени , выход которого соединен с пертым входом элемента ИЛИ, отличающеес тем, что, с целью повышени  точности, оно содержит блок вычитани , четыре ключа, инвертор, блок выделени  люксимума и минимума, входы которого  вл ютс  первым и вторым входами устройства, первый вход блока вьщелени  максимума и минимума подключен к первому входу блока вычитани , а второй выход ко второму входу блока вычитани  и к сигнально му входу первого ключа, выход блока вычитани  подсоединен к сигнальному входу второго ключа, ситальные входЫ третьего и четвертого ключей объединены между собой и соединены с выходом генератора пилообразного напр жени , выходы первого и третьего ключей подключены к первому блока сравнени , а выходы второго и четвертого ключей - ко второму входу блока сравнени , выход которого соединен со входом инвертора и первым входом триггера, выход инвертора подключен ко входу интегртрующего блока н ко вторым входам триггера и элемента ИЛИ, выход которого соединен со сбросовым входом генератора пилообразного напр жени , первый выход триггера подключен к управл ющим входам первого и четвертого ключей, а второй выход триггера - к управл ющим входам второго и третьего ключей, выход интегрирующего йюка  вл етс  выходом устройства .
    Истовдики информации, прин тые во внимание при экспертизе:
    .1. Патент США № 3423580, кл. 235-196, 1969
  2. 2. Авторское свидетельство СССР N 359666, кл. G 06 G 7/16, 1971.
SU772448671A 1977-02-01 1977-02-01 Устройство дл делени напр жений SU611217A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772448671A SU611217A1 (ru) 1977-02-01 1977-02-01 Устройство дл делени напр жений

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772448671A SU611217A1 (ru) 1977-02-01 1977-02-01 Устройство дл делени напр жений

Publications (1)

Publication Number Publication Date
SU611217A1 true SU611217A1 (ru) 1978-06-15

Family

ID=20694096

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772448671A SU611217A1 (ru) 1977-02-01 1977-02-01 Устройство дл делени напр жений

Country Status (1)

Country Link
SU (1) SU611217A1 (ru)

Similar Documents

Publication Publication Date Title
SU611217A1 (ru) Устройство дл делени напр жений
SU773917A1 (ru) Генератор ступенчатого сигнала
SU720453A1 (ru) Преобразователь фаза-временной интервал
SU966660A1 (ru) Устройство дл измерени длительности коротких импульсов
SU714418A1 (ru) Устройство дл определени логарифма отношени двух напр жений
SU446842A1 (ru) Устройство дл формировани измерительного интервала дл цифровых частотомеров
SU702341A1 (ru) Устройство дл сравнени напр жений
SU930324A1 (ru) Аналого-цифровое устройство дл извлечени квадратного корн
SU686035A1 (ru) Устройство дл умножени
SU782138A1 (ru) Генератор импульсов
SU555405A1 (ru) Устройство дл определени функций коррел ции фазы случайных импульсных сигналов
SU1005294A1 (ru) Преобразователь серии импульсов в пр моугольный импульс
SU479258A1 (ru) Двоично-дес тичный счетчик
SU991598A1 (ru) Синхронный детектор
SU657404A1 (ru) Устройство дл допускового контрол длительности временных интервалов
SU834712A1 (ru) Аналоговое делительное устройство
SU678463A1 (ru) Устройство дл измерени разности длительностей двух чередующихс временных интервалов
SU564633A1 (ru) Устройство дл извлечени квадратного корн
SU790173A1 (ru) Устройство дл суммировани длительностей импульсов
SU896741A2 (ru) Умножитель частоты
SU716005A1 (ru) Цифровой интегрирующий вольтметр
SU455450A1 (ru) Фазонулевой детектор
SU744626A1 (ru) Аналоговое делительное устройство
SU790099A1 (ru) Цифровой умножитель частоты следовани импульсов
SU660220A2 (ru) Аналого-цифровое устройство задержки пр моугольных импульсов