SU686035A1 - Устройство дл умножени - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ

1

Изобретение относитс  к области измерительной и вычислительной техники .

Известны устройства, использующие дл  умножени  дву}с сигналов прицип двойного интегрировани . Они содержат интеграторы, сргшиивающие устройства, ключи, логические элементы 1 .

Недостатком таких устройств  вл етс  то, что в них произведение входных сигнсшов получаетс  как результат двух последовательных операций: накоплени  величины одного из сомножителей в интеграторе (зар д) в течение определенного отрезка времени и разр да интегратора посто нным током, причем мерой величины произведени  служит врем  разр да. Наличие двух разнесенных во времени операций - зар да и разр да - не позвол ет непосредственно получить произведение двух сигналов в виде пропорционального ему периода следовани  импульсов (между периодами следовани , несущими полезную информацию , располагаютс  интервалы времени , не св занные с произведением) Период Т между двум  соседними моментами начала зар да интегратора

состоит из времени его зар да t. и времени его разр да tp Т t -)- t р .

При этом произведению входных сигналов X, Y пропорционален интервал tp

tp XY,

Т t + ХУ.

Интервал св зан не с произведеo нием, а только с одним из сомножителей , поэтому наличие его в сумме вносит методическую ошибку преобразовани .

Наиболее близким техническим ре5 шением к данному изобретению  вл етс  устройство дл  умножени  2, содержащее два интегратора, схему сравнени , нуль-орган, элемент И, триггер , ключ, формирователь импульсов,

0 источник опорного напр жени , источники входных сигнсшов, причем вход первого интегратора через ключ соединен с первым источником входного сигнала, а выход первого интеграто5 ра соединен со входом нуль-органа, выход второго интегратора соединен с первым входом схемы сравнени .

Иапр жение одного из сомножителей интегрируетс  первым интеграто0 ром в течение -посто нного интервс1ла

времени. Затем этот интегратор начинает интегрировать посто нное напр жение обратной пол рности. Одновременно второй интегратор начинает интегрировать напр жение второго сомножител , в комент, когда первый интегратор возвращаетс  в исходное

положение, второй интегратор начинает интегрировать указанное выое посто нное напр жение обратной пол рности . Интервал времени, за который второй интегратор возвращаетс  в исходное положение, измер етс  с помощью посто нной частоты.

Это устройство обладает недостаточной точностью, т.е. имеет методическую погрешность, св занную с преобразованием одн-ой из умножаемых величин в интервал времени.

Целью изобретени   вл етс  повышение точности.

Это достигаетс  тем, что предлагаемое устройство содержит дополнительный источник опорного напр жени подключенный ко входу первого интегратора , второй вход cxerviH сравнени  соединен со вторым источником входного сигнаша, а выход схемы сравнени  соединен с нулевым входом триггера, нулевой выход которого соединен с первым входом элемента И и с управл ющим входом второго интегратора , единичный вьзход триггера соединен с управл ющим входом ключа выход нуль-органа подключен ко вторму входу элемента И, выход которого соединен с единичным входом триггера и с входом формировател  импульсов , вход второго интегратора соединен с основным источником опорного напр жени .

На чертеже показана функциональна  схема предлагаемого устройства.

Оно содержит два интегратора 1, 2, нуль-органа 3, схему сравнени  4, ключ 5, элемент И 6, формирователь импульсов 7, триггер 8, источники 9, 10 входных сигналов, источник опорного напр жени  11 (и,,) той же пол рности, что и входные сигналы, источник опорного напр жени  12 (-Up) обратной пол рности.

Устройство работает следующим обра зрм.

В схеме посто нно действуют напр жени  Uo, -Up. Пусть в момент времени в результате предшествующего цикла преобразовани , или по сигналу цепи первоначального пуска , триггер 8 окажетс  приведенным по единичному входу в положение . В этот момент времени интеграторы 1 и 2 разр жены и напр жени  на их выходах равны нулю. Начина  с этого момента времени отпираетс  ключ 5, вследствие чего на вход интегратора 1 через ключ 5 поступит от источника 10 входна  величина X - первый сомножитель. При этом на интегратор 1 посто нно действует еще и напр жение разр да -Up противоположное по знаку сигналу X. В этот же момент времени интегратор 2 зар жаетс  напр жением V от источника 11.

По мере зар да интегратора 2 напр жение на его выходе увеличиваетс  и в момент времени t достигает значени , равного величине сигнала Y источника 9 (второй сомножитель). Тогда срабатывает схема сравнени  4 и своим выходным сигналом устанавливает триггер 7 в положение О . Вследствие этого на управл ющий вход интегратора подаетс  сигнал, закроетс  ключ 5 и подготовитс  к работе логический элемент И б. С этого момента времени прекращаетс  накопление величины X в интеграторе 1 а интегратор 2 быстро разр жаетс  через ключ до нул . На входе интегра тора 1 продолжает действовать только напр жение разр да и$ (дл  того, чтобы устройство было работоспособным , минимальна  величина сигнала X должна быть больше напр жени  Up). Через некотбрый интервал времени (Т-Т) интегратор 1 также разр дитс  до нул . Тогда произойдет срабатывание нуль-органа 3, который своим выходным сигналом откроет ранее подготовленный элемена- И. Выходной сигнал элемента И б установит триггер 8 в состо ние , вапедствие чего начинаетс  новый цикл преобразозани , адекватный описанному вьзше. Получаемый на выходе элемента И б сигнал (интервал времени Т между началами импульсов), пропсфционален произведению входных сигналов - Y-X. Этот сигнал, сформированный в формирователе , поступает на выход устройства .

То, что любой временной интервал между началами двух соседних импульсов на выходе логического элемента И пропорционален произведению ХУ, доказьшаетс  следующим образом. Начина  с момента времени интегратор 2 начинает зар жатьс  напр жением Uo. При этом текущее значение напр жени  у на выходе интегратора 2 выражаетс  как

у J ,(I)

о

где t f- момент времени, при котором у У,

k - коэффициент пропорциональности . Из выражени  {I) следует, что

.ТY

(2)

kU

На вход интегратора 1 в течение промежутка времени от до t С поступает сигнал некоторого напр жени , завис щего от входного сигнала (сомножител ) X и от сигнала противоположного знака - напр жени  Up. На выходке интегратора 1 напр жение

и Jk, (Х- Up)dt.(3)

К моменту времени t tинтегратор 1 зар дитс  до напр жени  и

и, k (X-Up), {X-Up)T, (4)

Начина  с момента времени до момента на вход интегратора поступает только напр жение разр да Up, вследствие чего он разр жаетс  от и У до и О, т.е.

.Updt 0.(5)

Реша  у азнец е (5), получим

и k:, Up t Jt, Ut k и p (f-г). (6) Решением совместно (4) к (6)

k (X-Up).Up(T-tr) ;

T .(7)

Up

Подставим в выражение (7) значение : из выражени  (2)

Т - -i YV

kUcUp Т .

Таким об-разом, на выходе предлагаемого устройства возникает последовательность импульсов, в который каждый интервал-времени Т между началаt-ш соседних импульсов строго пропорционален произведению входных сигналов ,

Преобразование произведени  в указанную последовательность временных интервалов свободно от методической погрешности, св занной с преобразованием одной из умножаемых величин в интервал времени.

Применение предлагаемого устройства в различных измерительных схемах позволит вырабатывать поток импульсов с интервалами времени между их началами, пропорциональными произведению входных величин. Предлагаемое устройство умножени , дающее

на выходе непосредственно, без специальных преобразовательных устройств , периодический с гнап, может быть использовано дл  стыковки с блоками, на вход которых завод} тс  5 только сигнал такого типа.

Claims (2)

1.Патент США № 3383501, кл. 235-195, опублик. 1968.

2.За вка Япони  W 49-21818, 5 кл. 97(8) В 12, 1974, (прототип).

//

вйгход

-0.