SU892702A1 - След щий аналого-цифровой преобразователь - Google Patents

Description

(54) СЛЕДЯЩИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

I

Изобретение относитс  к аналого-цифровым преобразовател м и может быть использовано в области св зи , вычислительной и измерительной технике, а также в автоматизированных системах управлеии  технологическими процессами и системах автоматизации научных исследований.

Известен след щий аналого-цифровой преобразователь, содержащий блок сравнени , аналоговый запоминающий блок, цифроаналоговый преобразова- тель, реверсивный счетчик, первый логический блок, второй логический блок, распределитель импульсов, блок поиска поддиапазона, третий логический блок, генератор тактовых импульсов , перв, второй, третий триггеры , причем первый вход блока сравнени  соединен с выходом аналогового запоминающего блока, вход которого соединен с источником входного сигнала , второй вход блока сравнени  соединен с выходом дифроаналоговогЬ

преобразовател , цифровые входы которого соединены с выходами разр дов реверсивного счетчика, выход блока сравнени  соединен с первым входом первого логического блока, второй вход которого соединен с единичным выходом триггера переполнени  реверсивного счетчика, выходы разр дов реверсивного счетчика соединены с первой группой входов второго логи10 ческого блока 6, втора  группа входов которой соединена с выходами соответствуюв их разр дов распределител  импульсов, перва  группа выходов второго логического блока соединена

IS со счетными входами соответствукицих разр дов реверсивного счетчика, первый выход первого логического блока соединен с третьим входом блока поиска поддиапазона и со вторым входом

Claims (1)

1. 20 третьего логического блока, второй и третий выходы первого логического блока соединены со входами установки Iрежима реверсивного счетчика, пер38 вый вход блока поиска поддиапазона соединен с первым входом третьего логического блока и с единичным выходом последнего (младшего) разр да распределител  импульсов, второй вход соединен с первым выходом второго логического блока, четвертый вход соединен с третьим входом третьего логического блока и с выходом генератора тактовых импульсов, п тый вход соединен с единичным выходом первого триггера, первый выход соединен со вторым входом второго логического 5лока, второй выход соединен с единич ным входом второго триггера и с первьм входом второго логического блока, третий выход соединен с четвертым входом второго логического блока,чет, вертьй выход соединен с единичным входом третьего триггера, п тый вы- ход соединён с нулевым входом первого триггера, четвертый вход третьего логи-, :ческого блока соединен с единичным выходом второго триггера, первый и второй выходы третьего логического блока coef3fi иены соответственно с третьим и п тым входами второго логического блока, а третий выход третьего логического бло ка соединен с нулевым входом второго триггера и с единичным входом третьего триггера, нулевой вход которого соединен с шиной Сброс флага, а еди ничный выход которого соединен с шиной Готовность, второй и третий выходы второго логического блока соединены соответственно со входами сдвига вправо и влево распределител  импульсов, единичный вход первого триггера соединен с управл ющим входом аналогового запоминающего блока и с шиной Запуск.. Сущность работы известного устройства заключаетс  в том, что новое пре образование учитывает предыдущее значение сигнала и начина  от него ищетс  новое значение сигнала. При этом вначале определ етс  поддиапазон расположени  сигнала, а затем поразр дным методом определ етс  точное значение сигнала ij. Недостатком известного устройства  вл етс  большое врем  преобразовани  обусловленное тем. Что поиск поддиапазона всегда начинаетс  с минимального шага квантовани  равного кванту, т.е. не учитываетс  скорость изменени  входного сигнала. Так, например , если скорость сигнала вел 2 ка, то поиск его в прежнем кванте Приводит к бесполезной потере времени . Скорость изменени  сигнала должна учитыватьс  при выборе начального шага квантовани  при поиске поддиапазона . Очевидно, что уменьшить врем  преобразовани  можно, если учитывать при преобразовании нового значени  сигнала не только предыдущее значение сигнала, но и предыдущее значение скорости изменени  сигнала. Цель изобретени  - уменьшение времени преобразовани . Поставленна  цель достигаетс  тем, что в след щий аналого-цифровой преобразователь , содержащий блок сравнени , первый вход которого соединен с выходом аналогового запоминающего блока, вход которого соединен с источником входного сигнала, второй вход блока сравнени  соединен с выходом цифроаналогового преобразовател , цифровые входы которого соединены с выходами разр дов реверсивного счетчика, выход блока сравнени  соединен с первым входом первого логического блока, второй вход которого соединен с единичным выходом триггера переполнени  реверсивного счет- чика, выходы разр дов реверсивного счетчика соединены с первой группой входов второго логического блока, втора  группа входов которого соединена с выходами соответствующих разр дов распределител  импульсов, а перва  группа выходов соединена со счетными входами соответствующих разр дов реверсивного счетчика, первый выход первого логического блока соединен с первым входом блока поиска поддиапазона и с первым входом третьего логического блока, второй и третий выходы первбго логического блока соединены со входами установки режима реверсивного счетчика, второй вход блока поиска поддиапазона соединен со вторым входом третьего логического блока и с единичным выходом младшего разр да распределител  импульсов, третий вход соединен со вторым выходом второго логического блока, четвертый вход соединен с третьим входом третьего логического блока и с выходом генератора тактовых импульсов, п тый вход соединен с единичным выходом первого триггера, первый выход соединен с третьим входом второго логического блока, второй выход соедчнен с единичным входом второго триггера и с четвертым входом второго ло гического блока, третий выход соединен с п тым входом последнего, четвертый выход соединен с первым единичным входом третьего триггера, п тый выход соединен с нулевым входом первого триггера, при этом четвертый вход третьего логического блока соединен с единичным выходом второго триггера, первый и второй выходы соединены соответственно с шестым и седьмым входами второго логического блока, а третий выход соединен с нулевым входом второго триггера и со вторым единичным входом третьего триггера, нулевой вход которого соединен с шиной Сброс флага, а единичный выход которого соединен с шин Готовность, третий и четвертый выходы второго логического блока соеди нены соответственно со входами сдвиг вправо и влево распределител  импуль сов, единичный вход первого триггера соединен с управл ющим входом аналог вого запоминающего блока, введены блок оценки скорости, регистр, четве тый триггер, четвертый логический блок и элемент задержки, причем цифровые входы регистра соединены с выходами соответствующих разр дов распределител  импульсов, цифровые выходы регистра соединены с установочными входами соответствующих разр дов распределител  импульсов и с цифровыми .входами четвертого логического блока выходы которого соединены с установоч ными входами соответствующих разр дов реверсивного счетчика, управл ющий вход четвертого логического блока соединен с первым управл ющим входом ре гистра, со входом элемента задержки и с шиной Пуск, выход элемента задержки соединен с единичными входами первого и четвертого триггеров, второй управл ющий вход регистра соединен с выходом блока оценки скорости и с нулевым входом четвертого триггера , единичный выход которого соединен с первым входом блока оценки скорости , второй вход которого соединен со вторым выходом второго логического блока, третий вход соединен с выходом мпадшего разр да распределител  импульсов, четвертый вход соединен с первым выходом первого логического блока, а п тый вход соединен с выходом генератора тактовых импуль« пв . 2 .« На чертеже представлена функциональна  схема след щего анаггого-цифрового преобразовател . Устройство содержит блок 1 сравнени , аналоговьп запоминающий блок 2, цифроаналоговый преобразователь 3, реверсивный счетчик 4, первый логический блок 5, второй логический блок 6, распределитель 7 импульсов, блок 8 поиска поддиапазона, третий логический блок 9, генератор 10 тактовых импульсов, первый, второй и третий триггеры 11,12 и 13,регистр 14, четвертый логический блок 15, эле .мент 16 задержки, блок 17 оценки ско-.. рости, четвертьй триггер 18, шину 19 Готовность, шину 20 Сброс флага, шину 21 Пуск, шину 22 входного сигнала. Сущность предлагаемого решени  заключаетс  в том, что при преобразовании нового значени  сигнала учитьгоаетс  не только предыдущее значение сигнала , но и предыдущее значение ско-рости изменени  сигнала. Дл  хранени  предыдущего значени  скорости используетс  регистр 14, а дл  управлени  по иском значени  скорости используетс  блок 17 оценки скорости. Устройство работает следуюпщм образом . Перед началом работы сигнал начальной установки устанавливает первый 11, второй 12, третий 13 и четвертый 18 триггеры в нулевое состо ние, распределитель 7 импульсов в любое состо ние, реверсивный счетчик 4 может быть установлен в любое состо ние с обнуленным старшим разр дом. В регистр 14 засылаетс  код с единицей в одном из разр дов. Цепи начальной установки не показаны. с приходом сигнала Пуск производитс  переписывание содержимого регистра 14 в распределитель 7 импульсов , а также с помощью четвертого логического блока I5 производитс  обнуление разр дов реверсивного счетчика 4 более младших, чем разр д, содержащий единицу в регистре 14. После ЭТОГО на выходе элемента 16 задержки, вырабатываетс  сигнал Запуск, по которому аналоговый запоминающий блок 2 запоминает текущее значение сигнала, а также устанавливаютс  в 1 первый Пи четвертый J8 триггеры , которые соответственно включают блок 8 поиска поддиапазона 8 и блок 1 7 /8 оценки скорости. После того как будет оценена скорость .входного сигнала по сигналу на выходе блока оцен-. ки скорости содержимое распределител  7 импульсов переписываетс  в регистр 14, сбрасываетс  в О четвертый триггер 18, прекраща  работу блока 17 оценки скорости. Работа предлагаемого устройства по определению значени  сигнала совпа дает с работой известного за исключением того факта, что поиск поддиапазо на начинаетс  не с ьшнимального шага квантовани  (как в известном), ас: промежуточного шага квантовани , величина которого определ етс  скоростью входного сигнала и хранитс  в регистре 14. Формула изобретени  След щий аналого-цифровой преобразователь содержит блок сравнени , первый вход которого соединен с выходом аналогового запоминающего блока, вход которого соединен с источником входного сигнала, второй вход блока сравнени  соединен с выходом цифроаналогового преобразовател , цифровые входы которого соединены с выход ми разр дов реверсивного счетчика, выход блока сравнени  соединен с пер в№1 входом Первого логического блока второй вход которого соединен с единичным выходом триггера переполнени  реверсивного счетчика, выходы разр дов реверсивного счетчика соединены с первой группой входов второго логического блока, втора  группа входо которого соединена с выходами соответствующих разр дов распределител  импульсов, а перва  группа выходо соединена со счетными входами соотве ствующих разр дов реверсивного- счетчика , первый выход первого логическо го блока соединен с первым входом бл ка поиска поддиапазона и с первым вх дом третьего логического блока, второй и третий выхода первого логического блока соединены со входами уста новки режима реверсивного счетчика, второй вход блока поиска поддиапазона соединен со вторым входом третьего логического блока и с единичным .выходом младшего разр да распределител  импульсов, третий вход соединен сО вторым выходом второго логического блока, четвертый вход соединен с третьим входом третьего логического блока и с выходом генератора тактовых импульсов, п тый вход соединен с единичным выходом первого триггера, j первый выход соединен с третьим входом второго логического блока, второй выход соединен с единичным входом второго триггера и с четвертым входом второго логического блока, третий выход соединен с п тым входом последнего , четвертый выход соединен с пер- вым единичным входом третьего триггера , п тый выход соединен с нулевыми входом первого триггера, при зтом четвертый вход третьего логического блока соединен с единичным выходом второго триггера, первый и второй выходы соединены соответственно с шестым и седьмым входами второго логического блока, а третий выход соединен с нулевым входом второго триггера и со вторым единичным входом третьего триггера, нулевой вход которого соединен с шиной Сброс флага, а единичный выход которого соединен с шиной Готовность, третий и четвертый выходы второго логического блока соединены соответственно со входами сдвига вправо и влево распределител  импульсов, единичный вход первого триггера соединен с управл ющим входом аналогового запоминающего блока, отличающийс  тем, что, с целью уменьшени  времени преобразовани , введены блок оценки скорости , регистр, четвертый триггер, четвертый логический блок и элемент задержки , причем цифровые входы регистра соединены с выходами соответствующих разр дов распределител  импульсов , цифровые выходы регистра соединены с установочными входами соответствующих разр дов распределител  импульсов и с. 1щфровыми входами четвертого логического блока, выходы которого соединены с установочными входами соответствующих разр дов реверсивного счетчика, управл ющий вход четвертого/логического блока соединен с первым управл ющим входом регистра, со входом элемента задержки и с шиной Пуск, выход элемента задержки соединен с единичными входами первого и четвертого триггеров, второй управл ющий вход регистра соединен с выходом блока оценки скорости и с нулевым входом четвертого триггера, единичный выход которого соединен с первым входом блока оценки скорости, второй вход которого соединен со вт рым выходом второго логического бло ка, третий вход соединен с выходом младшего разр да распределител  импульсов , четвертый вход соединен с первым выходом первого логического JO блока, а п тый вход соединен с выходом генератора тактовых импульсов. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР по за вке № 2745134/21, кл. Н 03 К 13/02, 12.04.79.

   Вымднои  о