SU1297226A1 - Преобразователь переменного напр жени в код - Google Patents
Преобразователь переменного напр жени в код Download PDFInfo
- Publication number
- SU1297226A1 SU1297226A1 SU853922098A SU3922098A SU1297226A1 SU 1297226 A1 SU1297226 A1 SU 1297226A1 SU 853922098 A SU853922098 A SU 853922098A SU 3922098 A SU3922098 A SU 3922098A SU 1297226 A1 SU1297226 A1 SU 1297226A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- inputs
- binary multiplier
- Prior art date
Links
Landscapes
- Inverter Devices (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к автоматике и вьршслительной технике и может быть использовано дл св зи аналоговых источников информации с циф-. ровыми вычислительными устройствами. В устройство, содержащее фазоинвер- тор 1, два двухпозиционных переключател 3,.два компаратора 4, генератор 5 пилообразного напр жени , три триггера 6,15,17, генератор 8 импульсов , три элемента И 7,10,13,элемент ИЛИ 12, блок элементов И, три счетчика 9,26,27, с целью повьшени быстродействи введены триггер,п ть элементов 21,22,23,28,29 задержки. п ть элементов И 14,16,25, 30,31,элементы ИЛИ 19,20, два регистра и один счетчик. 1 з,п. ф-лы, 2 ил. с S (Л cpus.1
Description
Изобретение относитс к автоматике и вьмислительной технике и может быть использовано дл св зи аналоговых источников информации с цифровыми вычислительными устройствами.
Целью изобретени вл етс повышение быстродействи преобразовател переменного напр жени в код.
На фиг. 1 приведена структурна схема устройства; на фиг. 2 - временные диaгpaм ft,I работы устройства.
Преобразователь переменного напр жени в код содержит фазоинвертор 1, блок 2 управлени , двухпозиционньй переключатель 3, компаратор 4, генератор 5 пилообразного Напр жени , первый триггер 6, первый элемент И 7, генератор 8 импульсов, первый ре- версивньй счетчик 9, второй элемент И 10, двоичный умножитель 11, первый элемент ИЛИ 12, третий элемент И 13, четвертый элемент И 14,, второй триггер 15, п тый элемент И 16, триггер 17, шину Пуск 18, второй и третий элементы И 19,20, первый, второй, третий элементы 21-23 задрржки, регистр 24, шестой элемент И 25, чик 26 импульсов, второй реверсивный счетчик 27, четвертый и п тый элементы 28 и 29 задержки, седьмой и восьмой элементы И 30 и 31. Блок 2 управлени выполнен на двухпозицион- ном переключателе 32, компараторе 3.3 триггере 34.
Двоичный умножитель 11 вьтолнен на регистре 35, блоке 36 элементов И, элементе ИЛИ 37, счетчике 38 импульсов .
Устройство работает следующим образом .
Переменное напр жение U Я t, которое преобразуетс Б код, подаетс на фазоинвертор 1, имеющий два выхода. С первого выхода снимаетс напр жение U U + + U sin Я t, совпадающее по фазе с напр жением U, а с другого - напр жение и UQ - V sin 2 t, наход щеес с напр жением U в противофа- зе (фиг.2а).
Напр жени U, и U поочередно - в зависимости от положени переключател 3 - подаютс на вход компаратора 4, который сравнивает их с пилообразным напр жением генератора 5, измен ющимс с частотой f, значительно большей частоты F преобразуемого напр жени , т.е. f F
и
(фиг.2а). В моменты равенства напр жений компаратор 4 формирует импульсы (фиг,2в), преобразовывающие триггер 6 по счетному входу из одного положени в другое. В результате на выходе триггера за полпериода преобразуемого напр жени образуетс последовательность пр моугольных импульсов , длительность которых пропорциональна его мгновенным значени м
f(U). 2 ut sin а t ,
(1 )
J5
где сЯ К
и - максимальна дли ,
20
25
35
40
45
50
55
30
тельность импульсов; К - коэффициент, обратно пропорциональный крутизне S пилообразного напр жени ; и - амплитудное значение преобразуемого напр жени .
Триггер 6 одновременно управл ет положением двухпозиционного переключател 3: потенциал 1 с пр мого выхода триггера 6 {фиг.2г) устачг;; - ливает этот переключатех ь в положение 1, подключа к входу компаратора 4 напр жение U., а потенциал 1 с инверсного выхода (фиг.2д) - в положение 2, подключа к тому же входу компаратора 4 напр жение и. Диаграмма напр жений на выходе указанного переключател представлена на фиг. 2б.
Аналогичный принцип однокомпара- торного преобразовани использован и в блоке 2 управлени , на первый и второй входы которого подаютс выходные напр жени соответственно U, и и 2Фазоинвертора 1. По моментам перехода через нулевое значение (в определенном направлении, например из отрицательной области в положительную ) указанных напр жений, поочередно подключаемых - через двухпозиционньй переключатель 32, 5 прав- л емый триггером 34, - к входу компаратора 33, последний срабатывает и вьщает импульсы (фиг.2е), которые перебрасывают триггер 30 по счетному входу из одного положени в другое . В результате на инверсном (фиг.2ж) или пр мом (фиг.2з) выходы триггера 34, св занных с первым и вторым выходами блока 2 соответственно , формируютс строб-импульсы
с длительностью Т/2, пропорциональные полупериоду преобразуемого напр жени . Одни из них снимаютс с второго выхода блока 2, подготавлива элементы И 10 и 14, и разрешают работу реверсивного счетчика (PC) 27 в режиме сложени счетных импульсов генератора 8, следующих с частотой f, а счетчика 9 - в режиме вычитани импульсов двоичного умножител 11 (до момента времени, соответствующего обнулению PC 9), другие им- пульсы(снимаютс с первого выхода блока 2), подготавлива элементы И 7 и 16, разрешают работу PC 9 в ре- жиме сложени счетных импульсов генератора 8, а PC 27 - в режиме вычитани импульсов двоичного умножител 11 (до момента времени, соответствующего обнулению PC 27). Таким образом, в каждом полупериоде преобразуемого напр жени (кроме первого после подачи сигнала на установочную шину 18 Пуск) один из реверсивных счетчиков работает в режиме сложени счетных импульсов генератора 8, а другой - в режиме вычитани импульсов двоичного умножител 11.
В исходном состо нии триггеры 15,
17и регистры 24,35 наход тс в по- ложении О, при этом потенциал О
с пр мого выхода триггера 15 (фиг,2о) запрещает прохождение счет- ных импульсов, генератора 8 на первый вход двоичного умножител 11, блокиру элемент И 13, а потенциал 1 с инверсного вьгхода триггера 17 устанавливает в нуль (и держит в нулевом положении) оба реверсивных счетчика 9 и 26 через элемент ИЛИ 20 и счетчик 38 импульсов двоичного умножител 11 (через счетчик 26 импульсов и элемент ИЛИ 19).
Цикл измерений начинаетс с подачей сигнала Пуск в виде потенциала высокого уровн 1 (фиг.2и) на шину
18устройства и с него - на информационный вход триггера 18. Допустим, что до этого момента времени триггер блока 2 управлени находилс в положении 1 (фиг.2ж), а двухпозиционны переключатель 32 - в положении 1, при котором к компаратору 33 бьшо подключено напр жение Ц„. Тогда при переходе этого напр жени через нулевое значение компаратор 33 срабатывает и импульс с его выхода (фиг.2е) перебрасывает триггер 34 в положение
О, при котором потенциал 1 с инверсного выхода триггера 34 (фиг.2) устанавливает переключатель 32 в положение 2 (к компаратору 33 под ключаетс напр жение U) и одновременно поступает на первый вход блока 2 и далее - на управл ющие входы элементов И 7 и 16, подготавлива их Кроме того, этот импульс подаетс на третий выход блока 2 и далее - на вход синхронизации триггера 17, устанавлива его в положение (фиг.2к), при этом блокирукшщй потенциап 1 с входов обнулени реверсивных счетчиков 27 и 9 и счетчиков 26,38 импульсов снимаетс и эти счетчики готовы к работе в режиме счета импульсов . Вместе с тем, триггер 15 остаетс в первом (после прихода сигнала Пуск) полупериоде преобразуемого напр жени в положение О (фиг.2о), так как скачок потенциала на пр мом выходе триггера 17 (фиг.2к) задерживаетс элементом 22 задержки (фиг.2л) и первый импульс компаратора 33 с третьего выхода блока 2 управлени (фиг.2е) не может пройти через элемент И 25 (фиг.2у) на вход установки в 1 триггера 15. Поэтому в данной полупериоде импульсы на выходе двоичного умножител 11 не формируютс .
В течение времени t , пропорционального согласно уравнению (1) длительности пр моугольных импульсов с пр мого выхода триггера 6 ((.2r), счетные импульсы генератора 8 прохо- д т, пока есть строб-импульсы на втором выходе блока управлени 2, (фиг.2з) через элемент И 7 на вход сложени реверсивного счетчика 9 (фиг.2м) и подсчитываютс им. Одновременно начинаетс счет импульсов генератора 8 счетчика 26 импульсов. В конце первого полупериода преобразуемого напр жени в PC 9 и счетчике 26 импульсов формируютс коды
N. ,,,
N -1-1 т- 7 2
где - средневыпр мленное значение преобразуемого напр жени .
При переходе через нулевое значение напр жени и, что соответствует окончанию первого полупериода преобраэуемого напр жени , компаратор 33 блока 2 управлени вновь срабатывает и импульс с его выхода (фиг.2е) перебрасывает триггер 34 в положение 1, при котором потенциал 1 с е - о пр мого выхода (фиг.2ж) возвращает переключатель 32 в положение 1 (к компаратору 33 вновь подключаетс напр жение и„) и одновременно поступает на второй вькод блока 2 управ- лени и далее - на управл ющие входы элементов И 10 и 14, подготавлива их. Кроме того, этот импульс снимаетс с третьего выхода блока 2 уп- равдени , проходит через открытый к этому моменту времени потенциалом 1 с выхода элемента 22 задержки (фиг.2л) элемент И 25 (фиг.2у) и устанавливает триггер 15 в положение 1, при котором элемент И 13 откры- ваетс потенциалом 1 с пр мого выхода триггера 15 (фиг.26) и счетные импульсы генератора 8, проход на первый вход двоичного умножител 11, начинают заполн ть счетчик 38 импуль сов (фиг.2п). Импульс про {одит на второй вход двоичного умножител 11 и .далее - на вход записи регистра 35 разреша перезапись в него кода , сформированного в счетике 26 импуль- сов, и с некоторой задержкой (обеспечиваемой элементом 23 задержки и удовлетвор ющей условию t-, ,,) проходит на вход обнулени счетчика 26 импульсов через элемент ИЛИ 20 и сбрасывает его в нуль, после чего указанный счетчик импульсов вновь начинает формирование кода N.,5 j. пропорционально текущему полупериоду преобразуемого напр жени . Далее через элемент И 30 импульс принуди- тельнсд но кратковременно устанавливает триггер 6 в положение 1, со- отверствующее положению триггера 34, в дальнейшем триггер 6 перебрасыва- етс выходными импульсами компаратора 4 (фиг.2Б).
На выходе двоичного умножител 11 по вл ютс импульсы следующие с частотой
А5
N
(4)
где NO - емкость счетчика 31.
Эти импульсы, проход через элемент И 14 (фиг.2н) на вход вычитани PC 9, начинают списывать его содержимое N t-. Одновременно импульсы ге-„
нератора 8 за врем , пропорциональное длительности пр моугольных импульсов с инверсного выхода триггера 6 (фиг.2д), проход т через элемент И 10,пока есть строб-импульс на первом выходе блока 2 управлени (фиг.2ж), на вход сложени PC 27 (фиг,2с) и подсчитываютс им
В момент времени, соответствующий переполнению PC 9, импульс с его выхода (фиг.2р) проходит через элемент ИЛИ 12 и возвращает триггер 15 в положение О (фиг.2о), при этом элемент И 13 закрьгоаетс и поступление счетных импульсов генератора 8 на счетчик 38 импульсов прекращаетс (фиг.2п). Далее импульс проходит на вход записи регистра 24 и разрешает перезапись в него кода N счетчика 38 импульсов, соответствующего первому результату преобразовани , и с некоторой задержкой, обеспечиваемой элементом 21 задержки и удовлетвор ющей условию з проходит на вход обнулени счетчика 38 импульсов через элемент ИЛИ 19 и сбрасывает ег в нуль. Таким образом, счетчик 38 кмпульсов двоичного умножител 11 работал в течение интервала at времени , равного с учетом уравнени (4)
Nt Nf NO - --- - -- - j
-AS
f,-N
T/2
(5)
и за этот интервал времени подсчитал число импульсов, равное с учетом выражений (2), (3) и (5)
N u.t-f 2N K-f
U.p
K,-K,.u,,
(6)
где К 2Ne const;
(Kf, ) - коэффициент, завис щий от параметров генератора 5 пилообразного напр жени . К концу второго полупериода преобразуемого напр жени в PC 27 и счетчике 26 импульсов сформируютс коды, определ емые согласно уравнени м (2) и (3). При переходе через нулевое значение напр жени U , что соответствует окончанию указанного полупериода , срабатывает компаратор 33 блока 2 управлени , импульс с выхода которого (фиг.2е) определ ет последовательность операций, аналогичную рассмотренной, перебрасывает триггер
34 в положение II, It
fO
15
О, при этом потенциал 1 с инверсного выхода триггера 34 устанавливает переключатель 32 в положение 2, подключа к компара- тор у 33 напр жение U, а строб-им- 5 пульс с первого выхода блока 2 управлени подготавливает элементы И 7 и 16; пройд через элемент И 25 (фиг.2у), устанавливает триггер 15 в положение 1, при этом начинаетс заполнение счетчика 38 импульсов импульсами генератора 8 через элемент И 13 (фиг.2п), разрешает перезапись кода счетчика 26 импульсов в регистр 35 двоичного умножител 11 и с некоторой задержкой, определ емой элементом 23 задержки,сбрасывает указанный счетчик в нуль, и т.д. При этом содержимое PC 27 начинает списыватьс импульсами двоичного умножител 11, проход щими на его вход вычитани через элемент И 16 (фиг.2т) - до момента обнулени PC 27, соответствующего считыванию очередного результата преобразовани (кода счетчика 38 импульсов) в регистр 24; реверсивный счетчи 9 начинает заполн тьс импульсами генератора 8, проход щими на его вход сложени через элемент И 7 за врем , пропорциональное длительности пр моугольных импульсов с пр мого выхода триггера 6 (фиг.2м).
Таким образом, в каждом полупери20
25
30
ра, второй вход которого соединен с выходом генератора пилообразного напр жени , а выход - со счетным входом первого триггера, пр мой и инверсный выходы которого соединены соответственно с первым и вторым управл ющими входами двухпозицонно- го переключател , первый элемент И, первый вход которого соединен с пер- вым выходом блока управлени , второй вход - с пр мым выходом первого триггера, третий вход объединен с первыми входами второго и третьего элементов И и подключен к выходу генератора импульсов, а выход первого элемента И соединен с входом сложени первого реверсивного счетчика, пр мой выход второго триггера подключен ко второму входу третьего элемента И, выход которого подсоединен к первому входу двоичного умножител , отличающийс тем, что, с целью повышени быстродействи , в него введены регистр, третий триггер, второй реверсивньш счетчик, счетчик импульсов, п ть элементов задержки, три элемента ИЛИ, четвертый , п тый, шестой, седьмой, восьмой элементы И, первый вход четвертого элемента И объединен с вторым входом второ го элемента И, со входом п того элемента задержки и соединен со вторым выходом блока управлени , второй вход четвертого элемента И объединен
г - -- , .
оде входного напр жени (кроме перво- - с первым входом п того элемента И и
го после подачи сигнала Пуск) предложенное устройство обеспечивает формирование и считывание результата преобразовани , пропорционального и, что позвол ет повысить его быстродействие вдвое по сравнению с известным устройством, где считывание искомого результата возможно только один раз. за период преобразуемого напр жени .
Фо. рмула изобретени
Claims (1)
1. Преобразователь переменного напр жени в код, содержащий два триггера, фазоинвертор, вход которого вл етс входной шиной, а первый и второй выходы подключены соответственно к первому и второму входам блока управлени и первому и второму информационным входам двухпозицион- ного переключател , выход которого подключен к первому входу компарато40
45
50
55
подключен к первому выходу двоичного умножител , а выход четвертого элемента И соединен с входом вычитани первого реверсивного счетчика, выход переполнени которого подключен к первому входу первого элемента ИЛИ, второй вход которого подключен к выходу переполнени второго реверсивного счетчика, третий вход второго элемента И соединен с инверсным выходом первого триггера, а выход - с входом сложени второго реверсивного счетчика, второй вход п того элемента И объединен с входом четвертого элемента задержки и соединен с первым вькодом блока управлени , а выход - с входом вычитани второго реверсивного счетчика, выход первого элемента ИЛИ соединен с входом первого элемента задержки, входом записи регистра и входом установки в О второго триггера, вход установки в которого подключен к выходу шееO
5
5
0
5
0
ра, второй вход которого соединен с выходом генератора пилообразного напр жени , а выход - со счетным входом первого триггера, пр мой и инверсный выходы которого соединены соответственно с первым и вторым управл ющими входами двухпозицонно- го переключател , первый элемент И, первый вход которого соединен с пер- вым выходом блока управлени , второй вход - с пр мым выходом первого триггера, третий вход объединен с первыми входами второго и третьего элементов И и подключен к выходу генератора импульсов, а выход первого элемента И соединен с входом сложени первого реверсивного счетчика, пр мой выход второго триггера подключен ко второму входу третьего элемента И, выход которого подсоединен к первому входу двоичного умножител , отличающийс тем, что, с целью повышени быстродействи , в него введены регистр, третий триггер, второй реверсивньш счетчик, счетчик импульсов, п ть элементов задержки, три элемента ИЛИ, четвертый , п тый, шестой, седьмой, восьмой элементы И, первый вход четвертого элемента И объединен с вторым входом второ го элемента И, со входом п того элемента задержки и соединен со вторым выходом блока управлени , второй вход четвертого элемента И объединен
.
0
5
0
5
подключен к первому выходу двоичного умножител , а выход четвертого элемента И соединен с входом вычитани первого реверсивного счетчика, выход переполнени которого подключен к первому входу первого элемента ИЛИ, второй вход которого подключен к выходу переполнени второго реверсивного счетчика, третий вход второго элемента И соединен с инверсным выходом первого триггера, а выход - с входом сложени второго реверсивного счетчика, второй вход п того элемента И объединен с входом четвертого элемента задержки и соединен с первым вькодом блока управлени , а выход - с входом вычитани второго реверсивного счетчика, выход первого элемента ИЛИ соединен с входом первого элемента задержки, входом записи регистра и входом установки в О второго триггера, вход установки в которого подключен к выходу шее
91
того элемента И, первый выход которого соединен с выходом второго элемента задержки, а второй вход объединен с первьгми входами седьмого и восьмого элементов И, с выходом третьего элемента задержки, вторым вхо- дом двоичного умножител , входом синхронизации третьего триггера и подключен к третьему выходу блока управлени , третий вход двоичного умножител подключен к выходу второго элемента ИЛИ, первый вход которого соединен с выходом первого и второго реверсивных счетчиков и подключен к инверсному выходу третьего триггера, информационный вход которого вл етс шиной Пуск, а пр мой выход соединен с входом второго элемента задержки, счетный вход подключен к выходу генератора импульсов, а вход обнулени соединен с выходом третьего элемента ИЛИ, второй вход которого подключен к выходу третьего элемента задержки, выходы двоичного умножител подключены к одноименным информационным входам регистра,выход четвертого элемента задержки соедине с вторым входом седьмого элемента И
7226
5
0
5
10
выход которого подключен к входу установки в 1 первого триггера, вход установки в О которого соединен с выходом восьмого элемента И, второй вход которого подключен к ходу п того элемента задержки.
2, Преобразователь по п.1, отличающийс тем, что двоичг ный умножитель выполнен на регистре, информационные входы и вход записи которого вл ютс соответственно одноименными четвертыми входами и вторым входом двоичного умножител , а выходы подключены к первым одноименным входам блока элементов И, вторые входы которого подключены к первым одноименным информационным выходам счетчика импульсов, а выходы соединены с одноименными входами элемента ИЛИ, выход которого вл етс первым выходом двоичного умножител , вторые информационные выходы счетчика импульсов вл ютс одноименными вторыми выходами двоичного умножител , а вход обнулени ,- третьим входом двоичного умножител , первым входом которого вл етс счетный вход счетчика импульсов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853922098A SU1297226A1 (ru) | 1985-06-13 | 1985-06-13 | Преобразователь переменного напр жени в код |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853922098A SU1297226A1 (ru) | 1985-06-13 | 1985-06-13 | Преобразователь переменного напр жени в код |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1297226A1 true SU1297226A1 (ru) | 1987-03-15 |
Family
ID=21186694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853922098A SU1297226A1 (ru) | 1985-06-13 | 1985-06-13 | Преобразователь переменного напр жени в код |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1297226A1 (ru) |
-
1985
- 1985-06-13 SU SU853922098A patent/SU1297226A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельЬтво СССР № 222734, кл. Н 03 М 1/56, 1967. Авторское свидетельство СССР № 926764, кл. Н 03 М 1/64, . * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1297226A1 (ru) | Преобразователь переменного напр жени в код | |
JPS6316711A (ja) | タイミング装置 | |
RU2074512C1 (ru) | Формирователь импульсной последовательности | |
SU622070A1 (ru) | Цифровой генератор функций | |
SU917172A1 (ru) | Цифровой измеритель временных интервалов | |
SU1675810A1 (ru) | Цифровой измеритель магнитной индукции | |
SU1148121A1 (ru) | Преобразователь напр жени в код системы остаточных классов | |
SU661394A1 (ru) | Устройство дл измерени сдвига фаз двух сигналов | |
SU335698A1 (ru) | Функциональный преобразователь | |
SU805491A1 (ru) | Цифровой вольтметр | |
SU809534A1 (ru) | Преобразователь последовательностииМпульСОВ B ОдиНОчНый пР МОугОльНыйиМпульС | |
SU756632A1 (ru) | Преобразователь двоичного кода во временной интервал 1 | |
SU1196908A1 (ru) | Устройство дл определени среднего значени | |
SU966660A1 (ru) | Устройство дл измерени длительности коротких импульсов | |
SU1328762A1 (ru) | Цифровой фазометр мгновенных значений | |
RU1783614C (ru) | Преобразователь кода | |
SU966705A2 (ru) | Устройство дл вычислени отношени временных интервалов | |
SU824436A1 (ru) | Процентный цифровой измеритель-Ный пРЕОбРАзОВАТЕль | |
SU892702A1 (ru) | След щий аналого-цифровой преобразователь | |
SU1157549A1 (ru) | Квадратор | |
SU1247773A1 (ru) | Устройство дл измерени частоты | |
SU809239A1 (ru) | Функциональный преобразователь | |
SU926764A1 (ru) | Преобразователь переменного напр жени в код | |
SU660290A1 (ru) | Устройство дл синхронихации импульсных последовательснотей | |
SU790232A1 (ru) | Устройство дл преобразовани частот импульсных последовательностей |