SU1148121A1 - Преобразователь напр жени в код системы остаточных классов - Google Patents

Abstract

ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В КОД СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ содержащий генератор ступенча7 то измен ющегос  напр жени , выход которого подключен к первому входу первого компаратора, выход которого подключен к первому входу блот :ка управлени , первый выход которого подключен к счетным входам счетчиков по модул м, второй выход к входу генератора .ступенчато измен ющегос  напр жени , а второй вход - к шине запуска, о т л иiч а ю щ и и с   тем, что, с целью повьшени  быстродействи , в него введены два блока выборки и хранени , инвертор, коммутатор, блок вычитани , второй компаратор и выпр митель , а счетчики по модул м выполнены реверсивными, причем входна  шина соединена с первыми входами блоков выборки и хранени  и с первым входом блока вычитани , второй вход которого через коммутатор соединен с выходами первого и второго блоков выборки и хранени , второй вход первого блока выборки и хранени  соединен с третьим выходом блока управлени , третьим вхо§ дом коммутатора и через инвертор с вторым входом второго блока выбор (Л ки и хранени , при этом выход блоС ка вычитани  соединен через выпр митель с вторым входом первого компаратора и непосредственно с первьм входом второго компаратора, второй вход которого соединен х: общей шиной , а выход - с управл ннцими вхо:дами счетчиков по модул м.

Description

I 1

Изобретение относитс  к вычислительной технике,и предназначено дл  преобразовани  напр жени  в код системы остаточных классов дл  сопр жени  различных датчиков с вычислительными устройствами, функционирующими в COKj а также в технике св зи.

Известно устройство дл  преобразсвани  напр жени  в позиционные коды , содержащие информационный п| еобразователь напр жени , компаратор, триггер управлени  и счетчик (l J.

Недостатком известного устройства  вл етс  невозможность непосредственного получени  цифрового кода в системе остаточных классов (СОК), что снижает эффективность использовани  известного устройства в вычислительной системе, использующей СОК.

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство, содержащее триггер управлени , один вход которого соединен с выходом компаратора один из входов которого подключен к выходу генератора ступенчато измен ющегос  напр жени , выход Tpnrrespa управлени  подключен к одному вхоДУ веитИл , второй вход которого соединен с выходом генератора импульсов, выход вентил  подключен к входам счетчиков по модул м С2}.

Однако известное устройство характеризуетс  низким быстродействием за счет-того, что каждый новый цикл преобразовани  начинаетс  с нулевого отсчета, вследствие этого максимальное число тактов, требуемое дл  преобразовани  одного отсчета , составл ет Р-1, где Р - величина числового диапазона выбранной СОК, что суще.ственно снижает быстродействие устройства, особенно в случае преобразовани  медленно измен ющихс  напр жений.

Цель изобретени  - повьшгение быстродействи .

Поставленна  цель достигаетс  тем, что в преобразователь напр жени  в код системы остаточных классов , содержащий генератор ступенчато измен ющегос  напр жени , выход которого подключен .к первому входу первого компаратора, выход которого подк.шочен к первому входу блока управлени , первый выход которого подключен к счетным входам счетчи48121 2

ков по модул м, второй выход - к входу генератора ступенчато измен ющегос  напр жени , а второй вход - к шине запуска, введены два 5 блока выборки и хранени , инвертор, коммутатор, блок вычитани , второй компаратор и выпр митель, а счетчики по модул м выполнены реверсивJ ными, причем входна  шина со едине10 на с первыми входами блоков вуборки и хранени  и с первым входом блока вычитани , второй вход которого через коммутатор соединен с выходами первого и второго блоков 15 выборки и хранени , второй вход первого блока выборки и хранени  соединен с третьим вь1ходом блока управлени , третьим входом коммутатора и через инвертор - с вторым входом 50 второго блока выборки и хранени , при этом выход блока вычитани  соединен через выпр митель с вторькм входом первого компаратора и непосредственно с первым входом второго 23 компаратора, второй вхрд которого соединен с общей шиной, а. выход с управл ющими входами счетчиков по модул м.

На чертеже гфиведека структурна  ,- схема устройства.

Устройство содердит первый блок 1 выборки и хранени , инвертор 2, коммутатор 3, блок 4 вычитани , второй компаратор 5, выпр митель 6, первый компаратор 7, генератор 8 ступенчато измен ющегос  напр жени  , блок 9 управлени , содержащий элемент 10 И, RS-триггер 11, Т-триггер 12, генератор 13 тактовых импульсов , счетчики 14 по модул м, шину 15 подачи преобразуемого напр жени , шину 16 запуска, второй блок 17 выборки и хранени .

Входна  шина 15 соединена с первыми входами блоков 1 и 17 выборки и хранени , а также с первым входом блока 4 вычитани , второй вход которого через коммутатор 3 соединен с выходами блоков выборки и хранени , второй вхрд второго блока выборки и хранени  через инвертор 2,

а второй вход первого блока выборки и хранени  непосредственно соединен с третьим входом коммутатора 3 и третьим выходом блока 9 управлени , первый выход которого соединен со счетными входами счетчиков по модул м, второй выход - к входу генератора 8 ступенчато измен юще31 гос  напр жени , выход которого сое динен с, первым входом первого компаратора , второй вход которого через выпр митель соединен с выходом блока вычитани  и первым входом компаратора, второй вход которого соединен с общей шиной, а выход с управл ющими входами счетчиков 14 по модул м, выход первого компаратора соединен с первым входом блока управлени , второй вход которого соединен с шиной запуска. Устройство работает следующим образом. В начальный момент времени t значение преобразуемого напр жени  с ш ны 15 подаетс  на один вход блока 4. На второй его вход подаетс  значение напр жени  с одного из блоков выборки и хранени  через коммутатор 3. В момент времени t значение равно нулю. ,В момент времени t + &t на выходе блока 4 вы читани  по вл етс  значение, равное разности между значением напр жени  в момент t + 4t и в момент времени t.Ecли напр жение измен етс  в сто рону увеличени , то знак разности на выходе блока 4 вычитани  положительньй и с выхода второго.компаратора 5 на управл ющие входы счетчиков 14 по модул м подаетс  сигнал, заставл ющий работать счетчики в режиме сложени . В противном случае с второго компаратора подаетс  сигнал, заставл нщий работать счетчики 14 по модул м в режиме вычитани . Выпр митель 6 вычисл ет a6cojBO ное значение приращени , которое подаетс  на один вход первого компаратора 7. Пока напр жение с генератора 8 меньше величины приращени  с блока 9 управлени , на счетные входы счетчиков 14 по модул м подаютс  тактовые импульсы. Когда зна1 4 . чение приращени  и напр жени  с генератора 8 сравн етс , импульсы с блока 9 управлени  прекращают подаватьс  и с выходов счетчиков 14 по модул м считываетс  результат . Блок 9 управлени  работает следующим образом. С шины 16 на вход RS-триггера 11 подаетс  запускакмций импульс, который переводит RS-триггер 11 в единичное состо ние. С выхода RS-триггера 11 логическа  единица подаетс  на вход элемента И 10, что обеспечивает прохождение через него тактовых импульсов, подаваемых с генератора 13. Одновременно с этим на вход Т-триггера 12с выхода RS-триггера 11 подаетс  импульс, который переводит Т-триггер 12 в противоположное состо ние, обеспечива , этим переключение коммутатора 3 и блоков выборки и хранени . Когда с первого компаратора 7 проходит сигнал на S-вход RS-триггера 11, то он переходит в нулевое состо ние и запрещает прохождение импульсов через элемент И 10. В момент времени t + dt второй блок 17 выборки и хранени  запоминает значение входного сигнала и момент времени t +2At через коммутатор 3 подключаетс  к входу блока 4 вычитани . Цикл преобразовани  повтор етс .. Далее блоки выборки хранени  поочередно подключаютс  ерез коммутатор 3 к входу блока 4 ычитани , обеспечива  вычисление азности значений входного напр жеи  в моменты времени t +riut и 4- (п+1) At, где 1, 2, 3, ... . Технико-эконрмичес ;ий эффект редлагаемого устройства заключает  в повышении быстродействи .

л

/7

/4

/4

/2

9

// jtf

is

Claims (1)

1. ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕ- НИЯ В КОД СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ содержащий генератор ступени^, то изменяющегося напряжения, выход которого подключен к первому входу первого компаратора, выход которого подключен к первому входу блот :ка управления, первый выход которого подключен к счетным входам счетчиков по модулям, второй выход к входу генератора ступенчато изменяющегося напряжения, а второй вход - к шине запуска, от л и^чающийся тем, что, с целью повышения быстродействия, в него введены два блока выборки и хранения, инвертор, коммутатор, блок вычитания, второй компаратор и выпрямитель, а счетчики по модулям выполнены реверсивными, причем входная шина соединена σ первыми входами блоков выборки и хранения и с первым входом блока вычитания, второй вход которого через коммутатор соединен с выходами первого и второго блоков выборки и хранения, второй вход первого блока выборки и хранения соединен с третьим выходом блока управления, третьим входом коммутатора и через инвертор с вторым входом второго блока выборки и хранения, при этом выход блока вычитания соединен через выпрямитель с вторым входом первого компаратора и непосредственно с первым входом второго компаратора, второй вход которого соединен с общей шиной , а выход - с управляющими входами счетчиков по модулям.

   1 1148121