SU1279064A1 - Аналого-цифровой преобразователь - Google Patents

Abstract

Изобретение относитс  к преобразованию аналоговых сигналов в цифровой код в устройствах автоматики, вычислительной и измерительной техники. Изобретение позвол ет повысить достоверность преобразовани  за счет более зффективного метрологического контрол , за счет использовани  при построении устройства избыточных измерительных кодов и введени  двух цифровых i блоков суммировани , цифрового блока сравнени , регистра последовательного приближени , цифрового коммутатора и блоков элементов ИЛИ. Метрологический контроль осуществл етс  одновременно с процессом основного преобразовани  и не требует использовани  специальных образцовых сигналов и прецизионных измерительных приборов. 2 з.п. Ф ф-лы, 5 ил., 1 табл. (Л

Description

ю

со

о

05 4 12 Изобретение относитс  к вычислительной и цифровой измерительной технике и может быть использовано дл  преобразовани  аналоговых величин в цифровые. Цель изобретени  - повышение достоверности аналого-цифрового преобразовател  за счет более эффективного метрологического контрол , На фиг,1 приведена структурна  схема аналого-цифрового преобразовател  (АЦП); на фиг.2 - функциональна  схема второго блока суммировани ; на фиг.3 - функциональна  схема блока управлени ; на фиг.4 и 5 - граф-схема алгоритма работы устройства, Аналогд-цифровой преобразователь (фиг,1) содержит входную шину 1, блок 2 сравнени  (БС), первый блок 3 суммировани  (BG1), цифровой блок 4 сравнени  (ЦБС), блок 5 управлени  (БУ), регистр 6 последова.тельного приближени  (РПП), цифроаналоговый преобразователь 7 (ЦАП), цифровой коммутатор 8 (ЦК), блок 9 развертки Щ}ца (БРК), второй блок 10 суммировани  (БС2), блок.11 элементов ИЛИ, регистр 12 (РГ), Блок 5 управлени  имеет выходы с первого по дев тый 13-21 и входы с первого по четвертый 22-25 и п тый вход Запуск. Второй блок 10 суммировани  имеет первые и вторые информационные входы 26 и 27, управл ющий вход 28, выходы 29, которые  вл ютс  выходными контрольными шинами . АЦП имеет также выходные шины 30 Второй блок 10суммировани  (фиг.2 выполнен на ь элементах З 1 Исключающее ИЛИ и п элементах 32 И, Блок 5 управлени  выполнен на пос то нном запоминающем устройстве 33 (ПЗУ), первом и втором регистрах 34 и- 35 и генераторе 36 тактовых импуль сов. Метрологический контроль аналогоцифрового преобразовател  осуществл  етс  на основании определенных соотношений между весами разр дов цифроаналогового преобразовател , выполненного на-основе кодов с иррациональными основани ми типа р-кодов Фибо наччи и кодов золотой р-пропорции. в р-кодах Фибоначчи любое натурально число может быть представлено в виде (O 4 де аре{0,1}; ,2,,..s - номер разр да; ,1,2,.,. - параметр кода; Ч (О - вес Е-го разр да. В кодах золотой р-пропорции любое действительное число может быть представлено в виде -йг л А П: а,-а„ , где ,Г}; t - номер разр да; р - параметр кода; Ыр - вес t-ro разр да. Над разр дами указанных кодов может быть выполнена операци  развертки . Развертка заключаетс  в замене единицы в разр де нулем, а нулей в (Е-1)-м и (Е.-р-1)-м разр дах единицами , В случае точного соответстви  весов разр дов цифроаналогового .преобразовател  требуемым значени м выполнение операции развертки над разр дами кодовой комбинации, подаваемой на вход цифроаналогового преобразовател , не измен ет значени  выходной аналоговой величины, В случае несоответстви  весов разр дов цифроаналогового преобразовател  требуемым значени м выполнение операции развертки над разр дами кодовых комбинаций мен ет значение аналоговой величины. Указанное обсто тельство лежит в основе метрологического контрол  пред-. лагаемого устройства. При одинаковой относительной погрешности весов разр дов цифроаналогового преобразовател  абсолютна  погрешность, вносима  отклонением старших разр дов, намного больше абсолютной погрешности, вносимой отклонением младших разр дов, поэтому разр дна  сетка условно разбиваетс  на группу контролируемых (старших ) разр дов, группу точных (младших ) разр дов и, кроме того, содержит. дополнительный разр д, вес которого равен весу младшего разр да. Дополнительный разр д необходим дл  проведени  метрологического контрол , которьй осуществл етс  при выполнении операции развертки кода путем анализа выходного сигнала Y блока 2 сравнени . Причем сигнал Y подчин етс  следующему соотношению:

Y ABX I 1 если A A ,

где A - входной аналоговый сигнал: вх

А, - компенсирующий аналоговый сигнал.

Устройство работает следующим образом .

Преобразуема  аналогова  величина А поступает на входную шину 1 устройства и в процессе аналого-цифрового преобразовател  уравновешиваетс  компенсирующим сигналом А ЦАЛ 7 по методу поразр дного кодировани . В процессе уравновешивани  участвуют блоки 2 и 5 - 9. Причем на вход ЦАП 7 через цифровой коммутатор 8 поступает информаци  с выхода регистра 6 последовательного приближени , а блок 9 развертки кода полностью повтор ет выходной сигнал блока 6. После окончани  непосредственного аналогоцифрового преобразовани  входной аналоговый сигнал А уравновешен сигналом А с точностью до половины младшего разр да ЦАП 7. При этом результат преобразовани  находитс  в блоках 6 и 9 и с выхода блока 6 поступает на информационный выход 30 устройства .

Далее по сигналу блока 5 управлени  осуществл етс  развертка кода, наход щегос  в блоке 9. Причем развертка кода происходит до по влени  значащей единицы в младшем точном разр де. Дополнительный разр д в этом случае установлен в нулевое состо ние .

Затем развернута  кодова  комбинаци  через цифровой коммутатор 8 поступает на вхор ЦАП 7 и производитс  анализ выходного сигнала у блока 2 сравнени . В зависимости от уровн  логического сигнала Y устанавливаетс  в единичное состо ние дополнительный разр д ЦАП 7 (Y 0) либо устанавливаетс  в нулевое состо ние младший точный разр д ЦАП 7 (Y 0). Далее анализируетс  выходной сигнал Y блока 2 сравнени . Если веса разр дов ЦАП 7, участвовавшие в развертке кода в блоке 9, соответствуют своим метрологическим характеристикам, то значение сигнала Y. будет противоположно значению сигнала Y, . В случае расстройки какого-либо разр да сигнал Y будет равен сигналу У,.

Далее ло команде блока 5 управлени  с помощью первого блока 3 суммировани  определ ютс  номера разр дов, участвовавших в развертке кода в блоке 9. Дл  зтого производитс  суммирование по mod 2 содержимого блоков 6 и 9. Так как в регистре 6 последовательного приближени  находитс  код, над которым не выполн лась операци 

развертки, а в блоке 9 находитс  код в развернутой форме, то значащие единицы кода на выходе первого блока 3 суммировани  будут соответствовать номерам разр дов ЦАП 7, участвовавших

в развертке кода. Затем код с выхода первого блока 3 суммировани  поступа .ет на вход блока 11 элементов 1ШИ и вход второго блока 10 суммировани . В случае, если веса разр дов ЦАП 7

не соответствуют метролод ическим характеристикам , этот код с помощью второго блока 10 суммировани  суммируетс  по mod 2 с содержимым (нулевым ) ре/гистра 12 и с выхода блока 10

поступает на контрольный выход 29 устройства. Если веса разр дов ЦАП 7 соответствуют требуемым значени м, то код с выхода блока 3 с помощью блока 11 су шируетс  (логически) с

содержимым (нулевьЕм) регистра 12. На этом первый цикл контрол  заканчиваетс . При этом, если в процессе контрол  было зафиксировано, что веса разр дов ЦАП 7 не соответствуют требуемым метрологическим характеристи-( кам, то значащие единицы кода на контрольном выходе 29 устройства укажут номера расстроенных разр дов. Если в процессе контрол  не было зафиксировано растройки разр дов ЦАП 7, то зназначащие единицы кода, наход щегос  в регистре 12, будут соответствовать номерам разр дов ЦАП 7, суммарное отклонение которых от требуемых значений не превьш1ает величины младщего разр да.

Затем после проведени  следующего очередного цикла непосредственного преобразовани  сигнала А в код

начинаетс  следующий цикл контрол . Причем дл  получени  возможности проведени  метрологического контрол  новой группы разр дов ЦАП 7 после вьтолнени  операции развертки кода в

Claims (3)

1. блоке 9 производитс  сравнение кодов с помощью цифрового блока 4 сравнени  , поступающих с выходов первого блока 3 суммировани  и регистра 12. Если эти коды равны (что свидетельствует о том, что данные разр ды уже проконтролированы), то первый цифровой блок 4 сравнени  вьфабатывает . логический сигнал , по которому при помощи блока 5 управлени  в блоке 9 произойдет еще один такт развертки кода. Дальнейша  работа устройства происходит аналогично описанному. В конце цикла контрол  код с выхода блока 3 логически просуммируетс с содержимым регистра 12, если веса разр дов ЦАП 7 не имеют отклонений от требуемьк значений либо на контрольном выходе 29 устройства по витс кодова  комбинаци , значащие единицы в которой укажут номера разр дов ЦАП 7, имек цих отклонени  от требуемых значений. Причем, так как выходной код блока 10 представл ет собой сумм по mod 2 содержимого блока 3 и регистра 12, то номера разр дов ЦАП 7, величины которых имеют отклонени  от требуемых значений, во втором цикле метрологического контрол  будут указаны более точно, чем в первом. На этом второй цикл метрологического контрол  заканчиваетс . Блок 5 управлени  может быть синтезирован различными методами. Напри мер, он может быть выполнен на основе автомата с пам тью или по принцип программного управлени . Один из воз можньк вариантов реализации блока управлени  приведен на фиг.З. Дл  формировани  управл ющих сигналов применена последовательна  схема с использованием ПЗУ. Необходимые дл  управлени  функционированием АЦП управл ющие и усло вные сигналы приведены в таблице. 1279064 одолжение таблиць РГ12 Обнуление РГ12 20 28 Строб блока 10 Включение дополнительного разр да 19 Выключение младшего разр да Примечание. При х 1 разрешение преобразовани ; х 1, если Ag,A(;; при X 1 - равенство кодов; при коммутируетс  вькод ВРК9. Алгоритм функционировани  предлагаемого устройства в соответствии с приведенным описанием приведен на фиг.4 и 5, где вершины 1-9.- поразр дное уравновешивание входной аналоговой величины; вершины 10-12 - развертка кода до по влени  единицы в младшем разр де; вершины 13-18 - определение наличи  отклонений и номеров весов разр дов; вершины 19-28 непосредственное поразр дное кодирование входной аналоговой величины; вершины 29-31 - развертка кода и проверка на равенство содержимого PF12 j и выходного сигнала блока 3; вершины 32-38 - определение наличи  отклонений и номеров весов разр дов. Формула изобретени  1. Аналого-цифровой преобразователь , содержащий блок управлени , блок развертки кодов, регистр, цифроаналоговый преобразователь и блок сравнени , первый вход которого  вл етс  входной шиной, второй вход подключен к выходу цифроанадогового преобразовател  , выход подключен к первому входу блока управлени , пелвый и второй выходы которого подключены Соответственно к первому и второму управл ющим входам блока развертки кодов, третий выход подключен к первому управл ющему входу регистра, отличающийс  тем, что, с целью повышени  достоверности резуль татов преобразовани , в него введены цифровой блок сравнени , первый и второй блоки суммировани , блок элементов ИЛИ, цифровой коммутатор, регистр последовательного приближени , вход которого подключен к четвертому выходу блока управлени , выходы кото рого  вл ютс  выходными информационными шинами и подключены к соответст вующим первым входам первого блока суммировани , информационным входам блока развертки кода и первым информационным входам цифрового коммутато ра, выходы которого подключены к вхо дам цифроаналогового преобразовател  управл ющий вход подключен к п тому выходу блока управлени , шестой и седьмой выходы которого подключены к третьему и четвертому управл ющим входам блока развертки кода, выходы которого подключены к вторым информа ционным входам цифрового коммутатора и вторым входам первого блока суммировани - , выходы которого подключены к соответствующим первым информацион ным входам второго блока суммировани , первым входам блока элементов или и первым входам цифрового блока сравнени , выход которого подключен к второму входу блока управлени , вторые входы объединены с соответствующими вторыми информационными входами второго блока суммировани , вто рыми входами блока элементов ИЛИ и подключены к coojBeTCTByronyiM выходам регистра, информационные входы которого подключены к соответствующим выходам блока элементов ИЛИ, второй управл ющий вход подключен к восьмому выходу блока уравлени , третий вход которого подключен к выходу младшего разр да блока развертки кода , четвертый вход  вл етс  шиной Режим работы, п тый вход  вл етс  648 шиной Запуск, дев тый выход подключен к управл ющему входу второго блока суммировани , выходы которого  вл ютс  выходными контрольными шинами.
2. 2. Преобразователь по п.1, о т личающийс  тем, что второй блок суммировани  выполнен на кь элементах ИСКЛЮЧАЮЩЕЕ ИЛИ, где и,- число разр дов аналого-цифрового преобразовани , и п-элементах И, выходы которых  вл ютс  соответствующими выходами второго блока суммировани , первые входы объединены и  вл ютс  управл ющим входам второго блока суммировани , вторые входы подключены к совтветствующим выходам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы которых  вл ютс  первыми информационными входами второго блока суммровани , а вторые входы  вл ютс  вторь}ми информационными входами второго блока суммировани .
3. 3. Преобразователь по п.1, о т личающийс  тем, что блок управлени  выполнен на первом и втором регистрах, генераторе тактовых импульсов и посто нном запоминающем устройстве, выходы с первого по дев тый которого подключены к соответствующим информационным входам первого регистра, адресные входы с первого по четвертый  вл ютс  соответственно четвертым, первым, третьим и вторым входами блока управлени , адресные входы с п того по дес тый подключены к соответствующим выходам второго регистра , информационные входы которого подключены соответственно к выходам посто нного запоминающего устройства с дес того по п тнадцатый, первый управл ющий вход  вл етс  п тым входом блока управлени , второй управл ющий вход подключен к пр мому выходу генератора тактовых импульсов, инверсный выход которого подключен к управл ющему входу первого регистра, выходы с первого по дев тый которого  вл ютс  соответственно четвертым, первым , п тым, третьим, восьмым, дев тым , шестым и седьмым выходами блока управлени .

   anyciTj

   Фиг.1

   Т

   Лт

   г

   3

   и

   5 6 7

   W

   i г

   3

   ч

   5 tf 7 S 3

   3

   :t t

   /5

   « II к

   X«

   AT

   13 ( i

   JV

   I

   Д,

   35

   hngcK

   c

   ( Начало j I I 4LH

   j1

   LH.

   El.

   (ji/l yj IП71 p1

   1)1 7I

   LH.

   JL

   ЕЕ

   m:

   3 s, I

   J,.yV 1

   31 У2,у I

   |

   (381 f( ) Фиг. 5