SU1522400A1 - Аналого-цифровой преобразователь - Google Patents

Abstract

Изобретение относитс  к цифровой измерительной и вычислительной технике и может быть использовано дл  преобразовани  аналоговых величин в цифровые. Применение самокоррекции, основанной на использовании избыточного измерительного кода (ИИК), обеспечивает высокую точность преобразовател . Сущность самокоррекции заключаетс  в определении переходных кодовых комбинаций, которые затем вы вл ютс  в процессе аналого-цифрового преобразовани  в счетчике, управл ющем ЦАП, дл  корректировки состо ни  счетчика. Самокоррекци  осуществл етс  при помощи цифроаналогового преобразовател , блока регистров, аналогового запоминающего блока, блока сравнени  и блока управлени . Введение блока цифровых схем сравнени , блока синтеза кодов, первого коммутирующего устройства, второго коммутирующего устройства и блока коммутации позвол ет осуществить преобразование аналоговых величин в цифровые по методу след щего уравновешивани . 1 з.п. ф-лы, 6 ил., 4 табл.

Description

Изобретение относитс  к вычислительной и цифровой измерительной технике .

Цель изобретени  - повышение точности аналого-цифрового преобразовани  .

Известные аналого-цифровое преобразователи след щего типа  вл ютс  относительно простыми устройствами, большинство из которых используют в цепи обратной св зи ЦАП параллельного действи , построенный на основе классического двоичного кода. Наличие в таких ЦАП разр дов, имеющих отклонени  от требуемых значений, при-, водит к тому, что выходна  характе- ристика может иметь разрывы и носит сложный скачкообразный характер. В этом случае дл  целой области значений выходного аналогового сигнала может не существовать входных входов, Т.е. сигналы с зтими значени ми вообще не могут по витьс  на выходе ДАЛ. Применение такого ЦАП в АЦП приведет к тому, что по в тс  области значений входного сигнала, которые не могут быть уравновешены компенсирующим сигналом ЦАП с точностью до младщего разр да.

рекции и самопроверки. Сущность само- 25 - сравнение аналоговых сигналов

А, и Ад, на его входах, причем сигна Y на его выходе 21 соединенном с пе вым входом блока 15 управлени , под чин етс  следующему соотношению:

проверки заключаетс  в определении m переходных кодовых комбинаций, причем переходна  кодова  комбинаци  х-го разр да соответствует вьгходноМу сШалоговому сигналу ЦАП меньшему реального веса i-ro разр да на величину младшего кванта.

При этом, если в процессе аналого- цифрового преобразовани  вы вл ть переходные кодовые комбинаций в счетчике , управл ющем ЦАП, а затем корректировать состо ние счетчика, то скачки выходной характеристики ЦАП значительно (теоретически полностью) уменьшены.

На фиг.1 показана структурна  схема устройства; на фиг.2 - алгоритм работы устройства; на фиг.3-6 - примеры реализации отдельных блоков уст ройства.

Устройство содержит аналоговый коммутатор 1, аналоговый запоминающи блок 2, цифроаналоговый преобразователь 3 (ЦАП), блок 4 регистров,. блок 5 коммутации, блок 6 циЬровых схем сравнени , блок 7 сравнени , первое коммутирующее устройство 8, блок 9 синтеза кодов, первьй счетчик 10, второе коммутирующее устройство И, элемент ИЛИ 12, второй счетчик 13, входна  шина 14 (вход), блок 15 управлени , входные и выходные шины которого 16-30, из них 16-19, 24-26,

- сравнение аналоговых сигналов

А, и Ад, на его входах, причем сигнал Y на его выходе 21 соединенном с первым входом блока 15 управлени , подчин етс  следующему соотношению:

Y

если А , i А .

Управл ющие входы 16-19  вл ютс  соответственно входами обнулени , записи , пр мого и обратного счета первого счетчика 10. Сигнал X на входе блока 5 определ ет реж работы устройства в процессе непосредственного преобразовани . Если X О - на входе АЦП нарастающий сигнал, если X 1 - на входе падающий сигнал, и в соответствии с этим происходит изменение информации на вьосоде А1Ш.

Комбинации на выходе блока 5 определ ютс  следующим выражением:

PPi-X V 10...О Х,

где Pri - содержимое г--го регистра.

Первое коммутирующее устройство 8 передает на выход содержимое одного из регистров блока 4. Номер передаваемого регистра определ етс  единичным уровнем сигнала блока 6, т. е. функци  устройства 8 может быть описана выражением

Pn-Zl V Pr2 Z 2V...V.PIln Zm.

Коммутирующее устройство 1 1 передает в зависимости от режима работы

1522400

устройства На вход счетчика 10 содер- р дов от требуемых значений дл  старших разр дов будут большими, а дл  младших - малыми. При этом определение кодов реальных весов разр дов, или дл  данного случа  переходньк кодовьк комбинаций должно производитьс  только дл  группы старших разр дов .

10 При таком подходе дл  определени  переходных кодовых комбинаций только старших разр дов необходимо приьшне- ние счетчика, работающего в фибонач- чиевой системе счилени . Такие счет- t5 чики существуют, но  вл ютс  довольно сложными устройствами. Поэтому дл  того, чтобы в качестве счетчика 10 можно было иметь обычньй двоичньа счетчик, предложено определить пере- РГ(1) содержимое i-ro регистра бло- 20 ходные кодовые комбинации дл  всех

ка 4;разр дов, веса которых отличны от

CT(i) - содержимое группы из (п - m + степени двойки. При этом дл  1-кода + i) младших разр дов счетчи- Фибоначчи с младшими разр дами ... ка 10;8; 5; 3; 2; 1, дл  которого привод тп - число разр дов первого счет- 25 с  все дальнейшие примеры, определе- чика 10, определ емое разр д- ние переходных кодовых комбинаций

жимое одного из регистров блока 4 (при X 0) или блока 9 (при X 1).

Блок 9 формирует кодовую комбинацию , записьгеаемую в счетчик 10 в режиме пр мого счета, после вы влени  на выходе первого счетчика 10 переходной кодовой комбинации.

Комбинаци  дл  записи формируетс  по содержимому счетчика 10 и выходным сигналом Z , блока 6. Выходные сигналы блока 6 формируютс  следующим образом:

1, если СТ1 (i) РГ (i),

Z, О , если СТ1 (i) / РГ (i), где i 1,2,,..,т;

костью цифроаналогового преобразовател  3; m - количество переходных кододолжно начинатьс  с 3-го разр да.

Один из возможных вариантов реализации блока управлени  приведен на вых комбинаций (дл  кода Фи- зо Фиг.З. Дл  формировани  управл ющих боначчи m п - 2).сигналов примен етс  последовательДев тьй , дес тый, одиннадцатый вы- ностна  схема с использованием ПЗУ. ходы блока 14 управлени  соединены с входом 24 обнулени , 25 пр мого счеila выходах. 1-12 ПЗУ формируютс  необ ходимые управл ющие сигналы, на выходах 13-16 - код состо ни , который совместно с входными переменными, подключенными к входам А, .. ., Aj ПЗУ и  вл ющимис  анализируемыми услови ми (CTI i + ., i Tn,), формита , 26 обратного счета второго счетчика 14, выход которого соединен с выходной шиной устройства.

Аналого-цифровой преобразователь работает в двух режимах: режиме по45

верки и непосредственного преобразо- д рует адрес следующего состо ни .

вани  входной аналоговой величины А Соответствий управл ющих сигна- в цифровой двоичный код. В режиме по- лов алгоритма выходам блока 15 управ- верки происходит определение переход- лени  приведено в табл. 1. ных кодовых комбинаций. Переходна  комбинаци  i-ro разр да ЦАП 3 соответствует аналоговой величине А;, на выходе 1ДЛ.П 3, значение которой меньше реального веса i-ro разр да преобразовател  на величину младшего значащего разр да.

В общем случае при построении преобразователей формы информации на основе избыточных измерительных кодов разр ды ПАП дел тс  на группу старших и младших разр дов. Такой подход справедлив при формировании весов разр дов с одинаковой относи тельной погрешностью S . В этом случае абсолютные, отклонени  весов разПЗУ 31 вырабатьшает последовательность управл ющих сигналов и код следующего состо ни , записанного в регистр состо ний. Счетчик 32 служит дл  задани  текущего номера опреде- л емой переходной кодовой комбинации,. который вьщел ет при помощи коммутатора 36 анализируемый разр д счетчика 1 О с содержимым СТ1 i+2 и пропускает сигнал записи в блок регистров на вход соответствующего i-ro регистра 39 через деши5)ратор 38.

Триггер 33 управл ет аналоговым коммутатором, подключа  в процессе поверки выход аналогового запоминаю ностна  схема с использованием ПЗУ.

35

ila выходах. 1-12 ПЗУ формируютс  необходимые управл ющие сигналы, на выходах 13-16 - код состо ни , который совместно с входными переменными, подключенными к входам А, .. ., Aj ПЗУ и  вл ющимис  анализируемыми услови ми (CTI i + ., i Tn,), форми5

Соответствий управл ющих сигна- лов алгоритма выходам блока 15 управ- лени  приведено в табл. 1.

ПЗУ 31 вырабатьшает последовательность управл ющих сигналов и код следующего состо ни , записанного в регистр состо ний. Счетчик 32 служит дл  задани  текущего номера опреде- л емой переходной кодовой комбинации,. который вьщел ет при помощи коммутатора 36 анализируемый разр д счетчика 1 О с содержимым СТ1 i+2 и пропускает сигнал записи в блок регистров на вход соответствующего i-ro регистра 39 через деши5)ратор 38.

Триггер 33 управл ет аналоговым коммутатором, подключа  в процессе поверки выход аналогового запоминающего блока, а при работе - входную шину на вход блока сравнени . Цифрова  схема сравнени  37 служит дл  вы влени  момента определени  последней т-ой переходной комбинации при i т, опреде л ющего конец контрол .

В режиме поверки по сигналу блока 5 управлени  первый счетчик 10 начинает работу в режиме пр мого счета импульсов. Данный счетчик  вл етс  реверсивным двоичным счетчиком с входами параллельной записи. Управл ющие входы пр мого и обратного счета , обнулени  и записи подключены к выходам 16-19 блока 14 управлени , а входы параллельной записи - к выходам устройства I1. Определение момента включени  первого из повер емых разр дов происходит в блоке I5 при помощи цифрового коммутатора 36, подключающего поочередно повер емые разр ды к входу А ПЗУ блока 15 управлени  .

При включении повер емого разр да ( 1) аналогова  величина А,, установивша с  на выходе ЦАП 3, запоминаетс  в аналоговом запоминающем блоке 2 по сигналу блока 15 управлени . Выход блока 2 в режим поверки через аналоговый коммутатор 1 коммутируетс  на вход блока 7 сравнени  .

После установки блока 2 (при этом А , А и Y ) блок 15 переводит счетчик 10 в режим вычитани  до момента изменени  ответа блока 7 сравнени  вершины 6, 7 алгоритма). Содержимое счетчика 10 в данный момент представл ет собой переходную кодовую комбинацию, котора  запишетс  в первый регистр блока 4 регистров. Сигнал записи в регистр формируетс  на выходе 2 ПЗУ блока 15 управлени , при помощи дешифратора 38 подаетс  на вход записи соответствующего определ емому i-му разр ду регистра. Затем счетчик 0 оп ть переводитс  ., в режим пр мого счета импульсов до включени  следующего повер емого разр да (верщина 3-4). При этом состо ние блока 2 на работу устройства не

вли ет, поскольку анализ ответа блока 7 сравнени  производитс  только после включени  следующего повер емого разр да, т.е. на 13-м такте. Процедура определени  второй и всех последующих переходных кодовых комби наций аналогична определению первой.

Пример определени  переходных кодовых комбинаций приведен в табл. 2,

В режиме непосредственного преобразовани  входной аналоговой величины АХ в код преобразователь работает следующим образом.

После окончани  режима поверки блок J5 вырабатывает сигнал Конец контрол  (вершина 10 алгоритма), который переводит триггер 33 блока 15 в противоположное состо ние, при этом сигнал на выходе 30 скоммутирует преобразуемый аналоговый сигнал А с входной шины преобразовател  на первый вход блока 7 сравнени . На второй вход блока 7 при этом поступает компенсирующий аналоговый сигнал А,, формирующийс  на вькоде ЦАП 3.

5

0

0

5

Разность указанных величин А - А

преобразуетс  в код методом след щего уравновешивани . Счетчики 10 и 13 могут работать в режи1У1е как пр мого, так и обратного счета. Режим работы данных счетчиков определ етс  на каждом такте ответами Y блока 7 сравне ни  и Z блока 6 цифровых схем сравнени . Если Y О, т.е. А,гА, блок 1-5 управлё ци  устанавливает сигнал X О и счетчи СТ 2 в режим пр мого счета (вершина;13 алгоритма). При этом в режиме пр мого счета блок 5 коммутации передает на выход содержимое блока 4 регистров и с помощью блока 6 цифровых схем сравнени  осуществл ет сравнение содержимого каждого i-ro регистра с гр5гппой (n-m+i) младших разр дов первого счетчика 10. В процессе обратного счета блок 5 коммутации передает на выход кодовые комбинации вида 10...О, соответствующие включенному i-му старшему разр ду и выключенным более младшим. Если после поступлени  очередного счетного импульса блок 6 выработал сигнал Z; 1, то счетчик 10 переводитс  в режим записи. При этом на следующем такте в счетчик 10 записан формируемый блоком 9 код, аналоговый эквивалент которого точно на величину младшего кванта больше вькодной аналоговой величины ЦАП 3 на данном такте. Комбинаци  дл  записи формируетс  в со.ответствии с ранее приведенной фор- мулой и может быть сформирована при помощи комбинационной схемы, приве0

5

0

денной на фиг.5, где СТ1 n-m+i - - (п-т+1)-й разр д счетчика 10.

В режиме обратного счета на информационные входы СТ1 10 при помощи блока 11 подключаетс  выход устройства 8. При выработке сигнала Z ; 1, устройство 8 передает на выход содержимое РГ1 и таким образом в счетчик записана i-  переходна  кодо ва  комбинаци  из блока 4, аналоговый эквивалент которой, точно на величину младшего кванта выходной аналоговой величины ЦАП 3. Пример функционировани  устройства приведен в табл. 3.

Функционирование устройства в режиме непосредственного преобразовани входного аналогового сигнала в код может периодически прерыватьс  дл  осуществлени  цикла поверки сигналом на входе 23 блока I5 частота переход из режима в режим определ етс  скоростью изменени  весов разр дов ЦАП 3 и зависит от стабильности параметров аналоговых узлов ЦАП 3 и скорости изменени  внешних условий.

Устройство позвол ет создавать высоколинейные , АЦП, построенные с применением низкоточных ЦАП, максимальные значени  относительной погрешнос (3,(i (Р) формировани , которых определ ютс  соотношением

ЬмоксСР) р где oi - основание системы счислени .

дл  .различных 4.

Значени  8- РМПКС Р приведены в табл-.

Д1есмотр  на такие большие погрешности формировани  разр дов, теоретически при реализации данного устройства можно достичь любое значение наперед заданной погрешности АЦП.

Возможность применени  при реализации устройства аналоговых узлов, вьтолненных с большой погрешностью, позвол ет сушественно снизить требовани  к технологии изготовлени  аналого-цифровых преобразователей в виде интегральных схем.

Claims (1)

1. Аналого-цифровой преобразователь , содержащий блок управлени , первый вход Которого соединен с выходом блока сравнени , цифроаналоговый преобразователь и первый реверсивный

5

Q

0

5

0

5

0

5

0

5

счетчик, выходы которого подключены к соответствующим входам цифроанало- гового преобразовател  , выход которого подключен к первому входу блока сравнени , отличающийс  тем, что, с целью повьш1ени  точности преобразовани , в него введены второй реверсивный счетчик, аналоговый запоминающий блок, блок синтеза кодов , блок цифровых схем сравнени , блок коммутации, первое и второе коммутирующие устройства, блок регистров , элемент ИЛИ и аналоговый коммутатор , управл ющий вход которого соединен с первым выходом блока управлени , выход соединен с вторым входом блока сравнени , а первый и второй информационные входы соединены соответственно с входной шиной устройства и выходом аналогового запоминающего блока, информационный вход которого подключен к выходу цифроаналого- вого преобразовател , а управл ющий вход соединен с вторьм выходом блока управлени , группа входов которого соединена с выходами первого реверсивного счетчика и объединена с первой группой входов блока синтеза..тко- дов, блок цифровых схем сравнени  и блока регистров, втора  группа входов которого соединена с группой выходов блока управлени , второй вход которого соединен с выходом элемента ИПИ, третий, четвертьп, п тый и шестой выходы соединены .соответственно с входами обнулени , записи, пр мого и обратного счета первого реверсивного счетчика, входы данных которого подключены к соответствующим выходам второго коммутирующего устройства, управл ющий вход которого соединен с седьмым выходом блока управлени , перва  группа информационных входов - с выходами первого коммутирующего, устройства, а втора  группа информационных входов - с выходами блока синтеза кодов, втора  группа входов которого подключена к выходам блока цифровых схем сравнен и  и объединена с входами элемента ИЛИ и первой группой информационных входов первого коммутирующего устройства, втора  группа информационных входов которого подключена к выходам блока ре- -гистров и объединена с информацион- ными входами блока коммутации, выходы которого подключены к второй груп пе входов блока цифровых схем сравне

ни , a управл ющий вход подключен к седьмому выходу блока управлени , восьмой, дев тый и дес тый выходы которого соединены соответственно с входами обнулени , пр мого и обратного счета второго реверсивного счетчика , выход которого  вл етс  выходной шиной, а третий вход блока управлени  - шиной пуска.

2, Преобразователь по п. 1, отличающийс  тем, что блок управлени  выполнен на посто нном запоминающем устройстве, счетчике, триггере, тактовом генераторе управлени , регистре состо ний, коммутаторе , цифровой схеме сравнени  и дешифраторе , выходы которого  вл ютс  группой вькьдов блока, а информационные входы объединены с соответствующими первыми информационными входами цифровой схемы сравнени  и коммутато- ра и подключены к соответствующим выходам счетчика, вход сброса которого объединен с входами сброса тригге- ра и регистра состо ний и  вл етс  третьим входом блока; а счетньш вход соединен с первым выходом посто нного запоминающего устройства, второй выход которого подключен к управл ющему входу дешифратора, выходы с третьего по одиннадцатьм  вл ютс  соот- . ветственно вторым, третьим, п тым, шестым. Восьмым, дев тым, дес тым и седьмь1м выходами блока, первым выходом которого  вл етс  выход триггера S-вход которого подктаочен к двенад

5

0

цатому выходу посто нного запоминающего устройства, выходы с тринадцатого по шестнадцатью которого подключены к информационным входам регистра состо ний, тактовый вход которого объединен с входом разрешени  записи посто нного запоминающего устройства и подключен к выходу тактового генератора управлени , вторые информационные входы цифровой схемы сравнени  и коммутатора  вл ютс  соответственно шинами кода задани  конца контрол  и группой входов блока, а выходы соеди- нень соответственно с первым и вторым адресными входами посто нного запоминающего устройства, третий, четвертый адресные входы которого  вл ютс  соответственно первым и вторым входами блока, а п тьй, щестой, седьмой и восьмой адресные, входы подключены к соответствующим выходам регистра состо ний .

Таблица

Таблица 2

Продолжение табл.2

t2J fJgcK I

{ Иачало) Г

Е

{J CTI-CTf i I

,4

ПГ

шг2 - ст2 П

1

Фиг.1

I

Г

fn.-ftt ffT crt In Я

tr f4c

ir«M.mJ

Фиг.З

л

ь

рг

ФигЛ

29

BCKLn-m

век си

J

Фиг. 5

..

блока I S

prf

29

1

4

J

Фиг. В