JP3141561B2 - アナログ／デジタル変換回路 - Google Patents
アナログ／デジタル変換回路Info
- Publication number
- JP3141561B2 JP3141561B2 JP04233203A JP23320392A JP3141561B2 JP 3141561 B2 JP3141561 B2 JP 3141561B2 JP 04233203 A JP04233203 A JP 04233203A JP 23320392 A JP23320392 A JP 23320392A JP 3141561 B2 JP3141561 B2 JP 3141561B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- data
- change
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明はアナログ／ディジタル変
換回路（以下、Ａ／Ｄ変換回路）に関し、特にデータ予
測を行うＡ／Ｄ変換回路に関する。
換回路（以下、Ａ／Ｄ変換回路）に関し、特にデータ予
測を行うＡ／Ｄ変換回路に関する。
【０００２】
【従来の技術】従来のＡ／Ｄ変換回路は、変換精度を向
上させるために、各種の回路が考案されている。
上させるために、各種の回路が考案されている。
【０００３】図５はかかる従来の一例を示すＡ／Ｄ変換
回路のブロック図である。図５に示すように、従来のＡ
／Ｄ変換回路は、入力端子ＩＮから入力されたアナログ
信号を標本化するサンプルホールド回路１と、基準電圧
回路１３と、サンプルホールド回路１および基準電圧回
路１３の出力を比較する電圧比較回路１２と、出力端子
ＯＵＴに変換出力するコード変換回路１４とを備えてい
る。従って、入力端子ＩＮから入力されたアナログ電圧
はサンプルホールド回路１で保持され、電圧比較回路１
２において基準電圧回路１３で設定された電圧と比較さ
れる。この比較された結果はコード変換回路１４で２進
コードに変換され、出力端子ＯＵＴから出力される。
回路のブロック図である。図５に示すように、従来のＡ
／Ｄ変換回路は、入力端子ＩＮから入力されたアナログ
信号を標本化するサンプルホールド回路１と、基準電圧
回路１３と、サンプルホールド回路１および基準電圧回
路１３の出力を比較する電圧比較回路１２と、出力端子
ＯＵＴに変換出力するコード変換回路１４とを備えてい
る。従って、入力端子ＩＮから入力されたアナログ電圧
はサンプルホールド回路１で保持され、電圧比較回路１
２において基準電圧回路１３で設定された電圧と比較さ
れる。この比較された結果はコード変換回路１４で２進
コードに変換され、出力端子ＯＵＴから出力される。
【０００４】図６（ａ），（ｂ）はそれぞれ図５に示す
Ａ／Ｄ変換回路の変換原理図である。図６（ａ），
（ｂ）に示すように、ここでは横軸に時間軸をとり、縦
軸に電圧軸およびデジタルコード軸７をとっている。ま
た、電圧軸上の点１０はサンプルホールド回路１の出力
電圧値であり、１５ａはサンプルホールド回路１の出力
電圧、１５ｂは電圧比較回路１２のＡ／Ｄ変換特性、す
なわち電圧軸とデジタルコード軸７の対応を表わす。
Ａ／Ｄ変換回路の変換原理図である。図６（ａ），
（ｂ）に示すように、ここでは横軸に時間軸をとり、縦
軸に電圧軸およびデジタルコード軸７をとっている。ま
た、電圧軸上の点１０はサンプルホールド回路１の出力
電圧値であり、１５ａはサンプルホールド回路１の出力
電圧、１５ｂは電圧比較回路１２のＡ／Ｄ変換特性、す
なわち電圧軸とデジタルコード軸７の対応を表わす。
【０００５】
【発明が解決しようとする課題】上述した従来のＡ／Ｄ
変換回路は、ビット精度を上げるためには、コンパレー
タの数を増やすとともに、コンパレータのオフセット電
圧を小さくする工夫をしなければならず、ＬＳＩ化にも
適さないという欠点がある。
変換回路は、ビット精度を上げるためには、コンパレー
タの数を増やすとともに、コンパレータのオフセット電
圧を小さくする工夫をしなければならず、ＬＳＩ化にも
適さないという欠点がある。
【０００６】本発明の目的は、かかる変換精度を向上さ
せ、消費電力等を抑制するとともに、ＬＳＩ化にも適し
たＡ／Ｄ変換回路を提供することにある。
せ、消費電力等を抑制するとともに、ＬＳＩ化にも適し
たＡ／Ｄ変換回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明のＡ／Ｄ変換回路
は、入力アナログ信号を保持するサンプルホールド回路
と、前記サンプルホールド回路の出力を共に一方の入力
にする第１および第２の電圧比較回路と、前記サンプル
ホールド回路がホールドしている間、前記第１および第
２の電圧比較回路の出力の変化を検出し変換出力データ
の変化を予測するデータ予測回路と、前記第１および第
２の電圧比較回路の他方の入力に対しそれぞれ＋Ｋと−
Ｋとを時間に対する変化計数として直線的に変化する基
準電圧を与える第１および第２の基準電圧変化回路とを
有し、前記第１の電圧比較回路で前記入力アナログ信号
をＡ／Ｄ変換した第１のデータと前記第２の電圧比較回
路で前記入力アナログ信号をＡ／Ｄ変換した第２のデー
タとの変化時間の差を前記データ予測回路で比較し該変
化時間の差を比例配分して、前記第１および第２のデー
タとが同じになるような予測値を出力値とするように構
成される。
は、入力アナログ信号を保持するサンプルホールド回路
と、前記サンプルホールド回路の出力を共に一方の入力
にする第１および第２の電圧比較回路と、前記サンプル
ホールド回路がホールドしている間、前記第１および第
２の電圧比較回路の出力の変化を検出し変換出力データ
の変化を予測するデータ予測回路と、前記第１および第
２の電圧比較回路の他方の入力に対しそれぞれ＋Ｋと−
Ｋとを時間に対する変化計数として直線的に変化する基
準電圧を与える第１および第２の基準電圧変化回路とを
有し、前記第１の電圧比較回路で前記入力アナログ信号
をＡ／Ｄ変換した第１のデータと前記第２の電圧比較回
路で前記入力アナログ信号をＡ／Ｄ変換した第２のデー
タとの変化時間の差を前記データ予測回路で比較し該変
化時間の差を比例配分して、前記第１および第２のデー
タとが同じになるような予測値を出力値とするように構
成される。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の第１の実施例を示すＡ／Ｄ
変換回路のブロック図である。図１に示すように、本実
施例は入力端子ＩＮからの信号電圧を保持するサンプル
ホールド回路１と、このサンプルホールド回路１で保持
した電圧値を入力し比較する第１および第２の電圧比較
回路２，３と、２個の電圧比較回路２，３に印加する基
準電圧として時間的に変化するオフセット電圧を与える
第１および第２の基準電圧変化回路４，５と、これら電
圧比較回路２，３の出力データの変化を検出しデータの
変化を予測するデータ予測回路６とを有する。特に、第
１の電圧比較回路２と第１の基準電圧変化回路４から成
る第１の変換回路で入力信号をＡ／Ｄ変換した第１のデ
ータと、第２の電圧比較回路３と第２の基準電圧変化回
路５から成る第２の変換回路で入力信号をＡ／Ｄ変換し
た第２のデータとの変化時間の差およびデータをデータ
予測回路６で比較し、第１のデータと第２のデータが同
じになるデータを予測するようにしている。
て説明する。図１は本発明の第１の実施例を示すＡ／Ｄ
変換回路のブロック図である。図１に示すように、本実
施例は入力端子ＩＮからの信号電圧を保持するサンプル
ホールド回路１と、このサンプルホールド回路１で保持
した電圧値を入力し比較する第１および第２の電圧比較
回路２，３と、２個の電圧比較回路２，３に印加する基
準電圧として時間的に変化するオフセット電圧を与える
第１および第２の基準電圧変化回路４，５と、これら電
圧比較回路２，３の出力データの変化を検出しデータの
変化を予測するデータ予測回路６とを有する。特に、第
１の電圧比較回路２と第１の基準電圧変化回路４から成
る第１の変換回路で入力信号をＡ／Ｄ変換した第１のデ
ータと、第２の電圧比較回路３と第２の基準電圧変化回
路５から成る第２の変換回路で入力信号をＡ／Ｄ変換し
た第２のデータとの変化時間の差およびデータをデータ
予測回路６で比較し、第１のデータと第２のデータが同
じになるデータを予測するようにしている。
【０００９】図２（ａ）〜（ｃ）はそれぞれ図１に示す
Ａ／Ｄ変換回路の変換原理図である。図２（ａ）〜
（ｃ）に示すように、ここでは電圧軸と平行にディジタ
ルコード軸７を設け、８ａは第１の基準電圧変化回路電
圧、８ｂは第２の基準電圧変化回路電圧、１１ａは第１
の電圧比較回路２のアナログデジタルの変換特性で電圧
軸とデジタルコード軸７の対応を表わし、１１ｂは第２
の電圧比較回路３のアナログデジタルの変換特性で電圧
軸とデジタルコード軸の対応を表わす。また、１０はサ
ンプルホールド回路１の出力電圧値である。更に、９ａ
は第１の基準電圧変化回路４で作られる電圧を考慮した
第１の電圧比較回路２で判定される電圧を示し、９ｂは
第２の基準電圧変化回路５で作られる電圧を考慮した第
２の電圧比較回路３で判定される電圧を示している。
Ａ／Ｄ変換回路の変換原理図である。図２（ａ）〜
（ｃ）に示すように、ここでは電圧軸と平行にディジタ
ルコード軸７を設け、８ａは第１の基準電圧変化回路電
圧、８ｂは第２の基準電圧変化回路電圧、１１ａは第１
の電圧比較回路２のアナログデジタルの変換特性で電圧
軸とデジタルコード軸７の対応を表わし、１１ｂは第２
の電圧比較回路３のアナログデジタルの変換特性で電圧
軸とデジタルコード軸の対応を表わす。また、１０はサ
ンプルホールド回路１の出力電圧値である。更に、９ａ
は第１の基準電圧変化回路４で作られる電圧を考慮した
第１の電圧比較回路２で判定される電圧を示し、９ｂは
第２の基準電圧変化回路５で作られる電圧を考慮した第
２の電圧比較回路３で判定される電圧を示している。
【００１０】次に、かかるＡ／Ｄ変換回路の動作につい
て説明する。まず、入力端子ＩＮに入力された信号は、
サンプルホールド回路１で保持され、第１の電圧比較回
路２と第２の電圧比較回路３へ入力される。一方、第
１，第２の基準電圧変化回路４，５からそれぞれ出力さ
れる電圧Ｆ１，Ｆ２（Ｖ）は、オフセット電圧をＥ
（Ｖ）、電圧の変化計数をＫ、時間をＴ（秒）として次
式のようになる。
て説明する。まず、入力端子ＩＮに入力された信号は、
サンプルホールド回路１で保持され、第１の電圧比較回
路２と第２の電圧比較回路３へ入力される。一方、第
１，第２の基準電圧変化回路４，５からそれぞれ出力さ
れる電圧Ｆ１，Ｆ２（Ｖ）は、オフセット電圧をＥ
（Ｖ）、電圧の変化計数をＫ、時間をＴ（秒）として次
式のようになる。
【００１１】 Ｆ１＝−ＫＴ＋（Ｅ／２） Ｆ２＝ＫＴ−（Ｅ／２） 次に、サンプルホールド回路１の出力電圧は、図２
（ａ）〜（ｃ）において１０で示され、第１の基準電圧
変化回路４の電圧波形Ｆ１は８ａ、第２の基準電圧変化
回路の電圧波形Ｆ２は８ｂで示される。また、電圧比較
回路で出力データが変化する判定点は、第１の電圧比較
回路２では９ａと電圧軸の横線（量子化ステップ）との
交点、第２の電圧比較回路３では９ｂと電圧軸の横線
（量子化ステップ）との交点である。これら電圧比較回
路２，３の出力はデジタルデータで図２（ａ）〜（ｃ）
では、デジタルコード軸７で示される。
（ａ）〜（ｃ）において１０で示され、第１の基準電圧
変化回路４の電圧波形Ｆ１は８ａ、第２の基準電圧変化
回路の電圧波形Ｆ２は８ｂで示される。また、電圧比較
回路で出力データが変化する判定点は、第１の電圧比較
回路２では９ａと電圧軸の横線（量子化ステップ）との
交点、第２の電圧比較回路３では９ｂと電圧軸の横線
（量子化ステップ）との交点である。これら電圧比較回
路２，３の出力はデジタルデータで図２（ａ）〜（ｃ）
では、デジタルコード軸７で示される。
【００１２】次に、データ予測回路６では、第１の電圧
比較回路２の出力データと第２の電圧比較回路３のデー
タおよびこれらデータの変化する時間とを検出し、第１
の電圧比較回路２の出力データと第２の電圧比較回路３
の出力データが同じ値あるいは交差するタイミングを計
算し、これら電圧比較回路２，３が認識できる最小ステ
ップ以下の精度を出すことができる。
比較回路２の出力データと第２の電圧比較回路３のデー
タおよびこれらデータの変化する時間とを検出し、第１
の電圧比較回路２の出力データと第２の電圧比較回路３
の出力データが同じ値あるいは交差するタイミングを計
算し、これら電圧比較回路２，３が認識できる最小ステ
ップ以下の精度を出すことができる。
【００１３】それ故、図２（ａ）の場合は、デジタルコ
ード７が１００から０１１に変化するタイミングと００
０から００１に変化するタイミングとの差から、最終的
に０１１と０１０の中間であることが予測され、変化時
間の差を測定して電圧比較回路２，３の最小ステップを
比例配分する。その値は０１００１になるので、サンプ
ルホールド回路１の出力電圧のデジタルコードは０１０
０１となる。また、図２（ｂ）の場合は、電圧比較回路
２，３の出力変化タイミングが同じであるので、最終的
に同じデジタルコードに収束することが予測される。そ
の値は１００と００１であるので、サンプルホールド回
路１の出力電圧のデジタルコードは０１０１である。同
様に、図２（ｃ）の場合、デジタルコードは電圧比較回
路２，３の変化タイミングとその差から最終的に０１１
と０１０の中間であることが予測され、変化時間の差を
測定して電圧比較回路２，３の最小ステップを比例配分
する。その値は０１０１１になるので、サンプルホール
ド回路１の出力電圧のデジタルコードは０１０１１であ
る。
ード７が１００から０１１に変化するタイミングと００
０から００１に変化するタイミングとの差から、最終的
に０１１と０１０の中間であることが予測され、変化時
間の差を測定して電圧比較回路２，３の最小ステップを
比例配分する。その値は０１００１になるので、サンプ
ルホールド回路１の出力電圧のデジタルコードは０１０
０１となる。また、図２（ｂ）の場合は、電圧比較回路
２，３の出力変化タイミングが同じであるので、最終的
に同じデジタルコードに収束することが予測される。そ
の値は１００と００１であるので、サンプルホールド回
路１の出力電圧のデジタルコードは０１０１である。同
様に、図２（ｃ）の場合、デジタルコードは電圧比較回
路２，３の変化タイミングとその差から最終的に０１１
と０１０の中間であることが予測され、変化時間の差を
測定して電圧比較回路２，３の最小ステップを比例配分
する。その値は０１０１１になるので、サンプルホール
ド回路１の出力電圧のデジタルコードは０１０１１であ
る。
【００１４】これらの計算過程は次のようになる。すな
わち、第１と第２の電圧比較回路２，３の変換時間間隔
は同じであり、それを１とすると、基準電圧変化回路
４，５の出力が同一値になる電圧は、以下のようにな
る。第１の電圧比較回路２の出力の変化時間を基準とし
て、第２の電圧比較回路３の出力が変化する時間を（ａ
／２）とすると、最終的に第１と第２の基準電圧変化回
路４，５の出力が同一になるときの電圧対応のデジタル
コードは、第１の電圧比較回路２の最終的なデジタルコ
ードから（ａ／２）を引いたコードになる。
わち、第１と第２の電圧比較回路２，３の変換時間間隔
は同じであり、それを１とすると、基準電圧変化回路
４，５の出力が同一値になる電圧は、以下のようにな
る。第１の電圧比較回路２の出力の変化時間を基準とし
て、第２の電圧比較回路３の出力が変化する時間を（ａ
／２）とすると、最終的に第１と第２の基準電圧変化回
路４，５の出力が同一になるときの電圧対応のデジタル
コードは、第１の電圧比較回路２の最終的なデジタルコ
ードから（ａ／２）を引いたコードになる。
【００１５】図３は本発明の第２の実施例を示すＡ／Ｄ
変換回路のブロック図である。図３に示すように、本実
施例は前述した第１の実施例を同様サンプルホールド回
路１と、第１および第２の電圧比較回路２，３と、第１
および第２の基準電圧変化回路４，５と、データ予測回
路６とを入力端子ＩＮおよび出力端子ＯＵＴ間に接続し
ている。本実施例が第１の実施例と比較して異なる点
は、第１および第２の基準電圧変化回路４，５をサンプ
ルホールド回路１と第１，第２の電圧比較回路２，３と
の間にそれぞれ直列に接続したことにある。
変換回路のブロック図である。図３に示すように、本実
施例は前述した第１の実施例を同様サンプルホールド回
路１と、第１および第２の電圧比較回路２，３と、第１
および第２の基準電圧変化回路４，５と、データ予測回
路６とを入力端子ＩＮおよび出力端子ＯＵＴ間に接続し
ている。本実施例が第１の実施例と比較して異なる点
は、第１および第２の基準電圧変化回路４，５をサンプ
ルホールド回路１と第１，第２の電圧比較回路２，３と
の間にそれぞれ直列に接続したことにある。
【００１６】図４（ａ）〜（ｃ）はそれぞれ図３に示す
Ａ／Ｄ変換回路の変換原理図である。図４（ａ）〜
（ｃ）に示すように、入力電圧をデジタルデータに変換
することにあたり、８ａ，８ｂはそれぞれ第１，第２の
基準電圧変化回路の電圧、１０はサンプルホールド回路
１の出力電圧値、１１ａは第１の電圧比較回路２のＡ／
Ｄ変換特性で電圧軸とデジタルコード軸７の対応、１１
ｂは第２の電圧比較回路３のＡ／Ｄ変換特性で電圧軸と
デジタルコード軸７の対応をそれぞれ示している。
Ａ／Ｄ変換回路の変換原理図である。図４（ａ）〜
（ｃ）に示すように、入力電圧をデジタルデータに変換
することにあたり、８ａ，８ｂはそれぞれ第１，第２の
基準電圧変化回路の電圧、１０はサンプルホールド回路
１の出力電圧値、１１ａは第１の電圧比較回路２のＡ／
Ｄ変換特性で電圧軸とデジタルコード軸７の対応、１１
ｂは第２の電圧比較回路３のＡ／Ｄ変換特性で電圧軸と
デジタルコード軸７の対応をそれぞれ示している。
【００１７】まず、図３において入力端子ＩＮに入力さ
れたアナログ信号は、サンプルホールド回路１で保持さ
れ、第１および第２の基準電圧変化回路４および５へ入
力される。これら基準電圧変化回路４，５はそれぞれオ
フセット電圧を加算して第１および第２の電圧比較回路
２および３へ出力する。ここで、第１と第２の基準電圧
変化回路４，５から出力される電圧Ｆ１，Ｆ２（Ｖ）
は、サンプルホールド回路１の出力電圧をＶ０（Ｖ）、
オフセット電圧をＥ（Ｖ）、電圧の変化計数をＫ、時間
をＴ（秒）とすると、次式で表わされる。
れたアナログ信号は、サンプルホールド回路１で保持さ
れ、第１および第２の基準電圧変化回路４および５へ入
力される。これら基準電圧変化回路４，５はそれぞれオ
フセット電圧を加算して第１および第２の電圧比較回路
２および３へ出力する。ここで、第１と第２の基準電圧
変化回路４，５から出力される電圧Ｆ１，Ｆ２（Ｖ）
は、サンプルホールド回路１の出力電圧をＶ０（Ｖ）、
オフセット電圧をＥ（Ｖ）、電圧の変化計数をＫ、時間
をＴ（秒）とすると、次式で表わされる。
【００１８】 Ｆ１＝Ｖ０−ＫＴ＋（Ｅ／２） Ｆ２＝Ｖ０＋ＫＴ−（Ｅ／２） 次に、サンプルホールド回路１の出力電圧は、図４
（ａ）〜（ｃ）の１０で示される。また、第１の基準電
圧変化回路４の出力電圧波形Ｆ１は８ａで示され、第２
の基準電圧変化回路５の電圧波形Ｆ２は８ｂで示され
る。第１の電圧比較回路２で出力データが変化する判定
点は８ａと電圧軸の横線（量子化ステップ）との交点、
第２の電圧比較回路３での判定点は８ｂと電圧軸の横線
（量子化ステップ）との交点である。これら電圧比較回
路２，３の出力は、デジタルデータで図４（ａ）〜
（ｃ）の７で示される。更に、データ予測回路６では、
第１の電圧比較回路２の出力データと第２の電圧比較回
路３のデータおよびデータの変化する時間とを検出し、
第１の電圧比較回路２の出力データと第２の電圧比較回
路３の出力データが同じ値あるいは交差するタイミング
を計算することにより、これらの電圧比較回路２，３が
識別できる最小ステップ以下の精度を出すことができ
る。
（ａ）〜（ｃ）の１０で示される。また、第１の基準電
圧変化回路４の出力電圧波形Ｆ１は８ａで示され、第２
の基準電圧変化回路５の電圧波形Ｆ２は８ｂで示され
る。第１の電圧比較回路２で出力データが変化する判定
点は８ａと電圧軸の横線（量子化ステップ）との交点、
第２の電圧比較回路３での判定点は８ｂと電圧軸の横線
（量子化ステップ）との交点である。これら電圧比較回
路２，３の出力は、デジタルデータで図４（ａ）〜
（ｃ）の７で示される。更に、データ予測回路６では、
第１の電圧比較回路２の出力データと第２の電圧比較回
路３のデータおよびデータの変化する時間とを検出し、
第１の電圧比較回路２の出力データと第２の電圧比較回
路３の出力データが同じ値あるいは交差するタイミング
を計算することにより、これらの電圧比較回路２，３が
識別できる最小ステップ以下の精度を出すことができ
る。
【００１９】図４（ａ）の場合は、デジタルコードが１
００から０１１に変化するタイミングと、０００から０
０１に変化するタイミングとが同じであるので、最終的
に同じデジタルコードに収束することが予測される。そ
の予測される値は中間の０１０であるので、サンプルホ
ールド回路１の出力電圧のデジタルコードは０１０であ
る。また、図４（ｂ）の場合も図４（ａ）と同様に、電
圧比較回路２，３の出力変化タイミングが同じであるの
で、最終的に同じデジタルコードに収束することが予測
される。その予測される値は１００と００１の中間であ
るので、サンプルホールド回路１の出力値のデジタルコ
ードは０１０１である。更に、図４（ｃ）の場合は、デ
ジタルコードが電圧比較回路２，３の変化タイミングと
その差から最終的に０１１と０１０の中間であることが
予測され、変化時間の差を測定して電圧比較回路２，３
の最終ステップを比例配分する。その値は０１０１１に
なるので、サンプルホールド回路１の出力電圧のデジタ
ルコードは０１０１１である。
００から０１１に変化するタイミングと、０００から０
０１に変化するタイミングとが同じであるので、最終的
に同じデジタルコードに収束することが予測される。そ
の予測される値は中間の０１０であるので、サンプルホ
ールド回路１の出力電圧のデジタルコードは０１０であ
る。また、図４（ｂ）の場合も図４（ａ）と同様に、電
圧比較回路２，３の出力変化タイミングが同じであるの
で、最終的に同じデジタルコードに収束することが予測
される。その予測される値は１００と００１の中間であ
るので、サンプルホールド回路１の出力値のデジタルコ
ードは０１０１である。更に、図４（ｃ）の場合は、デ
ジタルコードが電圧比較回路２，３の変化タイミングと
その差から最終的に０１１と０１０の中間であることが
予測され、変化時間の差を測定して電圧比較回路２，３
の最終ステップを比例配分する。その値は０１０１１に
なるので、サンプルホールド回路１の出力電圧のデジタ
ルコードは０１０１１である。
【００２０】次に、第１，第２の電圧比較回路２，３の
変換時間間隔は同じでそれを１とすると、基準電圧変化
回路４，５の出力が同一値になる電圧は以下のようにな
る。すなわち、第１の電圧比較回路２の出力の変化時間
を基準として、第２の電圧比較回路３の出力が変化する
時間を（ａ／２）とすると、最終的に第１，第２の基準
電圧変化回路４，５の出力が同一になるときの電圧対応
のデジタルコードは、第１の電圧比較回路２の最終的な
デジタルコードから（ａ／２）を引いたコードになる。
変換時間間隔は同じでそれを１とすると、基準電圧変化
回路４，５の出力が同一値になる電圧は以下のようにな
る。すなわち、第１の電圧比較回路２の出力の変化時間
を基準として、第２の電圧比較回路３の出力が変化する
時間を（ａ／２）とすると、最終的に第１，第２の基準
電圧変化回路４，５の出力が同一になるときの電圧対応
のデジタルコードは、第１の電圧比較回路２の最終的な
デジタルコードから（ａ／２）を引いたコードになる。
【００２１】
【発明の効果】以上説明したように、本発明のＡ／Ｄ変
換回路は、信号電圧を保持するサンプルホールド回路
と、２個の電圧比較回路と、前記２個の電圧比較回路の
出力データの変化を検出しデータの変化を予測するデー
タ予測回路と、前記２個の電圧比較回路に印加する基準
電圧に時間的に変化するオフセット電圧を与える２個の
基準電圧変化回路とを有し、第１の電圧比較回路と第１
の基準電圧変化回路から成る第１の変換回路で入力信号
をＡ／Ｄ変換した第１のデータと、第２の電圧比較回路
と第２の基準電圧変化回路から成る第２の変換回路で入
力信号をＡ／Ｄ変換した第２のデータとの変化時間の差
およびデータをデータ予測回路で比較し、第１のデータ
と第２のデータが同じになるデータを予測するようにす
ることにより、変換精度をあげてもコンパレータ数をビ
ット精度に合わせて増やす必要がないので、アナログ部
の規模および消費電力も抑えられ、しかもＬＳＩ化での
チップ面積を抑えられるので、ＬＳＩの価格も安く出来
るという効果がある。
換回路は、信号電圧を保持するサンプルホールド回路
と、２個の電圧比較回路と、前記２個の電圧比較回路の
出力データの変化を検出しデータの変化を予測するデー
タ予測回路と、前記２個の電圧比較回路に印加する基準
電圧に時間的に変化するオフセット電圧を与える２個の
基準電圧変化回路とを有し、第１の電圧比較回路と第１
の基準電圧変化回路から成る第１の変換回路で入力信号
をＡ／Ｄ変換した第１のデータと、第２の電圧比較回路
と第２の基準電圧変化回路から成る第２の変換回路で入
力信号をＡ／Ｄ変換した第２のデータとの変化時間の差
およびデータをデータ予測回路で比較し、第１のデータ
と第２のデータが同じになるデータを予測するようにす
ることにより、変換精度をあげてもコンパレータ数をビ
ット精度に合わせて増やす必要がないので、アナログ部
の規模および消費電力も抑えられ、しかもＬＳＩ化での
チップ面積を抑えられるので、ＬＳＩの価格も安く出来
るという効果がある。
【図１】本発明の第１の実施例を示すＡ／Ｄ変換回路の
ブロック図である。
ブロック図である。
【図２】図１に示すＡ／Ｄ変換回路の変換原理を説明す
るための図である。
るための図である。
【図３】本発明の第２の実施例を示すＡ／Ｄ変換回路の
ブロック図である。
ブロック図である。
【図４】図３に示すＡ／Ｄ変換回路の変換原理を説明す
るための図である。
るための図である。
【図５】従来の一例を示すＡ／Ｄ変換回路のブロック図
である。
である。
【図６】図５に示すＡ／Ｄ変換回路の変換原理を説明す
るための図である。
るための図である。
１ サンプルホールド回路 ２ 第１の電圧比較回路 ３ 第２の電圧比較回路 ４ 第１の基準電圧変化回路 ５ 第２の基準電圧変化回路 ６ データ予測回路 ＩＮ 入力端子 ＯＵＴ 出力端子
Claims (1)
- 【請求項１】 入力アナログ信号を保持するサンプルホ
ールド回路と、前記サンプルホールド回路の出力を共に
一方の入力にする第１および第２の電圧比較回路と、前
記サンプルホールド回路がホールドしている間、前記第
１および第２の電圧比較回路の出力の変化を検出し変換
出力データの変化を予測するデータ予測回路と、前記第
１および第２の電圧比較回路の他方の入力に対しそれぞ
れ＋Ｋと−Ｋとを時間に対する変化計数として直線的に
変化する基準電圧を与える第１および第２の基準電圧変
化回路とを有し、前記第１の電圧比較回路で前記入力ア
ナログ信号をＡ／Ｄ変換した第１のデータと前記第２の
電圧比較回路で前記入力アナログ信号をＡ／Ｄ変換した
第２のデータとの変化時間の差を前記データ予測回路で
比較し該変化時間の差を比例配分して、前記第１および
第２のデータとが同じになるような予測値を出力値にし
たことを特徴とするアナログ／デジタル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04233203A JP3141561B2 (ja) | 1992-09-01 | 1992-09-01 | アナログ／デジタル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04233203A JP3141561B2 (ja) | 1992-09-01 | 1992-09-01 | アナログ／デジタル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685677A JPH0685677A (ja) | 1994-03-25 |
| JP3141561B2 true JP3141561B2 (ja) | 2001-03-05 |
Family
ID=16951371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04233203A Expired - Fee Related JP3141561B2 (ja) | 1992-09-01 | 1992-09-01 | アナログ／デジタル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3141561B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5162777B2 (ja) * | 2008-06-04 | 2013-03-13 | 旭化成エレクトロニクス株式会社 | 角度検出ａｄ変換器及びａｄ変換方法 |
-
1992
- 1992-09-01 JP JP04233203A patent/JP3141561B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685677A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4994806A (en) | Flash-successive approximation analog-to-digital converter | |
| US6590518B1 (en) | Apparatus and method for an improved subranging ADC architecture using ladder-flip bussing | |
| US20090174585A1 (en) | System and method for converting analog values into digital form | |
| JPH01131918A (ja) | Ａｄ変換器 | |
| KR100235465B1 (ko) | 플래시형 아날로그-디지탈 변환기 | |
| JP3141561B2 (ja) | アナログ／デジタル変換回路 | |
| JP2006121378A (ja) | Ａ／ｄ変換装置 | |
| JP2001053612A (ja) | 逐次比較型ａｄコンバータ及びそれを組み込んだマイクロコンピュータ | |
| JP4610753B2 (ja) | Ａｄコンバータ | |
| JP2735076B2 (ja) | アナログ／ディジタル変換器の試験方法 | |
| US20030132867A1 (en) | Statistically based cascaded analog-to-digital converter calibration technique | |
| KR100339542B1 (ko) | 고속 아날로그/디지털 변환기 | |
| JP2877983B2 (ja) | Ａ／ｄコンバータ回路 | |
| JPS5928294B2 (ja) | Ａｄ変換器 | |
| JPS5847327A (ja) | アナログ−デイジタル変換器 | |
| KR880002500B1 (ko) | 16비트용 고속 a/d 콘버터 | |
| JPS6072324A (ja) | アナログデイジタル変換器 | |
| JP2904239B2 (ja) | Ａ／ｄ変換回路 | |
| JPS63299615A (ja) | 直並列型ａ／ｄ変換器 | |
| JP2599984B2 (ja) | 入力データのピーク値検出回路 | |
| JPH02278918A (ja) | Ａ／ｄコンバータ及びそれを備えたマイクロコンピュータ | |
| CN115208403A (zh) | 一种逐次逼近型adc电路及adc转换器、芯片 | |
| JPH0786941A (ja) | アナログ／デジタル変換方法 | |
| JPH06260939A (ja) | 逐次比較型ａ／ｄ変換回路 | |
| JPH04227121A (ja) | Ａ／ｄ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000606 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001121 |
|
| LAPS | Cancellation because of no payment of annual fees |