SU1216829A1

SU1216829A1 - Цифроаналоговый преобразователь

Info

Publication number: SU1216829A1
Application number: SU843783033A
Authority: SU
Inventors: Алексей Петрович Стахов; Алексей Дмитриевич Азаров; Вячеслав Иванович Моисеев; Виктор Ярославович Стейскал; Надежда Александровна Масленникова; Рафик Сережикович Оганесян
Original assignee: Специальное Конструкторско-Технологическое Бюро "Модуль" Винницкого Политехнического Института; Винницкий политехнический институт
Priority date: 1984-07-06
Filing date: 1984-07-06
Publication date: 1986-03-07

Abstract

Изобретение относитс к вычисли тельной и измерительной технике и может быть использовано дл преобразовани цифровых величин в аналоговые . Изобретение позвол ет повысить точность цифроаналогового преобразовани за счет использовани избыточных-измерительных кодов 1ШК) и введени блока элементов И, ёлока элементов ИЛИ, блока определени знака кода, блока адресации, второго и третьего.регистров, дополнительного цифроаналогового преобразоват.е- л , блока сравнени и блока свертки- развертки кодов Основной и дополнительный цифроаналоговые преобразователи ((tlAn:) выполнены на основе ИИК, что позвол ет обеспечить работу устройства в двух режимах-поверки и непосредственного преобразовани , при этом в режиме поверки определ ютс коды реальных весов неточных старших разр дов основного ЦАП. последовательно от младшего из неточных разр дов к старшему и записываютс в блок пам ти. В режиме преобразовани входной код преобразуетс в рабочий код, учитьшающий ре-г альные веса разр дов основного ДАЛ, который используетс дл формирова- - ни выходного сигнала. 2 з.п. ф-лы, 10 ил. i СП

Description

.

Изобретение относитс к области вычислительной и измерительной техники и может быть использовано дл преобразовани величины в аналоговые .

Цель изобретени - повьшение точности цифроаналогового преобразовани .

На фиг. приведена структурна схема цифроаналогового преобразовани ; на фиг,2 - функциональна схем блока адресации; на фиг.З - функциональна схема блока определени знака кода; на фиг,4 - блок-схема алгоритма суммировани кодов; на фиг.5 - вычитани кодов; на фиг.6 - 9 - блок-схема алгоритма работы блока управлени ; на фиг.10 - функциональна - схема блока управлени . Цифроаналоговый преобразователь (фиг.1| содержит входные шины 1, цифров ой коммутатор 2 (ЦК), первый регистр 3 (РГ1), блок 4 элементов И (БЭ И), блок 5 свертки-развертки кода СБСРК}} бл ок 6 элементов ИЛИ (БЭ ИЛИ), блок 7 развертки кода СБРК), блок 8 определени знака кода (БОЗ), блок 9 пам ти (БП), блок 10 адресации {БА,блок 11 управлени (БУ; , второй регистр 12 .СРГ2), дополнительный цифроаналого- вый преобразователь 13 (ДЦАП), блок 14 сравнени (БС), основной цифро- аналоговый преобразователь . 15 (ОЦАП третий регистр 16 (РГЗ), выходную шину 17 цифроаналогового преобразовател .

Блок ГО имеет управл ющие входы 18 и выходы 19. Блок 8 имеет входы 20 и выход 21. Блок 11 управлени имеет первый выход 22, второй выход 23, третьи выходы 24, четвертый выход 25, п тые выходы 26, шестые выходы 27, седьмые выходы 28, восьмые выходы 29, первые входы 30, второй вход 31, третий вход 32, четвертый вход 33. Блок 10 адресации (фиг.2) может быть выполнен на первом и втором счетчиках 34 и 35 и цифровом коммутаторе 36. Блок 8 опр делени знака кода (фиг.3) может быть выполнен на элементе ИЛИ-НЕ, имеющем h -входов, где h - число разр дов преобразуемого кода. Блок 11 управлени вьшолнен на первом и втором регистрах 37 и 38, генератор 39 тактовых импульсов, посто нном запоминающем устройстве 40, программирование которого осуществл етс

168292

в соответствии с блок-схемой алгоритма (фиг. 6 - 9) работы блока . управлени .

Цифроаналоговые преобразователи 5 i3 и 15 должны быть выполнены на основе избыточных кодов с иррациональными основани ми. Наличие в разр дах таких преобразователей отклонений от требуемых значений в опре- 10 деленных пределах не приводит к

разрьшам в выходной характеристике. При реализации же ЦАП на основе неизбыточного двоичного кода с разр дами , неточно соответствующими 15 требуемым-значени м, выходна характеристика цифроаналогового преоб-, разовател претерпевает разрьшы.

К кодам с иррациональным основанием относ тс р-коды; Фибоначчи и 20 коды золотой р-пропорции,

В коде Фибоначчи любое натуральное число Л можно представить в виде h-1

м (1)

25 .. f

где ,2,3... - параметр кода;

. м - разр дность представлени - числа N в р-к оде Фибоначчи; Qp- двоична цифра в f-м зо разр де кода;

рС)- вес С -го разр да, равный

Е-му р-числу Фибоначчи, причем -е число Фибоначчи вычисл етс по следующей рекурентной формуле

О при Е О

Vpie)-| 1 ПРИ Е-о(г)

м рСЕ -1) (е-р-1) ПРИ f о

35

В коде золотой р-пропорции любое действительное число может быть представлено в .виде

е 3

I--Y2 cLp .

где 1 двоична цифра; с р - вес 1-го разр да;

р 1,2,3... - параметр кода. Чтобы определить вес 1-го раз- р да дл различных параметров кода, необходимо решить уравнение

хР + 1 хР , (.4)

которое вл етс характеристичес- КИМ уравнением полинома (3). Отношение соседних р-чисел Фибоначчи дл больших номеров также приближаетс

Kdp .

Характерной особенностью данных кодов вл етс неоднозначность представлени цифровой информации, т.е. одному результирующему числу может ставитьс s соответствие определенное количество разных кодовых комбинаций. Дл р-кодов существует единственна минимальна форма представлени цифровой величины, т.е. после каждой значащей единицы в кодовой комбинации следует не менее Р-нулей. Переход от минимальной формы к неминимальной осуществл етс с помощью операции развертки кода, котора заключаетс в замене единицы в Р-м разр де на едини- Щ.1 в (f -l) -м и (Е ) -м разр дах. Операци свертки вл етс обратной операцией развертки. Данные опера- ции ие измен ют результирующего значени эквивалента, представл емого кодовой комбинацией, а измен т лишь форму представлени самой одовой комбинации. В этом заклюаетс неоднозначность представлени ифровой информации в данных кодах.

Устройство работает в двух реимах: в режиме поверки и в режиме непосредственного преобразовани входного кода с иррациональными основани ми в аналоговую величину. Поверка преобразовател осуществл етс на основе сравнени различных кодовых представлений, соответствующих одному и тому же значению аналоговой величины.

В режиме поверки производитс определение кодов реальных весов разр дов основного ЦАП 15, причем его разр ды дел тс на группу неточных (старших) разр дов и на группу точных ((младших) разр дов . Такой подход справедлив дл формировани весов разр дов ЦАП с одинаковой относительной погрешностью Q . В этом случае абсолютные отклонени U Qg от требуемых значений Q.p rpeS . Р- старших разр дов будут большими, а дл младших - малыми. Поэтому определение кодов реальных весов разр дов производитс только дл группы из tn старших разр дов. Значение BWt определ етс из услови

Q ЛО. п-m4i 6

где h - количество разр дов основного ДАП 15;

2168294

AQvi-m4 отклонение от требуемого значени веса -го разр да;

Q,Qp.- значение весов 1-го и Ср+2) - 5 го младших разр дов соответственно .

Например дл ЦАП, построенного на основе 1-го кода Фибоначчи (в дальнейшем все примеры будут иллюст- 10 рироватьс дл такого ДАЛ , при h 8 H6Q 10%m будет равно 2, поскольку 1,3 Q (табл.1).

Пйсле изготовлени предлагаемого 15 ДАЛ измер ютс реальные веса точных разр дов, их кодовые эквивалент ты записьшаютс в блок 9 пам ти и в дальнейшем используютс дл коррекции . Определение кодов реальных 20 весов неточных разр дов производитс в режиме поверки и осуществл - &ТСЯ последовательно от младшего из неточных разр дов к старшему. При этом вспомогательный ДАП 13 25 генерирует ступенчато нарастающий аналоговый сигнал А, число уровней которого соответствует числу неточных разр дов основного ДАП 15.

Определение реального веса каждо- 30 го неточного разр да производитс за два цикла. В первом цикле происходит преобразование J -и ступени сигнала А, поступающего на второ вход блока 14 сравнени , в кодк;| . При этом на первый вход блока 14 поступает компенсирующий аналоговый сигнал Avp , формирующийс на выходе ДАП 15.

По команде из блока 11 управлени старший разр д третьего регистра 16 устанавливаетс в единичное состо ние . На выходе ДАП 15 при этом по витс аналоговый сигнал А, равный весу старшего разр даQ . С помощью блока 14 производитс сравнение величин аналоговых сигналов AJ и А(( . Выходной сигнал Ур блока 14 удовлетвор ет условию

35

40

45

у fO, если AJ е li,

если Aj .

(6)

Если в результате сравнени V,- 1, то Н й разр д в третьем регист- ре,16 остаетс в единичном состо нии. 55 Далее происходит включение следующе- ro(h-l) -го разр да. При этом компенсирующий аналоговый сигнал А(цг станет равным сумме величин Q, и Q.n-i

tcr

Если же Y, О, Tott-й разр д в регистре 16 сбрасьшаетс в нулевое состо ние и также включаетс следуЮ щий(И-1)-й разр д,.ilpH этом А

(Зи--1 .

Далее производитс сравнение аналоговых сигналов А;, и . Преобразование осуществл етс - за ti/ эта-, пов сравнени . Величина компенсирую- щего аналогового сигнала А.ц на каждом этапе определ етс

A,,i::Ve-QK-EM

с 7)

где Vj,- выходной сигнал блока 14 на

f-м этапе; вес CH -Е + 1)-го разр да

ЦАП 15.

Причем блок 11 управлени в перво цикле выдает сигнал запрета на включение j-ro повер емого разр да. По выходным сигналам блока 14 сравнени и с помощью блоков 3-11 результат первого кодировани /)-и ступени аналогового сигнала K.J вычисл етс в блоке 5 по формуле

f- t л

I К, .,

,

J П где - двоична цифра Р -го разр - да, определ ема блоком 14; .Ng- код реального веса С-го разр да,.. хран п(ИЙс в блоке 9 пам ти.

j-f

Вычисление суммы

g-Np проС 1

исходит следующим образом.

Если блок 14 сравнени в процессе поразр дного уравновешивани выра- батьшает сигнал, оставл ющий -й разр д ДАЛ 15 включенным (Y р 1),

L

то код реального веса С-го разр да .Np переписьшаетс из блока 9 пам ти в блок 7 развертки кода, вьтолн ю- щего в данном процессе функции регистра , и суммируетс с содержимым блока 5 свертки-развертки кода (содержимое блока 5 при f 1 вл етс нулевьпч) , Операци суммировани осуществл етс следующим образом. При наличии дл каждого разр да выходного сигнала с блока 6 элементов ИЛИ- и отсутствии сигнала с блока 4 элементов И в данный разр д блока 5 свертки-развертки кода записьшает

Q

5

0

.

}

0

с единица и происходит операпи при зедени кода к минимальной форме (свертка) . Если при этом содержимое блока 7 станет нулевым, блок 8 определени знака выработает сигнал, который витс признаком окончани суммировани , иначе в блоке 5 происходит один такт развертки кода и аналогичное суммирование кодовых комбинаций, наход щихс в блоках 5 и 7„ Блок-схема алгоритма выполнени операции суммировани представлена на фиг.4. Пример вьтолнени операции суммировани приведен в табл.2. .,

После по влени признака окончани операции суммировани в обнуленный блок 7 из блока 9 пам ти переписьшаетс код реального веса сле- дуюш;его значащего (оставленного включенным по результату опроса блока 14) разр да. Операци суммирова- НИН.повтор етс дл всех значащих разр дов кода К -. . Результат образу етс в блоке 5.

Во втором цикле производитс повторное уравновешивание j-и ступени аналогового сигнала А j блоками 11 - 16, причем запрет включени j -го повер емого разр да не происходит.

Код К; второго результата уравновешивани получаетс последовательным вычитанием из кода КГ , хран щегос в блоке 5 после первого цикла реальных весов разр дов Nf , оставленных включенными в результате по- вторного кодировани .

Выполнение операции вычитани производитс путем развертки кодовых комбинаций в блоке 5 свертки-развертки кода и блоке 7 развертки кода и установки в нулевое состо ние совпадающих значащих разр дов кодов. З ка- занный процесс происходит до по влени нулевой кодовой комбинации, хот бы в одном из блоков развертки. Признаком по влени нулевой кодовой комбинации вл етс отсутствие сигналов совпадений значащих разр дов кодов, поступающих с выхода блока

4элементов И. По окончании вычита ни производитс операци суммирова ни дл переписи результатов в блок

5и приведени его к минимальной форме.

Блок-схема алгоритма выполнени операции вычитани предстанлина на

фиг ..5. Пример вьшолнени операции вычитани дл двух кодов Фибоначчи приведен в табл.3. Установка совпадающих значащих разр дов в нулевое состо ние обозначаетс .

Таким образом, код второго результата уравновешивани вычисл е eg в блоке 5 по формуле

. п(8)

K. zKU a f-Ne (8) f-i

где Лр - двоична цифра р-го разр да , определ ема блоком 14 при повторном уравновешивании.Причем , так как с целью упрощени вычислений перед началом , режима самоповерки к.одам реальных значений весов неточных разр дов присваиваетс нулевое значение (в выражении (8)Nj 0), то код будет соответствовать коду реального значени веса j-ro разр да М Kj)-

Далее код Nj переписьшаетс в блок 9 пам ти. На этом.процесс определени кода реального значени веса j -га разр да основного ЦАП 15 заканчиваетс .

Определение кодов реальных значений остальных неточных разр дов происходит аналоги но и с учетом ранее определенных кодов весов младших неточных разр дов. После определени всех Kj режим поверки заканчиваетс .

Пример определени веса 6-го разр да ЦАП при А 16 показан в табл.5. В табл.4 приведено начальное состо ние блока 9 пам ти.

Итак, код Фибоначчи реального веса 6-го разр да равен 0010101 12. Содержимое блока 9 пам ти после определени Kj приведено в табл.6.

В режиме непосредственного преобразовани входной код поступает на вход 1 устройства, посредством блоков 2,3,4,5,6,7,8,9,10,11,15 и 16 преобразуетс в аналоговую величину на выходе 17 устройства.

Преобразование осуществл етс следзтощим образом.

Входной код К через цифровой ком- муматор поступает в регистр.3, а затем в блок 5 сверткн-разв,ертки . кода и сравниваетс с кодами реаль- весов разр дов основного ЦАП 15

298

)р , поступающими из блока .9 пам ти в блок 7 развертки кода. Сравнение начинаетс , со старших разр дов и производитс путем вьшолнени опера- ции вычитани над содержимым блоков 5 и 7. Определение результата сравнени производитс анализом состо ни блока 7 блоком 8 определени знака по окончании операции вычитани ,- Если содержимое блока 7 равно нулю ( входной код К больше кода реального веса Ng) , то в регистре 16 соответствующий Р-й разр д устанавливаетс в,единичное состо ние,

разность () образоване-и

на в блоке 5 переписьшаетс в регистр 3, и в дальнейшем сравнение

происходит с этой разностью. Если содержимое блока 7 не равно нулю (код реального веса больше входного кода), то соответствующий разр д в регистре 16 включаетс и содержимое

регистра 3 не измен етс .

Процедура повтор етс дл всех кодов реальных весов, записанных в блоке 9. В результате в регистре 16 формируетс рабочий код Кр-.

Пример преобразовани входного кода К 1001010 р в рабочий код Кр показан в табл.8.

В табл.7 приведено содержимое блока 9 пам ти после окончани режима поверки.

После формировани рабочего кода K|j и поступлени его на вход основного ЦАП 15 на выходе 17 устройства по вл етс аналогова величина, значение которой соответствует входному коду.

Claims

1. Цифроаналоговый преобразова- тель.. содержащий цифровой коммутатор , первый регистр, блок развертки кода, блок пам ти, основной цифро-; аналоговый преобразователь, выход

которого вл етс выходной шиной, блок управлени , первьш выход которого подключен к управл ющему входу цифрового коммутатора, второй выход подключен к управл ющему входу первого регист а, третьи выходы подключены к соответствующим управл ющим входам блока развертки кода, четвертый выход подключен к управ9

л ющему входу блока пам ти, отличающийс тем, что, с целью повышени точности, введены блок элементов И, блок элементов ИЛИ, блок определени знака кода, блок адресации, второй и третий регистры, дополнительный дифроанало- говый преобразователь, блок сравнени , блок свертки-развертки кода, управл ющие входы которого подключены к соответствующим п тым выходам блока управлени выходы к соответствующим информационным вхо-. дам блока пам ти, первым входам блока элементов И, первьм входам блока элементов ИЛИ, первым информационным входам Цифрового коммутатора, вторые информационные входы которого вл ютс соответствзтощими входными щинами преобразовател , выходы подключены к соответствующим информационным входам первого регистра, выходы которого подключены к соответствующим первым информационным входам блока свертки-развертки кода , вторые информационные входы которого объединены с соответствующими первыми информационными входами блока развертки кода, соответст- в тощими первыми входами блока . управлени и подключены к соответствующим выходам блока элементов И, третьи информационные входы объединены с соответствующими вторыми информационными входами блока развертки кода и подключены к соответствующим выходам блока элементов ИЛИ, вторые входы которого объединены с соответствующгими вторыми входами блока элементов И, соответствующими входами блока определени знака кода и подключены к соответствующим выходам блока развертки кода, третьи информационные входы которого подключены к соответствующем выходам блока тгам ти, входы адреса которого подключены к соответствующим выходам блока адресации, управл ющие входы которого подключены к соответствующим шестым выходам блока управт лени , второй вход которого подключен к вьгходу блока определени знака кода, седьмые выходы подключены к соответствующим управл ющим входам второго регистра, выходы которого подключены к соответствующш-j входам

15

25

16829 10

дополнительного цифроанало гового преобразовател , выход которого подключен к первому входу блока сравнени , второй вход которого 5 подключен к выходу основного цифро- аналогсУвого преобразовател , выход подключен к третьему входу блока управлени , четвертьш вход которого вл етс шиной Запуск, восьмые 10 выходы подключены к соответствующик управл ющим входам третьего регистра , выходы которого- подключены к Соответствующим входам остовного цифроаналогового преобразовател ,

2. Преобразователь по п.1, о т - личающийс тем, что блок управлени вьшолнен на первом и втором регистрах, генераторе тактовых импульсов, посто нном запоминающем устройстве, входы с первого по дев тый которого подключены к соответ- ствзлощим выходам первого регистра, входы с дес того по h +9, где К - число разр дов преобразуемого кода, вл ютс первыми входами блока : управлени , вход h + 10 вл етс . вторым входом блока управлени , рход и+ 11 - третьим входом блока управлени , выходы с первого по восемнадцатый подключены к соответ- ств тощим информационным входам второго регистра, вьрсодькс дев тнад- цатого по двадцать седьмой - к соответствующим информационным входам первого регистра, первый управл ющий вход которого вл етс четвертым входом блока управлени , второй управл ющий вход подключен к пр мому выходу генератора тактовых импульсов , инверсный выход которого подключен к управл ющему входу второго регистра, первый выход которого вл етс первым выходом блока управлени , второй выход вл етс вторым выходом блока управлени , выходы с третьего по щестой вл ютс п тыми выходами блока управлени , седьмой и восьмой выходы - третьими его выходами, дев тый выход вл етс четвертым его выходом, выходы с дес того по четырнадцатый вл ютс шестыми его выходами, п тнадцатый и шестнадцатый выходы - седьмыми выходами, семнадцатый и во- семнадцатьй выходы - восьмыми выхода- ми блока .управлени ,

35

40

45

50

11

Номер разр да 87б|54|з.2|1

Требуемый вес разр да 21

13

2,1 1,3 0,8 0,5 0,3 0,2 0,10,1

N.

21 13f 81 5± 3± 2± ItII

2,1 1,3 0,8 0,5 0,3 0,2 0,10,1

неточные

5 7 5 5 7 5 7 5 5 7

010010004 001010106 01 101000

ь5

10001000 00001 000 011001104

о о 0-0 1 00 06

01101110 t11

100 1 00 1 о 00000000

10010010

1216829

12

, Таблица

3

17С

точные

-J/.

.Таблица 2

о о

0001000 1100010

о о

00 о о о о о 1101110

22

12

8

Блок 9

пам ти 0000000 0000000 0010000 0001000 0000100 0000010 0000001,

1

О О О

о о о о

1

О

0.

О

1 1

1 1 1 1

о

о 1 1

1

о о о 1 1 1 1 1

оо

1о

о1

оо

000 000 000 000 1 00 1 1 о 1 о 1

1 о о

000 000 000

00о

1 о о

11 о 1 о 1

Реальиьш

вес

разр да 22 12 8 5 32 1

Блок 9 0000000 0010101 0010000 0001000 0000100 0000010 0000001

Таблица 5

о о о о о о о о

000 000

01 о

1о о

100

1 о о 1 о о 1 о о

000 000 000 000 1 00 1 о о

1 о о 1 о о

о о 1 о

Таблица 6

Реальный

вес

разр да 22

12 8 532 1 Блок 9 10000010 00101010 00100000 00010000 00001000 000001000 00000010

5

7. 5 7 . 5 7 5 7 5 7 5 7 5 7 5 7

5

О О О О О О О О О О О О О О О О

О О

О О О

о о о о о о о о о о о о о

о о

о 1

00000

о 1

0101

о о о о

000

о о

о 1 00 1 о

о 1 о 01 о 10 о о о о

о о о о о о

000100 010010

01 00 00

00001о

о о 00 о о

о 000

о 010 о о

000 000

о 00

1 о о

Таблица 7

Таблица 8

о 1

0000

1

о 1

0101

о о о о

000

о о

о о 00 о о

о 000

о 010 о о

о 00

1 о о

о

19

121682920

Продолжение табл. 8

I

21 -

to

.

фиг. 7

Составитель В.Першиков Редактор В.Иванова Техред Т.Дубинчак Корректор А.Т ско

1004/60

Тираж 818Подписное

ВНИИПИ Государственного/комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Разшска наб., д.4/5

Фнпиал ППП Патент, г.Ужгород, ул.Проектна ,4

Фиг. 10