SU1181141A1 - Аналого-цифровой преобразователь в системе остаточных классов - Google Patents

Аналого-цифровой преобразователь в системе остаточных классов Download PDF

Info

Publication number
SU1181141A1
SU1181141A1 SU833649512A SU3649512A SU1181141A1 SU 1181141 A1 SU1181141 A1 SU 1181141A1 SU 833649512 A SU833649512 A SU 833649512A SU 3649512 A SU3649512 A SU 3649512A SU 1181141 A1 SU1181141 A1 SU 1181141A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
inputs
output
outputs
correction
Prior art date
Application number
SU833649512A
Other languages
English (en)
Inventor
Сергей Николаевич Хлевной
Original Assignee
Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября filed Critical Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября
Priority to SU833649512A priority Critical patent/SU1181141A1/ru
Application granted granted Critical
Publication of SU1181141A1 publication Critical patent/SU1181141A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ, содержащий блок определени  остатка по наибольшему основанию системы остаточных классов, вход которого  вл етс  входной шиной преобразовани  и объединён с входами п 1 аналого-цифровых пре- . образователей, где h - число осно- . ваний системы остаточных классов, выход  вл етс  выходной шиной кода остатка по наибольшему основанию и подключен к первым входам М -1 блоков коррекции, отличающийс   тем, что, с целью повышени  точности и функциональной надежности преобразовател , в него введены М -1 шифраторов, ц -1 сумматоров, первые входы которых подключены к выходам соответствующих аналогоцифровых преобразователей, вторые входы объединены и  вл ютс  шиной коррекции, выходы подключены к входам соответствующих шифраторов, выходы которых подключены к вторым входам соответствующих блоков коррекции , третьи входы которых  вл ютс  шинами кодов соответствую1цих оснований системы остаточн%1х классов , а выходы - выходными шинами кодов остатков по соответствующим основани м системы остаточных классов . 2. Преобразователь по п.1, отличающийс  тем, что каж (Л дый блок коррекции вьшолнен на блоке сравнени , регистре, сумматоре по модулю наибольшего основани , первьй вход которого  вл етс  первьм входом блока коррекции, второй вход  вл етс  вторым входом блока коррекции, выходы подключены к информационным входам регистра и 00 первому входу блока сравнени , второй вход которого  вл етс  третьим 31 входом блока коррекции, выход подключен к управл ющему входу регистра , вы:од которого  вл етс  выходом блока коррекции.

Description

1 Изобретение относитс  к автома- тике и вычислительной технике и может быть использовано дл  сопр жени  различных датчиков с вычислительными устройствами, функционирую щими в системе остаточных классов (сок), а также дл  преобразовани  мгновенного значени  аналогового си нала в цифровой код СОК в измерительных устройствах и устройствах обработки сигналов. . Цель изобретени  - повьшение точ ности и функциональной надежности преобразовател . На чертеже изображена структурна . схема аналого-цифрового преобразов тел  в СОК. Преобразователь содержит блок 1 определени  остатка по наибольшему основанию СОК, блоки 2) коррек цин, входную шину 3, шину 4 коррекции , уыходные шины ц кодов по основани м СОК, аналого-цифровые преобразователи (АЦП) 6.|-6n.i , сум маторы 7|-7ц.{ , ш1-1фраторы 8)-8„.{ , шины 9)1-9 ц. кодов оснований СОК. Блок 1 выполнен на АЦП 10 и 11, цифроаналоговом преобразователе (Аид) 12, блоке 13 вычитани . Блоки 2f,-2.,, выполнены на сумматора 14 по модулю наибольшего основани  СОК, блоках 15 сравнени , регистрах 16. Вход блока 1 объединен с входами АЦП 6, и  вл етс  входной шино 3 преобразовател , выход блока 1  вл етс  выходной шиной 5.цкода по наибольшему основанию СОК и подключ к остаткам первым входом блоков , коррекции, выходы которых  вл ютс  выходными шинами ., кодой остатков по соответствующим основани м СОК, третьи входы  вл ютс  шинами 9 -9ц-{ кодов соответствующих оснований СОК, вторые входы подключены к выходам соответствующих шифраторов ,, входы которых подключены к выходам со ответствующих сумматсфов 7, . первые входы которых подключены к выходам соответствующих АЦП а вторые входы объединены и  вл ютс  шиной 4 коррекции. Предлагаемое устройство работает следующим образом. . В исходном состо нии на шине 4 коррекции присутствует код нул . Регистры 16 наход тс  в нулевом 12 состо нии, преобразуема  величина А поступает по входной шине 3 на вход блока 1 и на его выходе получаетс  цифровой код остатка oi по наибольшему основанию СОК. Одновременно непрерывна  величина А преобразуетс  АЦП 6|-6j,., , имеющий шаг квантовани , равньй Р- . U в i -м начале. Вследствие чего на их выходах обраfN зуетс  величина р Через сумматоры 7 значение проходит на вход шифраторов 8-8 .Каждый из Шифраторов 8 преобразует величину образует величину на его входе в величину. на его выходе. На входы сумматоров 14 по модулю наибольшего основани  поступают значени  Dif и выражени  (1), а на выходе получаем « , Если с( Р|, то единица с выхода блока сравнени  разрешает переписать результат на выходе сумматора 14 в регистр 16. Если с i 5 Р; , то соответствующий регистр 16 остаетс  незаполненным. После- перезаписи в регистры 16 значений ct j которые оказываютс  истинными, по шине 4 коррекции подаетс  код 1, вследствие чего на выходе сз матора 7- имеетс  результат + 1, который преобразуетс  шифратором 8; и провер етс  на истинность в блоке 2,- коррекции. Если результат- истинный, то он записываетс  в соответствующий регистр 16;. Такш; образом, на этом шаге в регистры 16;j занесены значени  х, дл  которых -1,т.е. те, которые определены наверно на первом шаге. В третьем шаге по шине 4 коррекции поступает значение - 1. На выходах сумматоров 7 имеетс  резуль if -На этом шаге откорректированы оставшиес  значени  ошибочно определенных «. ,
На этом процесс преобразовани  прекращаетс  и результат снимаетс  по выходным шинам ,.
Таким образом, полученный цифровой эквивалент N соответствует непрерывной величине А с точностью определ емой точностью получени  Odrt .
S/r
S.it-t
 ц-1
I
Sf

Claims (2)

1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ, содержащий блок определения остатка по наибольшему основанию системы остаточных классов, вход которого является входной шиной преобразования и объединён с входами η“1 аналого-цифровых преобразователей, где И - число оснований системы остаточных классов, выход является выходной шиной кода остатка по наибольшему основанию и подключен к первым входам и -1 блоков коррекции, отличающийс я тем, что, с целью повышения точности и функциональной надежности преобразователя, в него введены η -1 шифраторов, h -1 сумматоров, первые входы которых подключены к выходам соответствующих аналогоцифровых преобразователей, вторые входы объединены и являются шиной коррекции, выходы подключены к входам соответствующих шифраторов, выходы которых подключены к вторым входам соответствующих блоков коррекции, третьи входы которых являются шинами кодов соответствующих оснований системы остаточнух классов, а выходы - выходными шинами кодов остатков по соответствующим основаниям системы остаточных классов.
2. Преобразователь по п.1, отличающийся тем, что каждый блок коррекции выполнен на блоке сравнения, регистре, сумматоре по модулю наибольшего основания, первый вход которого является первым входом блока коррекции, второй вход является вторым входом блока коррекции, выходы подключены к информационным входам регистра и первому входу блока сравнения, второй вход которого является третьим входом блока коррекции, выход подключен к управляющему входу регистра, выход которого является выходом блока коррекции.
SU833649512A 1983-10-10 1983-10-10 Аналого-цифровой преобразователь в системе остаточных классов SU1181141A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833649512A SU1181141A1 (ru) 1983-10-10 1983-10-10 Аналого-цифровой преобразователь в системе остаточных классов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833649512A SU1181141A1 (ru) 1983-10-10 1983-10-10 Аналого-цифровой преобразователь в системе остаточных классов

Publications (1)

Publication Number Publication Date
SU1181141A1 true SU1181141A1 (ru) 1985-09-23

Family

ID=21084417

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833649512A SU1181141A1 (ru) 1983-10-10 1983-10-10 Аналого-цифровой преобразователь в системе остаточных классов

Country Status (1)

Country Link
SU (1) SU1181141A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2589388C1 (ru) * 2015-01-12 2016-07-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Алиасный аналого-цифровой преобразователь

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Гитис Э.И. Преобразователи информа1щи дл электронных цифровых вычислительных устройств. - М.: Энерги , 1969, с. 122. Авторское свидетельство СССР № 379980, кл. Н 03 К 13/17, 1971. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2589388C1 (ru) * 2015-01-12 2016-07-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Алиасный аналого-цифровой преобразователь

Similar Documents

Publication Publication Date Title
US5353027A (en) Multistep analog-to-digital converter with error correction
EP0590605B1 (en) Semi-flash A/D converter and A/D converting method
US4994806A (en) Flash-successive approximation analog-to-digital converter
US3493958A (en) Bipolar analog to digital converter
SU1431694A3 (ru) Устройство дл коррекции цифрового сигнала
SU1181141A1 (ru) Аналого-цифровой преобразователь в системе остаточных классов
US5084701A (en) Digital-to-analog converter using cyclical current source switching
JPS5986328A (ja) アナログ/デジタルコンバ−タ
SU1381706A1 (ru) Конвейерный аналого-цифровой преобразователь
JPS5930343B2 (ja) アナログディジタル変換器の微分非直線性補正方式
SU1027815A1 (ru) Аналого-цифровой преобразователь
SU1513620A1 (ru) Аналого-цифровой преобразователь в код системы остаточных классов
SU1231609A1 (ru) Аналого-цифровой преобразователь
SU1179533A1 (ru) Аналого-цифровой преобразователь
JPS5928294B2 (ja) Ad変換器
SU1480128A1 (ru) Параллельно-последовательный аналого-цифровой преобразователь
SU894750A1 (ru) Устройство дл считывани графической информации
SU1372620A1 (ru) Аналого-цифровой преобразователь в системе остаточных классов
JPS62175018A (ja) Ad変換器
SU1499496A1 (ru) Аналого-цифровой преобразователь последовательного приближени
RU2017203C1 (ru) Устройство для ввода аналоговых сигналов
SU903893A1 (ru) Цифровой коррелометр
SU1656684A1 (ru) Дельта-сигма-кодер
JPS57125518A (en) D-a converter
SU687585A1 (ru) Аналого-цифровой преобразователь