KR910008523B1 - 축차비교형 아날로그/디비탈 변환기 - Google Patents

축차비교형 아날로그/디비탈 변환기 Download PDF

Info

Publication number
KR910008523B1
KR910008523B1 KR1019880017369A KR880017369A KR910008523B1 KR 910008523 B1 KR910008523 B1 KR 910008523B1 KR 1019880017369 A KR1019880017369 A KR 1019880017369A KR 880017369 A KR880017369 A KR 880017369A KR 910008523 B1 KR910008523 B1 KR 910008523B1
Authority
KR
South Korea
Prior art keywords
output
voltage
comparator
offset
converter
Prior art date
Application number
KR1019880017369A
Other languages
English (en)
Other versions
KR890011222A (ko
Inventor
요시히로 이와모토
테츠야 이다
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR890011222A publication Critical patent/KR890011222A/ko
Application granted granted Critical
Publication of KR910008523B1 publication Critical patent/KR910008523B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter

Abstract

내용 없음.

Description

축차비교형 아날로그/디비탈 변환기
제1도는 본 발명에 따른 제1축차비교형 A/D변환기의 1실시예를 도시한 블록도.
제2도는 제1도중 D/A변환기 및 옵셋보상용 아날로그멀티플렉서의 구체예를 도시한 회로구성도.
제3도는 제1도에 도시한 A/D변환기에 있어서의 옵셋오차보상동작을 설명하기 위해 도시한 도면.
제4도는 본 발명에 따른 제2축차비교형 A/D변환기의 1실시예를 도시한 블록도.
제5도는 종래의 축차비교형 A/D변환기를 도시한 블록도.
제6도는 제5도에 도시한 A/D변환기의 A/D변환동작을 설명하기 위한 도면.
제7도는 제5도에 도시한 D/A변환기의 동작을 나타내는 진리지표.
제8도는 종래의 축차비교형 A/D변환기를 도시한 블록도이다.
* 도면의 주요부분에 대한 부호 설명
1 : 입력증폭기 2, 81 : D/A/변환기
4 : 아날로그멀티플렉서 제어회로 5 : 옵셋보상용 아날로그멀티플렉서
3, 40, 50, 80 : 제어회로 51 : 디지탈/아날로그 변환기
52 : 입력증폭기 CP : 비교기
SAR : 축차비교레지스터 CSH: 샘플호울드용 용량
S1∼S3: 스위치회로
[발명의 목적 ]
[산업상의 이용분야]
본 발명은 디지털오디오기기 등에 이용되는 축차비교형 아날로그/디지털(이하 A/D라 약기한다) 변환기에 관한 것으로서, 특히 옵셋오차를 자동적으로 보상하는 옵셋보상 회로에 관한 것이다.
[종래의 기술]
축차비교형 A/D변환기는 비교방식에 따라서 전압비교방식과 전류비교방식 및 전하비교방식의 3종류로 대별되는데, 제5도는 MOSFET(절연게이트형 전계효과 트랜지스터)를 이용한 경우에 가장 일반적으로 이용되고 있는 전압비교방식에 따른 축차비교형 A/D변환기의 종래 일예의 구성을 도시한 것으로서, 이 A/D변환기를 예컨대 5비트출력용으로서 구성된 경우의 동작파형을 제6도에 도시하고 있는바, 상기 A/D변환기에 있어서, VA는 아날로그입력전압, S1은 입력절환용스위치, CP는 비교기이며, 그 이득은 GC이다. 참조부호 50은 제어회로이고, SAR은 축차비교레지스터이며, 51은 디지털/아날로그(이하 D/A라 약기한다) 변환기이다. 또한 VR은 D/A용 기준전압이고,2는 궤환용스위치이며, CSH는 샘플호울드용 용량이다.
상기 제5도의 A/D변환기를 예컨대 5비트출력용으로서 구성한 경우 설명을 간단하게 하기 위해 D/A용 기준전압(VR)을 3.1V로 하게 된다. 따라서 후술하는 바와 같이 아날로그입력전압(VA)을 0.1V스텝으로 OV≤VA≥3.1V의 범위로 변환할 수 있고, 축차비교레지스터(SAR)로부터 디지털코드출력이 가능하다. 이제 예컨데 VA=2.3V인때의 동작을 제6도를 참조하여 설명한다. 우선 제어회로(50)에서의 신호로서 스위치(S1)를 VA측에 접속시키고 스위치(2)를 온시키면, 용량 CSH에는 VA=2.3V+VCOF가 충전된다. 여기서 VCOF는 비교기(CP)가 갖는 옵셋전압이며, 이상적으로는 OV인 것이 바람직하다, 다음에 제어회로(5)로부터의 신호에 따라서 5비트의 축차비교레지스터(SAR)의 최상위비트 MSB(Most Significant Bit의 약기이다)를 "1"로 하게 된다. 즉 상기 레지스터(SAR)의 디지털코드출력은 "10000"으로 되고, 이 레지스터(SAR)의 내용은 D/A변환기(51)로 전해져서 D/A변환기(51)의 출력전압(VD)은 1.6V로 된다.
한편 상기 레지스터(SAR)의 디지털코드의 내용과 상기 출력전압(VD)의 관계는 제7도에 도시되어 있다. 다음에 제어회로(50)으로부터의 신호로 스위치(S2)를 오프시킨채로 스위치(S1)를 VD측에 접속시키게 된다. 그에 따라 비교기(CP)에 의해서 먼저 용량(CSH)에 호울드된 아날로그입력전압(VA)과 D/A변환기(51)의 출력전압(VD)을 비교하여 그 결과를 제어회로(50)에 전하게 되는데, 이 경우는 VA(=2.3V)〉VD(=1.6V)이다. 그래서 제어회로(50)는 레지스터(SAR)의 MSB를 "1"로 보유한채로 (더욱이 VA〈VD이면, 제어회로(50)에 의해서 레지스터(SAR)의 MSB는 "0"로 복귀하게 된다) MSB보다 한자리 하위에 있는 제2비트를 "1"로 하게된다. 즉 래지스터(SAR)의 디지털코드출력은 "11000"으로 되며, VD=2.4V(1.6V+0.8V)로 된다. 비교기(CP)에서 VA를 VD와 비교하면, VA〈VD로 된다. 그래서 제어회로(50)는 상기 제2비트를 "0"로 복귀시키고, 더욱이 한자리 하위의 제3비트가 "1"로 된다. 결국 래지스터(SAR)의 디지털코드출력이 "10100"으로 되어 VD=2.0V(=2.4V-0.4V)로 된다.
따라서 비교기(CP)의 비교결과는 VA〉VD로 되고, 제어회로(50)에 의해 1행하위의 제4비트가 "1"로 된다. 즉 래지스터(SAR)의 디지털코드출력이 "10110"으로 되어 VD=2.2V(=2.0V+0.2V)로 된다. 그에 따라 제어회로(50)에 의해 레지스터(SAR)의 상기 제4비트가 "1"로 유지되어 있을때는 최하위비트(LSB : Least Significant Bit의 약기이다)가 "1"로 된다. 즉, 레지스터(SAR)의 디지털코드출력은 "10111"로 되며, VD=2.3V(2.2V+0.1V)로 되고, VA=VD로 된다. 여기서 실제의 A/D변환기에서는 양자화 오차를 최소로 하기 위해 D/A변환기(51)에 -1/2LSB(이 경우에는 0.05V) 상당의 옵셋전압을 가하는 것이 일반적이다.
따라서 레지스터(SAR)의 디지털코드출력이 "10111"인 경우 VD는 2.25V(=2.3V-0.05V)으로 되며, 비교기(CP)의 비교결과는 VA〉VD로 된다. 결국 VD가 2.25V＜VA＜2.35V인때, A/D변환결과인 디지털코드출력은 "10111"로 된다.
상기한 바와 같이 종래의 전압비교방식에 따른 축차비교형 A/D변환기에 의하면, 아날로그입력전압(VA)을 디지털코드로 변환시킬 수 있다. 더욱이 상기한 설명에서는 비교기(CP)의 출력을 비교결과로서 단지 대소관계만으로 표현하고 있지만 실제 비교기(CP)의 출력전압(Vout)이 Vout=1Gc1×(VD-VA)로 되는 것은 잘 알려진 사실이다. 단, Vout의 최대출력진폭범위는 비교기(CP)에 가해지는 전워전압범위내이다.
또한 상기 A/D변환기에 있어서는 VA입력을 샘플링한 경우 이 VA입력 및 비교기(CP) 자체가 갖는 옵셋전압(VCOF)이 용량(CSH)에 충전된다. 더욱이 비교기(또는 연산증폭기)의 옵셋전압은 입력단의 차동증폭기발란스가 여러 가지 요인에 의해 불안전하게 되므로 페어성이 붕괴되고 입력신호를 제거하여도 출력에 전압이 남게 되고마는 현상이 주요한 원인으로서 나타나게 된다. 상기 용량에 충전된 전압(VA+VCOF)이 비교기(CP)의 비교기준전압으로 되며, D/A변환기(51)의 출력전압(VD)과 비교되고, 비교결과는 1Gc1×[(VD+VCOF)-(VA+VCOF)]로 표현된다. 따라서 제5도에 도시한 바와 같이 샘플호울드기능이 부가되어 있는 비교기(CP)를 사용할 경우에는 비교기(CP)자체에 옵셋전압이 있어서 샘플호울드된 전압에 옵셋전압이 포함되어 있고 비교결과로서는 옵셋전압이 제거되어 순수하게 D/A변환기 출력전압(VD)과 아날로그입력전압(VA)과의 비교결과가 얻어지게 되므로 A/D변환기의 오차중 하나인 옵셋오차는 발생하지 않는다.
그런데 A/D변환기로 입력되는 아날로그입력전압진폭은 A/D변환기의 변환범위(상기예에서는 0∼3.1V)에 대해서 충분한 진폭이 되지 않는 경우가 많으며, 이와 같은 경우는 A/D변환기의 분해능이 충분하지 않게 된다. 그래서 제5도중에 점선으로 도시한 바와 같이 아날로그입력측에 입력증폭기(52; 연산증폭기를 이용한 것)를 삽입하여 아날로그입력전압 진폭을 증폭하여 A/D변환기의 분해능이 충분하도록 하는 수법이 잘 이용된다. 그러나 이와 같이 아날로그입력을 입력증폭기(52)에 의해서 증폭시킨 경우는 상기한 비교기(CP)와 마찬가지로 입력증폭기(52)의 입출력 사이에 옵셋전압(AOF)이 발생하게 된다. 따라서 이 경우 입력증폭기(52)의 이득(GA)이 1로서 상기한 아날로그 입력전압(VA)과 등가이어도 비교기(CP)의 비교결과는 1GC1×[(VD+VCOF)-[1GA1×(VA+VAOF)+VCOF)]력증폭기(52)의 옵셋전압이 그때까지 남게되어 D/A변환기 출력전압과 아날로그입력전압(VA)의 순수한 비교결과가 얻어지지 않고 큰 옵셋오차가 발생하고 만다고 하는 문제점이 있었다.
한편 A/D변환기의 비교기로서 샘플호울드기능을 갖지 않는 것에 종래의 축차비교형 A/D변환기는 예컨데 제8도에 도시한 바와 같이 구성되어 있다. 제8도에 있어서 S1은 아날로그입력전압(VA)를 샘플링하기 위한 스위치, CSH는 상기 스위치(S1)에 의해 샘플링된 입력전압을 호울드하는 용량, CP는 상기 용량에 호울드된 전압과 D/A변환기(81)의 출력전압(VD)을 전압비교하는 비교기이다. 또한 참조부호 80은 제어회로이고, SAR은 축차비교형레지스터이며, VR은 D/A변환용기준전압이다.
상기 제8도의 A/D변환기에 있어서는 제어회로(80)에 의해 스위치(S1)를 소정의 샘플링펄스기간 만큼 온시켜 아날로그입력전압(VA)을 샘플링함과 더불어 접지전위를 기준으로 하여 호울드하게 된다. 이 호울드전압과 D/A변환기출력전압(VD)과의 전압을 비교하여 비교결과에 따라서 제어회로(80)에 의해 레지스터(SAR)이 디지털코드출력의 각 비트를 상기한 것과 마찬가지로 축차제어함으로써 디지털코드출력을 결정하게 된다.
따라서 상기 제8도의 A/D변환기에 있어서는 비교기(CP)의 입출력사이에 옵셋전압이 있는 경우에는 정확한 비교결과가 얻어지지 않고 큰 옵셋전압오차가 발생하고 만다고 하는 문제가 있었다.
[발명이 해결하고자 하는 문제점]
본 발명은 상기한 바와 같이 비교기의 입출력사이 또는 아날로그 입력측에 삽입된 입력증폭기의 입출력사이에 옵셋전압이 발생한 경우에 A/D변환출력에 큰 옵셋전압오차가 발생하고마는 문제점을 해결하고자 발명된 것으로서, 상기 옵셋전압이 발생한 경우에도 자동적으로 보상할 수 있어 옵셋오차가 대단히 작은 축차비교형 아날로그/디지탈 변환기를 제공함에 그 목적이 있다.
[발명의 구성]
[문제점을 해결하기 위한 수단]
본 발명에 따른 제1축차비교형 A/D변환기는 아날로그입력측에 설치된 입력증폭기의 출력전압 또는 D/A변환기의 출력전압을 제1스위치회로에 의해 선택해서 비교기의 한쪽 입력단에 입력시키고, 이 비교기의 다른쪽 입력단에 샘플호울드용 용량을 접속시킴과 더블어 그 출력단과의 사이에 제2스위치회로를 접속시키며, 이 비교기의 비교결과에 따라서 축차비교레지스터의 디지털코드출력을 제어하여 이 축차비교레지스터의 출력을 상기 D/A변환기로 입력하는 축차비교형 A/D변환기에 있어서, 아날로그입력전압 또는 옵셋보상용 기준업을 선택해서 상기 입력증폭기에 입력하는 제3스위치회로와, 옵셋보상용전압을 출력하는 옵셋보상용 아날로그멀티플렉서, 상기 옵셋보상용 출력전압을 상기 입력증폭기의 입력에 아날로그적으로 가산하는 가산수단, 상기 비교기의 비교결과에 따라서 상기 아날로그멀티플렉서의 출력전압을 변화시키는 아날로그멀티플렉서 제어회로, A/D변환사이클의 N(≥1)회마다 또는 부정기적으로 제3스위치회로에 의해 상기 옵셋보상용 기준전압을 선택함과 더불어 제1스위치회로에 의해 입력증폭기출력전압을 선택하고, 이 입력증폭기출력전압과 소정의 D/A변환기 출력전압을 비교하여 이 비교결과에 따라서 옵셋보상용 출력전압으로 입력증폭기의 옵셋전압이 제거되도록 제어하는 옵셋보상사이클의 실행제어를 하는 제어수단을 구비하고 있는 것을 특징으로 하게 된다.
본 발명에 따른 제2축차비교형 A/D변환기는 아날로그입력전압을 선택하는 제1스위치회로와, 이 스위치회로의 선택출력이 일단쪽으로 주어지게 되는 샘플호울드용 용량, 상기 제1스위치회로의 출력 또는 상기 용량의 하단쪽에 접속된 옵셋보상용 아날로그멀티플렉서 출력전압을 선택하는 제2스위치회로, 이 제2스위치회로의 선택출력과 상기 D/A변환기의 출력전압을 비교하는 비교기, 옵셋보상용 전압을 출력하는 옵셋보상용 아날로그멀티플렉서, 상기 비교기의 비교결과에 따라서 디지탈코드출력이 제어되고 이 출력을 상기 D/A변환기로 입력하는 축차비교 레지스터, 상기 비교기의 비교결과에 따라서 상기 아날로그멀티플렉서의 출력전압을 변화시키는 아날로그멀티플렉서제어회로, A/D변환사이클의 N(≥1)회마다 또는 부정기적으로 제2스위치회로에 의해 상기 옵셋보상용 아날로그멀티플렉서의 출력을 선택하고, 상기 D/A변환기의 출력전압을 비교기로 비교하여 이때의 비교기의 비교결과에 따라서 상기 옵셋보상용 출력전압으로 비교기의 옵셋전압이 없도록 제어하는 옵셋보상사이클의 실행제어를 하는 제어수단을 구비하고 있는 것을 특징으로 한다.
[작용]
제1축차비교형 A/D변환기에 있어서는 임의의 옵셋보상시간(옵셋보상사이클)을 정해 이 옵셋보상싸이클에서 입력증폭기의 입력측 제3스위치회로에 의해 옵셋보상용 기준전압(VOFR)을 선택하여 입력증폭기의 출력(VA')을 제1스위치회로에 의해 선택함과 더불어 제2스위치회로를 온시킴으로써 샘플호울드용 용량에 1GA1×(VOFDn-VOFR+VAOF)+VCOF의 전위가 충전된다. 다음에 상기 충전된 전위와 D/A변환기의 출력전압(VD)이 비교되는데, 여기서 1GA1는 입력증폭기의 이득, VOFDn(n은 변수로서 주어지게 된다.)은 아날로그멀티플렉서의 출력, VCOF는 비교기의 입출력사이 옵셋전압이며, 이때의 VD가 1GA1×(VOFDO-VOFR)로 되도록 D/A변환기를 제어하게 되고, VOFDO는 정수로서 최소 VOFDn〈VOFDO/1GA1〈최대 VOFDn으로 주어지게 된다. 그래서 상기 비교에 의한 비교결과 1Gcl×[(1GA1×(VOFDO-VOFR)+VCOF]-[1GA1×VOFDn-VOFR+VAOF)+VCOF)]에 의해서 상기 아날로그멀티플렉서를 제어하여 상기 VOFDn을 변화시키는 동작을 하게 된다. 따라서 입력증폭기의 옵셋전압을 자동적으로 보상하고 옵셋오차가 대단히 작은 축차비교형 A/D변환기를 실현할 수 있다.
제2축차형 A/D변환기에 있어서도 임의의 옵셋보상사이클로 제2스위치회로에 의해 옵셋보상용 아날로그멀티플렉서출력을 선택하고, 이 출력과 미리 설정된 D/A변환기 출력전압을 비교하여 이 비교결과에 따라서 상기 아날로그멀티플렉서의 출력전압이 비교기의 옵셋전압을 제거하도록 제어하게 된다. 그에따라 다음 A/D변환사이클인 때에 상기 아날로그멀티플렉서의 출력전압을 기준으로 하여 아날로그입력전압을 샘플링함으로써 등가적으로 비교기의 옵셋전압을 자동적으로 보상할 수 있다.
[실시예]
이하 도면을 참조하여 본 발명의 일실시예를 상세하게 설명한다.
제1도에는 반도체집적회로화된 전압비교방식의 축차비교형 A/D변환기가 도시되어 있는바, VA는 아날로그 입력전압, VOFR은 옵셋보상용기준전압이며, S3은 상기 VA전압 또는OFR전압을 선택하는 제3스위치회로, 1은 제3스위치회로의 선택출력이 입력되는 이득 1GA1의 입력증폭기 (예컨데 연산증폭기), S1은 이 입력증폭기의 출력전압(VA′) 또는 D/A변환기(2)의 출력전압(VD)을 선택하는 제1스위치회로, CP는 이득 1GC1의 비교기로서 예컨대 연산증폭기이며, 그 비반전입력단자(+)에 상기 제1스위치회로(S1)의 선택출력이 입력되고, 그 반전입력단(-)과 접지단과의 사이에 샘플호울드용(CSH) 이 접속되어 있고, 그 출력단과 반전입력단(-)의 사이에 제2스위치회로(S2)가 접속되어 있다. 참조부호 3은 상기 비교기(CP)의 비교출력을 받아서 후술하는 축차비교레지스터(SAR) 등을 제어하며, A/D변환동작과 옵셋오차보상동작에 따라서 상기 각 스위치회로(S3,S1,S2)를 제어하는 제어회로이다.
상기 레지스터(SAR)의 출력(디지털코드출력)은 A/D변환출력으로 됨과 더불어 상기 D/A변환기(2)로 입력된다. 이 D/A변환기(2)에는 D/A용 기준전압(VR), 옵셋용기준전압(-VOFR)도 입력된다. 더욱이 본 실시예에서는 상기 제어회로(3)에 의해 제어되는 옵셋보상용 아날로그멀티플렉서 제어회로(4), 이 멀티플렉서제어회로(4)에 의해 제어되는 옵셋보상용 아날로그멀티플렉서(5)를 구비하여 이 멀티플렉서(5)의 선택출력이 상기 입력증폭기(1)에 입력되어 아날로그적으로 증폭되도록 예컨대 저항결합에 의해 상기 입력증폭기(1)에 바이어스로서 주어지게 된다.
또한 제2도에는 상기 D/A변환기(2)용 아날로그멀티플렉서(2')와 상기 옵셋보상용 아날로그멀티플렉서(5), 이들에 공통의 전원으로 되는 저항분압회로(6)의 구체예가 도시되어 있는데, 상기 옵셋보상용 아날로그멀티플렉서(5)는 후술하는 옵셋전압오차보상동작때에 임의의 옵셋전압보상범위(허용범위) 및 임의의 옵셋전압오차보산분해능에 대응해서 설치되어 있으며, 그 출력전압(VOFD)으로서 본 예에서는 옵셋전압보상범위(-0.03V∼+0.08V)내를 10mV 스탭으로 16스탭의 변환이 가능하게 되어 있고, 4비트의 분해능을 갖는다.
상기 A/D변환기에 있어서는 통상의 A/D변환사이클의 N(≥1)회바다 또는 부정기적으로 옵셋전압보상시간 (옵셋전압사이클을 설정해두고, A/D변환동작시에는 제3스위치회로(S3)에 의해 VA입력을 선택하여 입력증폭기(1)에 멀티플렉서(5)로부터 적류바이어스를 걸어주고, A/D변환동작은 상기 제5도 내지 제7도를 참조해서 전술한 종래예의 동작과 마찬가지이므로 그 설명을 생략한다.
다음에 상기 옵셋전압보상기간에 있어서의 옵셋오차보상동작에 관해서 제3도을 참조해서 설명한다. 옵셋오차보상동작 때에 초기설정으로서, A/D변환기(2)의 출력전압(VD)을 OV로 설정하고 상기 VOFD의 초기설정값으로 상기 VD와 마찬가지로 OV로 되도록 설정하게 된다. 더욱이 옵셋전압보상용기준전압(VOFR)은 입력증폭기(1)가 갖은 옵셋전압을 검출해서 보상하기 위한 기준으로 되는 것으로서 OV로 된다. 그래서 옵셋전압보상싸이클 0∼1인때에는 제어회로(3)에서의 제어신호에 의해 제3스위치회로(S3)는 VOFR전압을 선택하고, 제1스위치회로(S1)는 입력증폭기(1)의 출력전압(VA′)을 선택하여 제2스위치회로(S2)는 온으로 된다. 그에따라 입력증폭기(1)의 이득 1GA1=1로 된 경우의 상기 출력전압(VA′)은 VOFR전압과 VOFD전압을 아날로그적으로 가산한 값인 OV로 되는 것이 이상적이지만, 통상은 입력증폭기(1)의 옵셋전압이 존재하므로 여컨데 25mV의 입력환산 옵셋전압을 포함한 것이 출력된다. 따라서 용량(CSH)에는 상기 (VA′)전압=0.025V(이 경우는 비교기(CP)의 입력환산옵셋전압에 관해세는 생략해서 설명한다)이 충전된다.
다음에 제2스위치회로(S2)를 오프하고, 제1스위치회로(S1)에 의해 D/A변환기(2)의 출력전압(VD)을 선택하게 된다. 그에따라 비교기(CP)에서 상기 VD전압(초기값은 OV)과 상기 용량(CSH)에 샘플호울드 되어있는 VA'전압(0.025V)과 비교되어 비교결과 "0"가 제어회로(3)로 전해지게 됨과 더불어 이 제어회로(3)에서 상기 아날로그멀티플렉서제어회로(4)로 전해지게 된다. 그에따라 아날로그멀티플렉서 제어회로(4)에서 발생하는 제어신호에 의해서 아날로그멀티플렉서(5)의 출력전압(VOFD)이 10mV 낮아지게 되도록 제어된다. (OV-0.01V=-0.01V)로 된다. 더구나 상기 비교결과가 "1"인 경우는 아날로그멀티플렉서(5)의 출력전압이 VOFD가 10mV 높게 되도록 제어된다(OV+0.01V=0.01V). 이와 같은 동작이 이루어지므로 입력증폭기(1)에 발생한 입력환산 옵셋전압에 따르고, 그것과는 역극성전압측으로 아날로그멀티플렉서(5)의 출력전압(VOFD)을 변화시킴으로써 입력환산 옵셋전압을 자동적으로 보상할 수 있다.
더구나 상기 D/A변환기(2)는 A/D변환동작시에만 사용되지 않고 상기 옵셋전압오차보상동작시에도 사용되고 있다.
상기한 바와 같은 A/D변환기에 의하면, 아날로그입력측에 입력증폭기가 부가되어 있는 경우에 있어서도 외부회로를 일체 필요로하지 않으므로 자동적으로 입력증폭기의 입력환산 옵셋전압을 보상할 수 있다. 정확하게는 축차비교형 A/D변환기계통 전체를 이용해서 옵셋전압보상을 행하므로 A/D변환기계 전체에서 발생하는 옵셋전압을 보상할 수 있다. 따라서 옵셋 전압오차가 대단히 작은 A/D변환기를 실현할 수 있고, 다음과 같은 각종 이점이 얻어지게 된다.
(1) 외부회로를 필요로 하지 않으므로 집적회로화가 유리하다.
(2) 입력 증폭기로서 반전, 비반전, 감산 등 각종 증폭기를 이용한 경우에도 폭넓게 대응할 수 있다.
(3) D/A변환기를 A/D변환동작, 옵셋보상동작에 겸용으로 사용하고 있으므로 옵셋보상전용 D/A변환기를 필요로하지 않으므로 부가회로는 옵셋보상용 아날로그멀티플렉서 및 그 제어회로등을 대단히 소규모로 할 수 있다.
(4) 옵셋보상전압범위 및 옵셋보상분해능은 아날로그 멀티플렉서의 구성과 제어에 의해서 임의의 값으로 아주 간단하게 설정할 수 있다.
(5) 발생한 옵셋전압을 보상하므로 부가회로 등에 의해 옵셋보상을 실시한 경우에 문제로 되는 옵셋보상의 순서변동이나 온도변동등의 문제도 없다.
(6) 통상의 A/D변환싸이클의 사이에 옵셋보상싸이클이 추가되므로 본래의 A/D변환시간이 대폭으로 늦어지지는 않는다.
(7) 아날로그멀티플렉서 제어회로는 디지털적으로 간단하게 실현할 수 있다. 예컨데 레지스터를 이용한 어드레스카운터를 이용한 경우는 레지스터의 내용을 독출하기 용이하여 옵셋전압의 값을 아는것도 가능하다.
더욱이 상기 실시예에서는 옵셋보상용 아날로그멀티플렉서의 제어를 1LSB마다 이루졌지만 이에 한전되지 않고, 정지, 1LSB, 2LSB 등과 같이 임의로 제어할 수 있다. 또한 회로규모가 증가하여도 지장없는 경우는 D/A변환기와 축차비교레지스터등과 같은 A/D변환동작과 옵셋보상동작을 겸용하고 있는 회로를 각 동작별로 형성시켜도 상기 실시예와 거의 동일한 효과가 얻어지는 것은 말할 필요도 없다.
제4도는 샘플호울드기능을 갖고 있지 않는 비교기(CP)를 사용한 축차비교형 A/D변환기를 도시한 것으로서, S1은 아날로그입력전압(VA) 또는 D/A변환기(2)의 출력전압(VD)을 선택하는 제1스위치회로이고, CSH는 이 제1스위치회로(S1)의 선택출력이 일단쪽에 공급되는 샘플호울드용량이다. 그리고 S2는 제1스위치회로의 출력 또는 상기 용량의 하단쪽에 접속된 옵셋전압보상용 아날로그멀티플렉서 출력전압을 선택하는 제2스위치회로이고, 그 선택출력은 비교기(CP)의 반전입력단(-)에 접속되어 있다. 또한 참조부호 4는 상기 아날로그멀티플렉서(5)를 제어하는 옵셋전압보상용 아날로그멀티플렉서제어회로이며, VR은 상기 D/A변환기(2)로 공급되는 D/A변환용기준전압이고, 이 D/A변환기(2)의 출력전압(VD)은 비교기(CP)의 비반전입력단(+)으로 공급되고 있다. 또 참조부호 40은 상기 각 스위치회로(S2,S1)를 제어함과 더불어 상기 비교기(CP)의 비교결과에 따라서 축차비교형 레지스터(SAR)의 출력 및 상기 아날로그멀티플렉서제어회로(4)를 제어하는 제어회로이고, 이 축차비교레지스터(SAR)의 출력은 상기 D/A변환기(2)로 입력된다.
상기 A/D변환기에 있어서는 A/D변환싸이클의 N(≥1)회마다 또는 부정기적으로 옵셋전압보상싸이클이 설정되어 있다. 그래서 이 옵셋보상싸이클에서 제1스위치회로(S1)를 오프로 함과 더불어 제2스위치회로를 옵셋전압보상용 아날로그멀티플렉서 출력측에 선택되도록 함으로써 미리 설정된 D/A변환기 출력전압(VD)을 비교기(CP)에 의해 비교하고, 이 비교결과에 따라서 제어회로(40)와 아날로그멀티플렉서제어회로(4)를 통해서 아날로그멀티플렉서출력전압(VOFD)을 변화시킴으로써 비교기(CP)의 옵셋전압을 검출할 수 있다.
이 경우 아날로그멀티플렉서출력전압(VOFD)은 비교기(CP)의 입출력사이에 발생하는 옵셋전압과는 역극성의 전압을 출력하게 된다. 다음에 A/D변환싸이클인때 제1스위치회로(S1)에 의해 VA입력을 선택하고, VA입력을 상기한 바와 같이 출력된 아날로그멀티플렉서 출력전압을 기준으로 해서 샘플호울드 되므로 비교기(CP)의 옵셋전압이 제거된 값을 샘플링호울드하게 된다. 이중 제2스위치회로(S2)를 제1스위치회로(S1) 출력측 선택상태로 하고, 이때의 비교기(CP)의 비교결과에 따라서 축차비교레지스터(SAR)의 내용을 제어함으로써 A/D변환을 할 수 있다.
상기한 바와 같은 제4도의 A/D변환기에 있어서도 제1도를 참조해서 전술한 A/D변환기와 마찬가지인 여러 가지 효과가 얻어지게 된다.
[발명의 효과]
상기한 바와 같이 본 발명에 따른 축차비교형 A/D변환기에 의하면, 아날로그입력측에 입력증폭기를 삽입한 경우 입력증폭기에 옵셋전압이 발생하거나 또는 A/D변환용 비교기의 입출력사이에 옵셋전압이 발생한 경우에도 옵셋전압을 자동적으로 보상할 수 있어 옵셋오차를 매우 작게할 수 있다. 따라서 A/D변환기는 디지털오이오분야·각종계측·제어분야 음성의 PCM(펄스코드변조)통신등 넓은 분야에 응용하기 적당하다.

Claims (2)

  1. 입력증폭기(1)와, 이 입력증폭기의 출력전압 또는 D/A변환기(2)의 출력전압을 선택하는 제1스위치회로(S1), 이 제1스위치회로(S1)의 선택출력이 한쪽의 입력단으로 입력되는 비교기(CP), 이 비교기(CP)의 하단과 접지단사이에 접속된 샘플호울드용 용량(CSH), 상기 비교기(CP)의 타단의 입력단과 출력단과의 사이에 접속된 제2스위치회로(S2), 상기 비교기(CP)의 비교결과에 따라서 디지털코드출력을 제어하여 이 출력을 상기 D/A변환기로 입력시키는 축차비교레지스터, 상기 비교기(CP)의 비교결과에 따라서 옵셋보상용 출력전압을 제어하는 옵셋보상용 아날로그멀티플렉서(5), 이 아날로그멀티플렉서(5)의 출력(VOFD)을 상기 입력증폭기(1)의 입력에 아날로그적으로 가산하는 수단, 아날로그입력전압 또는 옵셋보상용 기준전압을 선택해서 상기 입력증폭기(1)에 입력하는 제3스위치회로(S3) 및 A/D변환싸이클의 N(≥1)회마다 또는 부정기적으로 상기 제3스위치회로(S3)에 의해 옵셋보상용 기준전압을 선택함과 더불어 제1스위치회로(S1)에 의해 입력증폭기(1)의 출력전압을 선택하고, 이 입력증폭기(1)의 출력전압과 소정의 D/A변환기 출력전압을 비교기(CP)로서 비교하며, 이 비교결과에 따라서 옵셋보상용 출력전압이 입력증폭기(1)의 옵셋전압을 제거하도록 제어하는 옵셋보상싸이클의 실행을 제어하는 제어수단을 구비하고 있는 것을 특징으로 하는 축차비교형 아날로그/디지털변환기.
  2. 아날로그입력전압을 선택하는 제1스위치회로(S1)와, 이 제1스위치회로의 선택출력이 일단측으로 공급되는 샘플호울드용량(CSH), 상기 제1스위치회로(S1)의 출력 또는 상기 용량(CSH)의 타단측에 접속된 옵셋보상용아날로그멀티플렉서(5)의 출력전압을 선택하는 제2스위치회로(S2), 이 제2스위치회로(S2)의 선택출력과 D/A변환기(2)의 출력전압을 비교하는 비교기(CP), 이 비교기(CP)의 비교결과에 따라서 디지털코드출력을 제어하여 이 출력을 상기 D/A변환기(2)로 입력하는 축차비교레지스터(SAR), 상기 비교기(CP)의 비교결과에 따라서 옵셋보상용 출력전압이 제어되는 옵셋보상용아날로그멀티플렉서(5), A/D변환싸이클의 N(≥1)회마다 또는 부정기적으로 상기 제2의 스위치회로(S2)에 의해 상기 옵셋보상용 아날로그멀티플렉서(5)의 출력을 선택하고, 상기 D/A변환기(2)의 출력전압을 비교기(CP)로 비교하며, 이 비교기(CP)의 비교결과에 따라서 상기 옵셋보상용출력전압이 비교기(CP)의 옵셋전압을 제거하도록 제어하는 옵셋보상싸이클의 실행을 제어하는 제어수단(40)을 구비한 것을 특징으로 하는 축차비교형 아날로그/디지털변환기.
KR1019880017369A 1987-12-23 1988-12-23 축차비교형 아날로그/디비탈 변환기 KR910008523B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-325682 1987-12-23
JP62325682A JPH01166620A (ja) 1987-12-23 1987-12-23 逐次比較型アナログ・デジタル変換器

Publications (2)

Publication Number Publication Date
KR890011222A KR890011222A (ko) 1989-08-14
KR910008523B1 true KR910008523B1 (ko) 1991-10-18

Family

ID=18179539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880017369A KR910008523B1 (ko) 1987-12-23 1988-12-23 축차비교형 아날로그/디비탈 변환기

Country Status (3)

Country Link
US (1) US4983969A (ko)
JP (1) JPH01166620A (ko)
KR (1) KR910008523B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101311021B1 (ko) * 2012-02-17 2013-09-24 고려대학교 산학협력단 축차 비교형 아날로그 디지털 변환기 및 변환 방법
KR101341027B1 (ko) * 2010-12-13 2013-12-13 엘지디스플레이 주식회사 디지털/아날로그 변환기의 기준 전압 제어 장치 및 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5570091A (en) * 1993-09-21 1996-10-29 Yamaha Corporation Analog-to-digital converter
US5589832A (en) * 1994-12-02 1996-12-31 Lucent Technologies Inc. Low noise non-sampled successive approximation
US5543795A (en) * 1995-06-02 1996-08-06 Intermedics, Inc. Hybrid analog-to-digital convertor for low power applications, such as use in an implantable medical device
KR100340073B1 (ko) * 1998-12-30 2002-07-18 박종섭 연속적접근방식아날로그-디지털변환기
DE10004996C2 (de) * 2000-02-04 2002-09-26 Infineon Technologies Ag Vorrichtung und Verfahren zur Selbstkalibrierung von Faltungs-Analog/Digitalwandlern
US6608582B2 (en) * 2001-06-29 2003-08-19 Intel Corporation A/D conversion using a variable offset comparator
US6617926B2 (en) * 2001-06-29 2003-09-09 Intel Corporation Tail current node equalization for a variable offset amplifier
JP3839027B2 (ja) * 2004-04-09 2006-11-01 Ｎｅｃエレクトロニクス株式会社 Ａｄ変換器
JP4682750B2 (ja) 2005-08-22 2011-05-11 ソニー株式会社 Ｄａ変換装置
EP1936810A1 (en) * 2006-12-22 2008-06-25 Austriamicrosystems AG Method for analog-to-digital conversion and analog-to-digital converter
US8068047B2 (en) * 2010-01-14 2011-11-29 Advantest Corporation A-D convert apparatus and control method
JP5732335B2 (ja) * 2011-07-08 2015-06-10 新日本無線株式会社 逐次比較型ａｄ変換方法および装置
CN114326515A (zh) * 2021-12-30 2022-04-12 西人马(西安)测控科技有限公司 基于fpga的同步采集方法、系统、设备及可读存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5516702B2 (ko) * 1972-06-02 1980-05-06
US4228423A (en) * 1977-12-30 1980-10-14 The United States Of America As Represented By The Secretary Of The Air Force Offset correction apparatus for a successive approximation A/D converter
JPS5856524A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 較正機能付きａ／ｄ変換器
JPS58191523A (ja) * 1982-05-04 1983-11-08 Mitsubishi Electric Corp ドリフト補正装置
US4609906A (en) * 1983-08-26 1986-09-02 Rockwell International Corporation Digital-to-analog/analog-to-digital dual mode circuit
JPS6087525A (ja) * 1983-10-20 1985-05-17 Yamatake Honeywell Co Ltd アナログ・デイジタル変換回路
EP0164747A2 (en) * 1984-06-13 1985-12-18 Tektronix, Inc. Successive approximation adc with variable frequency clock
US4799041A (en) * 1986-10-06 1989-01-17 Applied Automation, Inc. Recirculating analog to digital converter with auto-calibrating feature

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101341027B1 (ko) * 2010-12-13 2013-12-13 엘지디스플레이 주식회사 디지털/아날로그 변환기의 기준 전압 제어 장치 및 방법
KR101311021B1 (ko) * 2012-02-17 2013-09-24 고려대학교 산학협력단 축차 비교형 아날로그 디지털 변환기 및 변환 방법

Also Published As

Publication number Publication date
JPH01166620A (ja) 1989-06-30
US4983969A (en) 1991-01-08
KR890011222A (ko) 1989-08-14

Similar Documents

Publication Publication Date Title
KR910008523B1 (ko) 축차비교형 아날로그/디비탈 변환기
US5172019A (en) Bootstrapped FET sampling switch
US4764753A (en) Analog to digital converter
KR0140757B1 (ko) 공통 모우드 저지 성능이 증가된 전하 재분배 a/d 변화기 및 a/d 변환 방법
US6437608B1 (en) Sample-and-hold circuit and A/D converter
US7268624B2 (en) Differential amplifier offset voltage minimization independently from common mode voltage adjustment
EP0849883B1 (en) Analog-to-digital converter
JP4152676B2 (ja) 差動電圧測定装置、半導体試験装置
US7081785B2 (en) Comparing circuit and offset compensating apparatus
JPS59132231A (ja) アナログ−デイジタル変換器
US4119960A (en) Method and apparatus for sampling and holding an analog input voltage which eliminates offset voltage error
US5867054A (en) Current sensing circuit
US7042373B2 (en) Error measuring method for digitally self-calibrating pipeline ADC and apparatus thereof
KR940002137B1 (ko) 온도변화에 의존하는 출력변화를 보상하는 회로를 갖는 d/a변환기.
US7714264B2 (en) Semiconductor integrated circuit device
US5760616A (en) Current copiers with improved accuracy
US5841383A (en) Current mode track and hold circuit
US4694277A (en) A/D converter
US6906658B2 (en) Reducing droop in a reference signal provided to ADCs
US5646515A (en) Ratioed reference voltage generation using self-correcting capacitor ratio and voltage coefficient error
US11855651B2 (en) Discrete-time offset correction circuit embedded in a residue amplifier in a pipelined analog-to-digital converter (ADC)
US20050038846A1 (en) Substraction circuit with a dummy digital to analog converter
US11316528B2 (en) PWM DAC with improved linearity and insensitivity to switch resistance
JP3987230B2 (ja) Ａ／ｄコンバータ
KR20000072961A (ko) 전류 세그먼트형 디지털-아날로그 변환기

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 18

EXPY Expiration of term