JPS5856524A - 較正機能付きａ／ｄ変換器 - Google Patents
較正機能付きａ／ｄ変換器Info
- Publication number
- JPS5856524A JPS5856524A JP15515981A JP15515981A JPS5856524A JP S5856524 A JPS5856524 A JP S5856524A JP 15515981 A JP15515981 A JP 15515981A JP 15515981 A JP15515981 A JP 15515981A JP S5856524 A JPS5856524 A JP S5856524A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- conversion circuit
- analog
- output
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発＃ＪＦｉＡ／／Ｔ）変換器に係シ、特に内部で発生
する誤差を較正するようにした較正機能付き人沖変換器
罠関する。
する誤差を較正するようにした較正機能付き人沖変換器
罠関する。
一般にＡ／ｂ変換器においては、非直層性誤差、量子化
誤差が変換誤差として存在するもので、この変換誤差な
低減するための有効な対策が必要とてれている。
誤差が変換誤差として存在するもので、この変換誤差な
低減するための有効な対策が必要とてれている。
本発明は上記の事情に鑑みてなされたもので、高精度の
Ｄ／Ａ変換回路および誤差増幅回路管設けると共に、こ
れらを選択使用するための切換スイッチ回路を備えるこ
とによって、較正時において最初はＡ／Ｄ変換誤差を求
め、次にこの誤差を較正し得るようにし、〜巾変換の分
解能および精度を向上し得る較正機能付Ｉ Ａ／を変換
器を提供するものである。
Ｄ／Ａ変換回路および誤差増幅回路管設けると共に、こ
れらを選択使用するための切換スイッチ回路を備えるこ
とによって、較正時において最初はＡ／Ｄ変換誤差を求
め、次にこの誤差を較正し得るようにし、〜巾変換の分
解能および精度を向上し得る較正機能付Ｉ Ａ／を変換
器を提供するものである。
以下、図面全参照して本発明の一笑施例を詳細に説明す
る。
る。
第１図において、１１＃ｉアナログ入力が導かれる入力
端子、Ｓｌはこの入力端子１１の入力の経路全切換える
第１のスイッチ、１２はこのスイッチＳ、によシ選択さ
ｆｉたアナログ入力が一万人力となるＰ誤差増幅器、Ｉ
Ｊはこの誤差増幅器１２の出力またｉｉ前記第１のスイ
ッチＳ１によシ選択されたアナログ入力が導かれる較正
対象となるｎビットのめ変換回路、１４は上記め変換回
路１３の出力を処理（記憶、演算等）すると共にスイッ
チｓｉ、ｓ、を制御する制御演算回路、１５はこの演算
回路１４の出力をＤ／Ａ変換するｎビットのＤ／Ａ変換
回路、Ｓ、はこの変換回路１５の出力（アナログ基準電
圧）を前記誤差増幅器Ｉ２の他方人力として導きもしく
は開放端子へ導くように切換選択する第２のスイッチ、
１６ｉｉ出力端子である。
端子、Ｓｌはこの入力端子１１の入力の経路全切換える
第１のスイッチ、１２はこのスイッチＳ、によシ選択さ
ｆｉたアナログ入力が一万人力となるＰ誤差増幅器、Ｉ
Ｊはこの誤差増幅器１２の出力またｉｉ前記第１のスイ
ッチＳ１によシ選択されたアナログ入力が導かれる較正
対象となるｎビットのめ変換回路、１４は上記め変換回
路１３の出力を処理（記憶、演算等）すると共にスイッ
チｓｉ、ｓ、を制御する制御演算回路、１５はこの演算
回路１４の出力をＤ／Ａ変換するｎビットのＤ／Ａ変換
回路、Ｓ、はこの変換回路１５の出力（アナログ基準電
圧）を前記誤差増幅器Ｉ２の他方人力として導きもしく
は開放端子へ導くように切換選択する第２のスイッチ、
１６ｉｉ出力端子である。
なお、前記の変換回路１３は、その変換形式は積分型、
逐次比較型、並列型のいずれであってもよく、分解能が
Ｎビット、非直線性誤差（精度）が士、 ＬＳＢである
とする。これに対してＤ／Ａ変換回路１５は、分解能が
Ｍビット、非に縁性誤差（１度）が±２ ＬＳ Ｂでお
るとする。また、制御演算回路１４は、演算機能および
記憶機能を持つものである。
逐次比較型、並列型のいずれであってもよく、分解能が
Ｎビット、非直線性誤差（精度）が士、 ＬＳＢである
とする。これに対してＤ／Ａ変換回路１５は、分解能が
Ｍビット、非に縁性誤差（１度）が±２ ＬＳ Ｂでお
るとする。また、制御演算回路１４は、演算機能および
記憶機能を持つものである。
次に、第１図の動作をＩ９明する―
（］）較正動作
（、） 先ず、入力端子１１に導かれているアナログ
入力をスイッチＳｌによシ直接にＡゆ変換回路１３に導
く。この変換回路１３の出力（デジタル値Ｎ）には誤差
が含まれるが、これはＡ／ｌ）変換回路内でのアナロー
ブ入力量を計量するに不可欠なアナログ基準値ＡＲＩＦ
ｊの誤差と見做すことができる。そして・制御演算回路
１４により上記デジタル値Ｎを記憶すると共に上位桁と
してＤμ変換回路１５へ導き、ここで変換出力として前
記ＡＲＩＦ１よりも高精度のアナログ基準値Ａｌ１１Ｆ
２を得る。なお、このときスイッチＳ！は開放状態にし
ておく。
入力をスイッチＳｌによシ直接にＡゆ変換回路１３に導
く。この変換回路１３の出力（デジタル値Ｎ）には誤差
が含まれるが、これはＡ／ｌ）変換回路内でのアナロー
ブ入力量を計量するに不可欠なアナログ基準値ＡＲＩＦ
ｊの誤差と見做すことができる。そして・制御演算回路
１４により上記デジタル値Ｎを記憶すると共に上位桁と
してＤμ変換回路１５へ導き、ここで変換出力として前
記ＡＲＩＦ１よりも高精度のアナログ基準値Ａｌ１１Ｆ
２を得る。なお、このときスイッチＳ！は開放状態にし
ておく。
（ｂ） 次にスイッチ８１ａ８ｚによりアナログ入力
およびＤ／Ａ変換回路１５の出力を誤差増幅器１２に導
いて誤差を増幅し、その出力ｔＡ／ｌ）変換回路ＩＪに
よシ再度Ａ／ｉ）変換してデジタル値Ｍｔ得る。そして
、制御演算回に導く。これによって、Ｄ／Ａ変換回路１
５はＡ／ｌ） ｉ換回路１３０基準値Ａ□２．全較正し
たことになる。
およびＤ／Ａ変換回路１５の出力を誤差増幅器１２に導
いて誤差を増幅し、その出力ｔＡ／ｌ）変換回路ＩＪに
よシ再度Ａ／ｉ）変換してデジタル値Ｍｔ得る。そして
、制御演算回に導く。これによって、Ｄ／Ａ変換回路１
５はＡ／ｌ） ｉ換回路１３０基準値Ａ□２．全較正し
たことになる。
次に、ｗ、１図のＡ／ｂｇｌ換器における較正の基本的
な考え万の概要な述べる。較正に際してＦｉ２回の入力
部Ｎ１を行うものとする。第１回目の卯のｎでは、入力
端子１１のアナログ入力′ｆ：［接に〜Φ変換回路１３
に導く。このＡ７Ｄ変換回路１３でψ変換する際、出力
デジタル値に誤差が含まれるが、それはＡ／ｂｙＫ換回
路内でのアナログ入力量を計量するのに不可欠なアナロ
グ基準値の誤差と見做すことができる。そこで、Ａ／Ｄ
変換回路１３の内部のアナログ基準値Ａｔ−基準にして
に換さ凰冨ｒ１ れたデジタル値（第１回目の印加による出力）な・Ａ／
ｌ）変換回路１３よりも高精度のジヘ変換回路１５によ
シアナログ変換し、前記Ａ□２．より高精度のアナログ
基準値Ａ□２□を得る。第２回目の入力印加では、上記
のように得られたアナログ基準値Ａ□Ｆ２およびアナロ
グ入力を誤差増幅器１２に導いて入力補正管行諭１この
補正された入力をＡＡ変換回路１３によシＡ／ｂ変換を
行なう。
な考え万の概要な述べる。較正に際してＦｉ２回の入力
部Ｎ１を行うものとする。第１回目の卯のｎでは、入力
端子１１のアナログ入力′ｆ：［接に〜Φ変換回路１３
に導く。このＡ７Ｄ変換回路１３でψ変換する際、出力
デジタル値に誤差が含まれるが、それはＡ／ｂｙＫ換回
路内でのアナログ入力量を計量するのに不可欠なアナロ
グ基準値の誤差と見做すことができる。そこで、Ａ／Ｄ
変換回路１３の内部のアナログ基準値Ａｔ−基準にして
に換さ凰冨ｒ１ れたデジタル値（第１回目の印加による出力）な・Ａ／
ｌ）変換回路１３よりも高精度のジヘ変換回路１５によ
シアナログ変換し、前記Ａ□２．より高精度のアナログ
基準値Ａ□２□を得る。第２回目の入力印加では、上記
のように得られたアナログ基準値Ａ□Ｆ２およびアナロ
グ入力を誤差増幅器１２に導いて入力補正管行諭１この
補正された入力をＡＡ変換回路１３によシＡ／ｂ変換を
行なう。
上述したことを以下詳述する。第１回目の入力部７ＸＪ
を行なう際、スイッチＳ１の設足によｐアナログ入力部
Ａ／ｌ） ｉ換回路１３に入れる。ここで、変換され
たデジタル出力値Ｎは制御演算回路１４に読み込まれる
が、この値Ｎに士−Ｎ ＬＳＨの誤差が含まれていると
、第２図に示すアナログ軸から見て固定値であるにずの
アナログ入力Ａｉｎが見掛は上Ａ点４−＋Ｂ点間にばら
つくように見え、あ几かもアナログ人力値Ａｉｎが誤差
を含んでいるかの如くなる。
を行なう際、スイッチＳ１の設足によｐアナログ入力部
Ａ／ｌ） ｉ換回路１３に入れる。ここで、変換され
たデジタル出力値Ｎは制御演算回路１４に読み込まれる
が、この値Ｎに士−Ｎ ＬＳＨの誤差が含まれていると
、第２図に示すアナログ軸から見て固定値であるにずの
アナログ入力Ａｉｎが見掛は上Ａ点４−＋Ｂ点間にばら
つくように見え、あ几かもアナログ人力値Ａｉｎが誤差
を含んでいるかの如くなる。
ところが、Ａｉｍは実際にはアナログ基準値に対する相
対値であることから、Ａｉｎが固足値會とらずＡ点−Ｂ
点間をばらつくように見えるのはｓ Ａｉｄの正確な位
置含知る上で基準となるアナログ入力Ａｉｎからデジタ
ル値ＮＫ変換する際、アナログ基準電圧に誤差を含む（
つまシ基準電圧が正確彦値に足まっていない）と見做す
ことができる。
対値であることから、Ａｉｎが固足値會とらずＡ点−Ｂ
点間をばらつくように見えるのはｓ Ａｉｄの正確な位
置含知る上で基準となるアナログ入力Ａｉｎからデジタ
ル値ＮＫ変換する際、アナログ基準電圧に誤差を含む（
つまシ基準電圧が正確彦値に足まっていない）と見做す
ことができる。
例えばデジタル出力値Ｎに対するアナログ基準電圧の誤
差が１０”である場合、つまプ量子化誤差管除いたＡ／
Ｉ） ｉ換回路１３の誤差ｔ−＠０”とするとき、アナ
ログ基準電圧の値をＮ１（Ｖ）とすれば、 Ｎｓ ＝ Ａｉｎ ＋ ｂ ・・・（１）となる
。
差が１０”である場合、つまプ量子化誤差管除いたＡ／
Ｉ） ｉ換回路１３の誤差ｔ−＠０”とするとき、アナ
ログ基準電圧の値をＮ１（Ｖ）とすれば、 Ｎｓ ＝ Ａｉｎ ＋ ｂ ・・・（１）となる
。
ところで１アナログ基準電圧に第３図の様にＮ、（Ｖ）
に対してデジタル値で−−ＬＬＳＢ以下の誤差があった
とき、アナログ基準電圧にそれ相当分の誤差が含まれて
いるのと等価であり、その時の誤差を含んだアナログ基
準電圧ｔ’ Ｎ ｓ（ト）とすｔば、 Ｎ ｓ □ Ａ１ 、 ＋ ＠
、、、 （２ンが成９立つ。
に対してデジタル値で−−ＬＬＳＢ以下の誤差があった
とき、アナログ基準電圧にそれ相当分の誤差が含まれて
いるのと等価であり、その時の誤差を含んだアナログ基
準電圧ｔ’ Ｎ ｓ（ト）とすｔば、 Ｎ ｓ □ Ａ１ 、 ＋ ＠
、、、 （２ンが成９立つ。
誤差ΔＡｉｎは動式（１） ＊ （２）よシΔＡｉｎ
”Ｎｔ Ｎｓ ＝ ｂ −ａとなる・ 例えば８ビツトの変換回路でｖｌ、、＝５．１２Ｖ、非
直線性誤差士−！−ＬＳＢのものなら、アナログ基準電
圧の誤差は ΔＡｉｎｍａｘ＝ ｌｂ ａｌ＝４ ０ｍＶであり
・ ａ會すに限）なく近づけ、−１Ｉ−１まａ で近づけると、 となり・ １６ビ、ト相当のψ変換回路の精度となる。
”Ｎｔ Ｎｓ ＝ ｂ −ａとなる・ 例えば８ビツトの変換回路でｖｌ、、＝５．１２Ｖ、非
直線性誤差士−！−ＬＳＢのものなら、アナログ基準電
圧の誤差は ΔＡｉｎｍａｘ＝ ｌｂ ａｌ＝４ ０ｍＶであり
・ ａ會すに限）なく近づけ、−１Ｉ−１まａ で近づけると、 となり・ １６ビ、ト相当のψ変換回路の精度となる。
従って、ΔＡｉｎの値管出来るだけ小宴くするためにけ
、つまヤＡｉｎｔ−真値に近い値として促えるためには
、第４図に示すようにＮｘ（Ｖ）’ｔＮｘ（Ｖ）へでき
るだけ近づければよい、すなわち、い変換回路１５から
よシ高精度のアナログ基準電圧な発生させればよい。
、つまヤＡｉｎｔ−真値に近い値として促えるためには
、第４図に示すようにＮｘ（Ｖ）’ｔＮｘ（Ｖ）へでき
るだけ近づければよい、すなわち、い変換回路１５から
よシ高精度のアナログ基準電圧な発生させればよい。
つｔｂ、正確なアナログ基準電圧Ｎ（Ｖ）ｋ発生させれ
ば、Ｎ（Ｖ）からの絶対値としてＡｉｎの値を正確に読
みとることができる。そのために、０Ｉ換回路１３から
の出力デジタル値Ｎを制御演算回路１４を通じて高精度
のＤ／Ａ変換回路１５に与えて高精度のアナログ基準電
圧を発生させ、それを基準としてＡｉｎとの差を読むこ
とによシ正確なＡｉｎの値な知ることができる。
ば、Ｎ（Ｖ）からの絶対値としてＡｉｎの値を正確に読
みとることができる。そのために、０Ｉ換回路１３から
の出力デジタル値Ｎを制御演算回路１４を通じて高精度
のＤ／Ａ変換回路１５に与えて高精度のアナログ基準電
圧を発生させ、それを基準としてＡｉｎとの差を読むこ
とによシ正確なＡｉｎの値な知ることができる。
本発明での精度は、上記Ｄ／Ａ変換回路１５の精度によ
り決定されるため、例えば精度ｔ２ｎビ、ト並みとする
ためには、Ｄ／Ａ変換回路１５ ｆ ２ ｎピ、トの精
度のものとしなければならない。なお、分解能は精度と
無関係に２＋ａ ｅ 、）となるが、ｎピ、ト相当以上
でなければ実用的でない。
り決定されるため、例えば精度ｔ２ｎビ、ト並みとする
ためには、Ｄ／Ａ変換回路１５ ｆ ２ ｎピ、トの精
度のものとしなければならない。なお、分解能は精度と
無関係に２＋ａ ｅ 、）となるが、ｎピ、ト相当以上
でなければ実用的でない。
Ｄ／Ａ変換回路１５から出力されたアナログ基準電圧Ｎ
（Ｖ）とＡｉｎとの差は、第１回目の入力印加のときに
Ａ／１）変換回路１３を通し友時のデジタル値ＮのＩＬ
ＳＢＫ相当するアナログ誉の範囲にある。それは、Ａ／
ｂ変換回路１３内のアナログ基準電圧に誤差を含んでお
り、その基準値を基にに換されたデジタル値がＮという
ことは、アナログ入力値Ａ１ｎが（Ｎ−１）十”〜（Ｎ
＋１）＋−Ｌに相当する２ アナログ軸上にあるということである。例えば８ビ、）
Ａ／ｌ） Ｋ換回路のアナログ基準電圧ｖＮＥＷが５
．１２ＶＴ：れば、誤差は２０ｍＶ以内にある。従って
、アナログ基準電圧の誤差が２０ ｍＶ／２５６ ”＝
ｉ ７’ ＢｉｔＶ以内であれば、＃！１回目の入力卯
の日時のＩ ＬＳＢである２０ｍＶ（（更に２”（＝２
５６）分割しても、２０ｍＶに対する精度はＩＬＳＢに
７８μＶ）以下にとどめることができる。
（Ｖ）とＡｉｎとの差は、第１回目の入力印加のときに
Ａ／１）変換回路１３を通し友時のデジタル値ＮのＩＬ
ＳＢＫ相当するアナログ誉の範囲にある。それは、Ａ／
ｂ変換回路１３内のアナログ基準電圧に誤差を含んでお
り、その基準値を基にに換されたデジタル値がＮという
ことは、アナログ入力値Ａ１ｎが（Ｎ−１）十”〜（Ｎ
＋１）＋−Ｌに相当する２ アナログ軸上にあるということである。例えば８ビ、）
Ａ／ｌ） Ｋ換回路のアナログ基準電圧ｖＮＥＷが５
．１２ＶＴ：れば、誤差は２０ｍＶ以内にある。従って
、アナログ基準電圧の誤差が２０ ｍＶ／２５６ ”＝
ｉ ７’ ＢｉｔＶ以内であれば、＃！１回目の入力卯
の日時のＩ ＬＳＢである２０ｍＶ（（更に２”（＝２
５６）分割しても、２０ｍＶに対する精度はＩＬＳＢに
７８μＶ）以下にとどめることができる。
２０ｔｈＶ ｆ ２” （＝ ２５６ ）分割するため
に、第２回目の入力印加を行ない、再度Ａ／Ｄ変換回路
１３ｆ通すのであるが、そのためにはい変換回路１３が
Ｖ□、＝５．１２ＶであるからＩ変換回路１５より出力
されたアナログ基準電圧とＡｉｎとの差を２５６倍（＝
２ｓ倍）増幅する必要がめる。
に、第２回目の入力印加を行ない、再度Ａ／Ｄ変換回路
１３ｆ通すのであるが、そのためにはい変換回路１３が
Ｖ□、＝５．１２ＶであるからＩ変換回路１５より出力
されたアナログ基準電圧とＡｉｎとの差を２５６倍（＝
２ｓ倍）増幅する必要がめる。
以上説明し九ように１ＶＤ変換回路１３への第１回目の
入力印加で上位データを、第２回目の入力印加で下位デ
ータを得ることができる。
入力印加で上位データを、第２回目の入力印加で下位デ
ータを得ることができる。
次に上記説明を一層詳細に説明する。先ず、アナログｔ
Ａｉｎｔ〜勺変換回路１３に入力する。このＡ７′ＤＫ
換回路１３のデジタル出力値をＮとすると、アナログ入
力の真値は第２図のＡ〜Ｂ間にあシ、 Ａｌｎ（１）・・・（Ｎ−１）＋１−ＮＡｉｎ （２）
−Ｎ −Ｎ ＋ １Ａｉｎ（３）・Ｎ＋１
〜（Ｎ＋１）＋−ｚのいずれか（但しこの場合、φ
変換１回路１３の誤差は士Ｔ ＬＳＢとする）の範囲に
ある。
Ａｉｎｔ〜勺変換回路１３に入力する。このＡ７′ＤＫ
換回路１３のデジタル出力値をＮとすると、アナログ入
力の真値は第２図のＡ〜Ｂ間にあシ、 Ａｌｎ（１）・・・（Ｎ−１）＋１−ＮＡｉｎ （２）
−Ｎ −Ｎ ＋ １Ａｉｎ（３）・Ｎ＋１
〜（Ｎ＋１）＋−ｚのいずれか（但しこの場合、φ
変換１回路１３の誤差は士Ｔ ＬＳＢとする）の範囲に
ある。
そして、制御演算回路１４から出力され次デジタル値（
Ｎ−１）は、２ｎビ、トで非直線性誤差が士−Ｌ Ｌ８
Ｂ以下の高精度のＤ／Ａ変換変 換路１５でアナログ変換される。
Ｎ−１）は、２ｎビ、トで非直線性誤差が士−Ｌ Ｌ８
Ｂ以下の高精度のＤ／Ａ変換変 換路１５でアナログ変換される。
次に、このアナログ変換出力およびアナログ入力管誤差
増幅回路１２に入力して両者の差をとり、これｆ ２
ｎ倍増幅したアナログ値を再度Ａ／Ｄ変換回路１３に入
力し、そのデジタル値出力Ｍを制御演算回路１４で読み
取る。
増幅回路１２に入力して両者の差をとり、これｆ ２
ｎ倍増幅したアナログ値を再度Ａ／Ｄ変換回路１３に入
力し、そのデジタル値出力Ｍを制御演算回路１４で読み
取る。
このとき、アナログ入力Ａｉｎが前述したＡｉｎ（１）
の範囲にあるとき、デジタル値は（Ｎ−１）ｘ２ ＋
Ｍ十− となる。ここで、０≦Ｍ（２”である。これに対して、
上記場合にアナログ入力Ａｉｎが前述したＡｉｎ（２）
もしくはＡｓｎ（３）にあるときにはオーバーフローす
る。つまり、制御演算回路１４への出力が２ｎ以上とな
軌演算回路１４でそれを検出すると共にデジタル量Ｎ含
出力し、上記同様に制御演算回路１４でデジタル値Ｍを
読みとる。この場合、Ａｌユ（２）であればそのデジタ
ルｉｔは Ｎ＋２ｎ＋Ｍ±− となｊ）、Ａｔｎ（３）であればオーツぐ一フローする
友め（Ｎ＋１）ｙ：出力し、 （Ｎ＋１）Ｘ２”＋ＭｆニーＨ をデジタル量とする。
の範囲にあるとき、デジタル値は（Ｎ−１）ｘ２ ＋
Ｍ十− となる。ここで、０≦Ｍ（２”である。これに対して、
上記場合にアナログ入力Ａｉｎが前述したＡｉｎ（２）
もしくはＡｓｎ（３）にあるときにはオーバーフローす
る。つまり、制御演算回路１４への出力が２ｎ以上とな
軌演算回路１４でそれを検出すると共にデジタル量Ｎ含
出力し、上記同様に制御演算回路１４でデジタル値Ｍを
読みとる。この場合、Ａｌユ（２）であればそのデジタ
ルｉｔは Ｎ＋２ｎ＋Ｍ±− となｊ）、Ａｔｎ（３）であればオーツぐ一フローする
友め（Ｎ＋１）ｙ：出力し、 （Ｎ＋１）Ｘ２”＋ＭｆニーＨ をデジタル量とする。
以上のような動作に−より、２ｎ分解能・？×１０ｏｓ
ｎ度のい変換回路を、２ 分解鉱−−−１−Ｘ１００チ
精度のφ変換回路と同２ｎ ×２ｎ 価のＡ、４） ｆ換回路として使用できる。
ｎ度のい変換回路を、２ 分解鉱−−−１−Ｘ１００チ
精度のφ変換回路と同２ｎ ×２ｎ 価のＡ、４） ｆ換回路として使用できる。
なお、上述したような較正機能付きＡ／ｂ変換器におい
ては、Ｄ／Ａ変換回路１５が基準電圧源となるので、Ｄ
／Ａｆ換回路全回路するラダー抵抗および電圧変換回路
の精度で）ｖ’ＤＫ換器全体のｎ度が決足される。その
ため・電圧変換回路の精度は１／２ ×１００ｃＩＩの
精度が要求される。なお、第１回目のＤ／Ａ変換回路１
５における電圧変換回路としては、制御演算回路１４の
出方レベルがローのとき■１□電位（接地）？ラダー抵
抗に出力し、前記出力レベルがノ１イのとｔ！ｖＤＤ電
位をラダー抵抗に出力する必要がある。
ては、Ｄ／Ａ変換回路１５が基準電圧源となるので、Ｄ
／Ａｆ換回路全回路するラダー抵抗および電圧変換回路
の精度で）ｖ’ＤＫ換器全体のｎ度が決足される。その
ため・電圧変換回路の精度は１／２ ×１００ｃＩＩの
精度が要求される。なお、第１回目のＤ／Ａ変換回路１
５における電圧変換回路としては、制御演算回路１４の
出方レベルがローのとき■１□電位（接地）？ラダー抵
抗に出力し、前記出力レベルがノ１イのとｔ！ｖＤＤ電
位をラダー抵抗に出力する必要がある。
本発明は上述したように、φ変換の分解能および精［１
向上し得る較正機能付きＡ／ｌ）変換湯管提供できる。
向上し得る較正機能付きＡ／ｌ）変換湯管提供できる。
第１図は本発明の較正機能付きＡ／ＩＩ変換器の一実施
例を示すプロ、り図、１ｇ２図乃至第４図ｉｌｔ第１図
の動作を説明するために示す図である。 ５ＩＩＳ！・・・スイッチ、１２・・・誤差増幅回路、
ＩＳ・・・Ａ／ｌ） ｉ換回路、１４・・・制御演算回
路、１５・・すＡ変換回路。 出願人代理人 弁理士 鈴 江 武 彦第２図 第３図 一ア入σグ（
例を示すプロ、り図、１ｇ２図乃至第４図ｉｌｔ第１図
の動作を説明するために示す図である。 ５ＩＩＳ！・・・スイッチ、１２・・・誤差増幅回路、
ＩＳ・・・Ａ／ｌ） ｉ換回路、１４・・・制御演算回
路、１５・・すＡ変換回路。 出願人代理人 弁理士 鈴 江 武 彦第２図 第３図 一ア入σグ（
Claims (1)
- アナログ入力の供給先を切換選択する島ｌのスイッチと
、この第１のスイッチにより選択てれたアナログ入力が
導かれるＡ／ｌ）変換回路と、とのい変換回路の出力を
処理する制御演算回路と、この制御演算回路の出力が導
かれ前記Ａ／Ｄ変換回路よシも高精度の恥変換回路と、
このＤ／Ａ変換回路の田方を切換選択する第２の切換ス
イッチと、この第２の切換スイッチにより選択された出
力と前記第１の切換スイッチによ）選択されたアナログ
入力とが導かれ、この内入力の差を増幅してその増幅出
力が前記Ａ／Ｄ変換回路に導かれる誤差増幅回路とを具
備することを％徴とする較正機能付きφ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15515981A JPS5856524A (ja) | 1981-09-30 | 1981-09-30 | 較正機能付きａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15515981A JPS5856524A (ja) | 1981-09-30 | 1981-09-30 | 較正機能付きａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856524A true JPS5856524A (ja) | 1983-04-04 |
Family
ID=15599809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15515981A Pending JPS5856524A (ja) | 1981-09-30 | 1981-09-30 | 較正機能付きａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856524A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193837U (ja) * | 1987-12-11 | 1989-06-20 | ||
| JPH01166620A (ja) * | 1987-12-23 | 1989-06-30 | Toshiba Corp | 逐次比較型アナログ・デジタル変換器 |
-
1981
- 1981-09-30 JP JP15515981A patent/JPS5856524A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193837U (ja) * | 1987-12-11 | 1989-06-20 | ||
| JPH01166620A (ja) * | 1987-12-23 | 1989-06-30 | Toshiba Corp | 逐次比較型アナログ・デジタル変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7825837B1 (en) | Background calibration method for analog-to-digital converters | |
| JP5090190B2 (ja) | アナログ量をデジタル化するための方法、前記方法を実装するデジタル化装置、及びそのような装置を統合する電磁放射線検出器 | |
| US8330631B2 (en) | Background calibration method for fixed gain amplifiers | |
| US9438261B2 (en) | Capacitance-to-digital converter and method for providing a digital output signal | |
| JP2001527648A (ja) | 温度変化によるセンサの非線形オフセットおよび感度変化の精度補償のためのシステムおよび方法 | |
| US4315254A (en) | Self-compensating A-D converter | |
| US6222471B1 (en) | Digital self-calibration scheme for a pipelined A/D converter | |
| JPS61129532A (ja) | ロ−ドセル秤 | |
| JPS5873231A (ja) | Ａｄ変換装置 | |
| KR930003499B1 (ko) | 센서 장치 및 센서 신호 처리 방법 | |
| Lopez-Martin et al. | Sensor signal linearization techniques: A comparative analysis | |
| JPS5856524A (ja) | 較正機能付きａ／ｄ変換器 | |
| US20150333762A1 (en) | Method For Linearization Of The Output Of An Analog-To-Digital Converter And Measuring Instruments Using Such Method | |
| CN117420359A (zh) | 一种全动态范围高精度阻值测量结构及其测量方法 | |
| JPS5912619A (ja) | アナログ・デイジタル変換器の自動補正方法 | |
| JP2863758B2 (ja) | 入力オフセット電圧補正装置 | |
| Balestrieri et al. | DAC static parameter specifications–some critical notes | |
| JPS5863227A (ja) | デイジタル・アナログ変換回路 | |
| KR100213941B1 (ko) | 디지탈방식 열전쌍 신호변환기 증폭에러 보정방법 | |
| JPS60212030A (ja) | デジタル・アナログ変換回路 | |
| SU1560990A1 (ru) | Цифровой термометр | |
| RU1817244C (ru) | Цифроаналоговый преобразователь | |
| CN115361018A (zh) | 一种adc校正电路 | |
| JPS59126320A (ja) | アナログ・デイジタル変換器 | |
| JPS59212023A (ja) | Ａｄ変換器 |