KR100265607B1 - 저전력 메모리 장치 - Google Patents

저전력 메모리 장치 Download PDF

Info

Publication number
KR100265607B1
KR100265607B1 KR1019970077388A KR19970077388A KR100265607B1 KR 100265607 B1 KR100265607 B1 KR 100265607B1 KR 1019970077388 A KR1019970077388 A KR 1019970077388A KR 19970077388 A KR19970077388 A KR 19970077388A KR 100265607 B1 KR100265607 B1 KR 100265607B1
Authority
KR
South Korea
Prior art keywords
signal
high voltage
voltage detector
dram
input
Prior art date
Application number
KR1019970077388A
Other languages
English (en)
Other versions
KR19990057337A (ko
Inventor
김정필
김용기
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970077388A priority Critical patent/KR100265607B1/ko
Publication of KR19990057337A publication Critical patent/KR19990057337A/ko
Application granted granted Critical
Publication of KR100265607B1 publication Critical patent/KR100265607B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Abstract

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 디램의 동작중 장시간 대기상태를 유지할 때 셀프 리프레쉬라는 동작 방식으로 리프레쉬를 진행하면서 최소한의 전력 소비로 데이터를 유지하며, 상기 셀프 리프레쉬 기간동안 내장된 일부 전원장치마저 동작을 억제함으로서, 보다 저전력에 기여할 수 있도록, 반도체 메모리 소자인 디램에 있어서, 셀프 리프레쉬 신호의 입력에 응답하여 셀프 리프레쉬 동작 모드에서 정지상태에 진입하며, 대기상태 모드에서 동작하는 제 1 고전압 감지기(10)와 ; 상기 제 1 고전압 감지기(10)의 신호를 입력으로 갖는 고전압 발생기(20) ; 대기상태 모드에서 정지상태이며, 활성화 상태 모드에서 동작하여 셀프 리프레쉬 동작 모드중 실제로 리프레쉬를 진행하는 동작 구간동안 동작 상태를 갖는 제 2 고전압 감지기(30) ; 및 상기 제 2 고전압 감지기(30)의 신호를 입력으로 갖는 제 2 고전압 발생기(40)를 포함하여 구비한, 저전력 메모리 장치에 관한 것이다.

Description

저전력 메모리 장치
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 디램의 동작중 장시간 대기상태를 유지할 때 셀프 리프레쉬라는 동작 방식으로 리프레쉬를 진행하면서 최소한의 전력 소비로 데이터를 유지하며, 상기 셀프 리프레쉬 기간동안 내장된 일부 전원장치마저 동작을 억제함으로서, 보다 저전력에 기여할 수 있도록 한, 저전력 메모리 장치에 관한 것이다.
일반적으로, 디램은 가장 대표적인 반도체 메모리 소자로서, 현재 저가 피시로부터 고성능 서버급 웍스테이션에 이르기까지, 가장 싼값으로 적절한 성능을 얻기위한 컴퓨터의 주메모리 소자로서 널리 사용되고 있다.
디램은 그 셀을 구성하는 단위가 하나의 커패시터와 하나의 트랜지스터로 구비되며, 그 단순한 구조가 소형화 및 고집적화가 가능하며, 비트(Bit) 당 단가(Cost)가 가장 저렴하여 동시대의 모든 메모리 제품을 통털어, 가장 우수한 경쟁력을 보이는 제품군이다.
디램의 메모리적 배열은 복수개의 워드선과 복수개의 비트라인 쌍으로 정의된다.
즉, 워드선의 배열을 로오(Row)라고 부르며, 비트라인 쌍의 배열을 칼럼(Column)이라고 부른다.
따라서, 디램의 메모리 용량은 복수개의 로오와 복수개의 칼럼의 곱으로 정해지며, 각각의 단일한 로오와 각각의 단일한 칼럼을 지정하기 위하여 특별한 어드레스 코드가 필요하다.
해당 어드레스 코드들은 로오 어드레스와 칼럼 어드레스라는 이름으로 제공되며, 특히 디램은 이들 어드레스가 동일한 포트로 시간차를 두면서 칩에 제공되는 것을 특징으로 한다.
이러한 특성을 어드레스 멀티플렉싱이라고 한다. 따라서 디램은 그 용량을 지정할 수 있는 어드레스핀이 본래 필요한 양보다 절반이면 족하다.
상기 구비을 가진 디램을 동작시키기 위해서 몇 개의 명령핀이 필요하다.
로오 어드레스의 입력을 주관하고 특별히 칩 선택 역할을 수행하는 라스(#RAS)핀, 칼럼 어드레스의 입력을 주관하고 특별히 데이터 입출력을 주관하는 카스(#CAS)핀, 그리고 읽기 쓰기 동작을 지정하는 플래그 역할을 수행하는 라이트 인에이블(#WE)핀이 디램 명령핀의 주력이다.
그러나, 상기와 같은 구비을 가진 디램의 약점은 셀에 저장한 데이터를 정기적으로 재충전하지 않으면 저장 데이터를 상실하기 때문에, 리프레쉬라는 동작구성을 필수적으로 구비한다.
따라서, 디램 칩을 오랫동안 액세스(Access) 하지 않고 대기상태에 있다 하더라도, 어떤 형태이든 리프레쉬 동작이 필수적으로 필요하다.
디램의 대표적 리프레쉬 방식은 시비알(CBR)리프레쉬 혹은 오토 리프레쉬이다.
이런 리프레쉬 방법은 메모리 컨트롤러에서 직접 명령을 집행하기 때문에, 그 해당 명령을 입력받기 위한 수단인 명령 버퍼들이 동작 대기 상태에 놓인다.
이로 인하여, 이들 버퍼에서 소모하는 전류는 디램의 전체적인 소비 전력에 영향을 준다.
따라서, 디램은 이러한 약점에서 유래되는 소비 전력을 절감하기 위해 셀프 리프레쉬라는 동작 방식을 고안했다.
셀프 리프레쉬 방식이란 셀프 리프레쉬라는 특별한 명령을 인가하면, 디램칩은 명령을 입력받기 위한 수단인 대부분의 버퍼들을 오프시키고, 리프레쉬 명령을 칩 내부에서 스스로 만들어낸다.
이러한 셀프 리프레쉬는 저전력 디램 제품에 필수적인 요소이며, 셀프 리프레쉬 기간동안은 디램 내부 구성 요소들중 불요불급한 성분들은 모두 오프 상태로 돌입 시키는 것이 설계의 기본이다.
본 발명을 이해함에 있어 또하나의 전제 지식이 필요하다.
디램의 셀 구비과 그 셀에 저장된 데이터를 읽고 쓰기위한 동작 방식에 있어 고전압을 사용한다는 사실이다.
디램의 셀은 한 개의 엔모스 트랜지스터와 한 개의 캐패시터로 구성되어 있다.
한 개의 트랜지스터는 디램의 셀 어레이에서 워드선을 의미한다.
그런데, 엔모스(NMOS) 워드선 트랜지스터를 구동할 때 야기되는 전압 강하(Vt Drop) 현상은, 셀 데이터를 읽고 쓰는데 장애로 작용한다.
즉, 전원전압(VCC)으로 구동되는 워드선은 " VCC-Vt "의 레벨로 접근되기 때문에 셀 데이터는 완전한 값으로 읽혀지지 않는다.
따라서, 디램은 워드선을 액티브하는 전위를 특별히 만들어 사용하는데, 이것을 고전압 VPP 라고 부르며, 이런 VPP 를 만드는 방법과 운용 방식은 다음과 같다.
도 1 에서 일반적인 고전압 장치 운용 방식을 표현하고 있다.
도면에 의하면, 고전압 장치는 두 개의 유형이 있다.
그 하나는 대기중에 동작하는 고전압 감지기(1, 3)와 고전압 발생기(2, 4)이다.
여기서, 대기중이라 함은 라스(RAS)가 프리차지되어 칩내부에 어떠한 워드선도 활성화되어 있지 않은 상태를 말한다.
도 2 의 회로도를 보면 전형적인 대기상태 동작모드용 제 1 고전압 감지기(1)의 형태를 보여준다.
엔모스 트랜지스터(MN1, MN2)로 구비된 전류 미러(Current Mirror) 회로는 정확하게 양변에 같은 전류값을 흘린다.
회로의 한쪽에 저항(R1)과 짝을 이룬 고전압(VPP) 노드가 있고, 그 반대편 노드에는 구동전원(VCC)과 연결된 저항(R2) 쌍을 발견할 수 있다.
고전압(VPP)이 상승하면 전류 i1 이 증가하고, 결국 i1 과 i2 의 산술비에 의해 출력 노드(#ppest) 전단에서 로직값이 결정되고 , 고전압이 감소하면 출력(#ppest) 신호가 "로우" 상태로 액티브되어, 대기상태 모드에서 동작하는 제 1 고전압 발생기(2)가 동작 영역으로 진입한다.
도 4 는 고전압 발생기(2)의 오실레이터(2B)와 고전압 펌프(2A)의 간단한 실현 예를 보여주고 있다.
일정한 주기를 갖는 osc_st 신호는 상기 고전압 감지기(1)의 출력(#ppest) 신호가 "로우"로 액티브할때만 동작한다.
즉, 대기상태 모드에서 동작하는 고전압 펌프(2B)는 규모는 작지만, 디램이 대기중일 때 지속적으로 고전압(VPP) 레벨을 감지하여, 그 정도를 보충하고 유지시키는 역할을 수행한다.
도 3 와 도 5 는 활성화 상태에서만 동작하는 고전압 발생기를 표현하고 있다.
여기서, 활성화 상태란 디램에서 라스(#RAS)가 액티브하여, 내부적으로 하나이상의 워드선이 활성화 되어있는 상태를 말한다.
즉, 도 3 의 제 2 고전압 감지기(3)의 입력으로 작용하는 라스 액티브(rasatv) 신호는, 디램이 지금 활성화 상태임을 알리는 "하이" 액티브 신호이다.
즉, 라스 액티브(rasatv) 신호가 "하이"로 액티브하면 제 2 고전압 감지기(3)는, 고전압의 레벨을 감지하여 제 2 고전압 발생기(4)의 오실레이터(4B) 및 고전압 펌프(4A)의 동작 여부를 결정함으로써, 규모가 큰 대용량 펌핑동작을 실시한다.
즉, 대기상태와 활성화상태의 고전압 장치는 규모의 차이만 있을 뿐이지, 구비과 동작 방식은 동일하다.
상기 고전압 감지기는, 대기중이든 활성화 상태이든 항상 고전압을 감지하기위해 항상 일정량의 전류를 소모한다.
따라서, 이 전류 소모는 디램의 대기 전류(stand-by current)의 성분으로 항상 기여하게 되어 억제 대상이 된다.
그러나, 도 1 과 같은 운용방식을 채택하고 있는 종래의 기술은, 대기상태모드에서 항상 동작하는 대기상태 모드용 고전압 장치, 그중에서도 특별히 고전압 감지기는 항상 일정량의 전류를 소모하고 있다.
디램에서 초절전 모드인 셀프 리프레쉬 동작은, 디램 내부에서 필수적인 동작요소를 제외한 모든 요소들의 오프 상태를 요구한다.
다시 말하면, 대기중에 동작하는 고전압 감지기는 셀프리프레쉬 기간중 불필요한 전류를 지속적으로 소모하고 있는 결과를 낳는다.
즉, 셀프 리프레쉬 기간중 실제로 리프레쉬를 수행하는 기간 이외에는 고전압을 소모할 이유가 없으며 단지, 접합(junction)을 통하여 흐르는 미세 전류 혹은 기판 임계 전류(sub threshold current) 정도의 미세한 전류에 불과하므로, 리프레쉬 주기중 대기 상태는 그리 긴시간이 아니다.
따라서, 셀프 리프레쉬 기간중에 소모하는 고전압 감지기의 전류는 불필요 하다는 결론에 도달하게 된다.
이에 본 발명은 상기한 바와 같은 종래의 제 문제점 들을 해소시키기 위하여 창안된 것으로, 디램의 동작중 장시간 대기상태를 유지할 때 셀프 리프레쉬라는 동작 방식으로 리프레쉬를 진행하면서 최소한의 전력 소비로 데이터를 유지하며, 상기 셀프 리프레쉬 기간동안 내장된 일부 전원장치마저 동작을 억제함으로서, 보다 저전력에 기여할 수 있도록 한, 저전력 메모리 장치를 제공하는데 그 목적이 있다.
도 1 은 일반적인 고전압 장치의 블록 구성도,
도 2 는 도 1 의 제 1 고전압 감지기에 대한 상세 회로도,
도 3 은 도 1 의 제 2 고전압 감지기에 대한 상세 회로도,
도 4 는 도 1 의 제 1 고전압 발생기에 대한 상세 회로도,
도 5 는 도 1 의 제 2 고전압 발생기에 대한 상세 회로도,
도 6 은 본 발명에 따른 저전력 메모리 장치의 블록 구성도,
도 7 은 도 6 의 제 1 고전압 감지기에 대한 상세 회로도,
도 8 의 (가) 내지 (바)는 SRAM의 셀프 리프레쉬 동작에 대한 입출력 타이밍도,
도 9 의 (가) 내지 (라)는 DRAM의 셀프 리프레쉬 동작에 대한 입출력 타이밍도,
도 10 은 본 발명에 대한 일실시 예시도,
도 11 은 도 11에 대한 상세 회로도이다.
＜ 도면의 주요부분에 대한 부호의 설명 ＞
10 : 제 1 고전압 감지기 20 : 제 1 고전압 발생기
30 : 제 2 고전압 감지기 40 : 제 2 고전압 발생기
11 : 제 1 저전압 감지기 21 : 제 1 저전압 발생기
31 : 제 2 저전압 감지기 41 : 제 2 저전압 발생기
21A : 저전압 펌프 21B : 오실레이터
MN : 엔모스 트랜지스터 NA : 낸드 게이트
R : 저항 IV : 인버터
상기한 바와 같은 목적을 달성하기 위한 본 발명은, 반도체 메모리 소자인 디램에 있어서, 셀프 리프레쉬 신호의 입력에 응답하여 셀프 리프레쉬 동작 모드에서 정지상태에 진입하며, 대기상태 모드에서 동작하는 제 1 고전압 감지기(10)와 ; 상기 제 1 고전압 감지기(10)의 신호를 입력으로 갖는 고전압 발생기(20) ; 대기상태 모드에서 정지상태이며, 활성화 상태 모드에서 동작하여 셀프 리프레쉬 동작 모드중 실제로 리프레쉬를 진행하는 동작 구간동안 동작 상태를 갖는 제 2 고전압 감지기(30) ; 및 상기 제 2 고전압 감지기(30)의 신호를 입력으로 갖는 제 2 고전압 발생기(40)를 포함하여 구비함을 특징으로 한다.
본 발명에 따른 동작 원리를 상세히 설명하면 다음과 같다.
도 6 은 본 발명에 따른 고전압 장치 운용방식을 보여주고 있다.
본 발명의 핵심은 대기상태 동작모드용 제 1 고전압 감지기(10)에 셀프 리프레쉬(selfref)라는 입력신호가 인가되는 것이다.
상기 셀프 리프레쉬(selfref) 신호는, 셀프 리프레쉬에 진입한 이후 줄곧 "하이" 액티브하는 레벨 신호이다.
디램에서 셀프 리프레쉬에 진입하는 방법은 다음과 같다.
동기식 디램(SDRAM)의 경우 도 8 에 도시한 바와 같이, 도 8 의 (가)와 같이 클럭(CLK)이 인가되는 상태에서, 도 8 의 (나)와 같은 라스(RAS#) 신호 및 도 8 의 (다)와 같은 카스(CAS#) 신호와 도 8 의 (마)와 같은 칩 선택(CS#) 신호가 "로우"로 액티브되고, 도 8 의 (라)와 같은 라이트 인에이블(WE#) 신호가 "하이"로 인에이블되면, 상기 라이트 인에이블(WE#) 신호가 "하이"로 인에이블된 시점의 클럭 에지(CLK Edge)에 동기되어 도 8 의 (바)와 같이 셀프 리프레쉬(selfref) 신호가 "하이"로 액티브되어 셀프 리프레쉬에 진입한다.
디램(DRAM)의 경우 도 9 에 도시한 바와 같이, 도 9 의 (가)와 같이 라스(RAS#) 신호 및 도 9 의 (나)와 같은 카스(CAS#) 신호가 "로우"로 액티브되고, 도 9 의 (다)와 같은 라이트 인에이블(WE#) 신호가 "하이"로 인에이블되면, 상기 라스(RAS#) 신호가 "로우"로 액티브된 시점에서 수십 마이크로 초 동안 기다린 후, 도 9 의 (바)와 같이 셀프 리프레쉬(selfref) 신호가 "하이"로 액티브되어 셀프 리프레쉬에 진입한다.
상기와 같이 셀프 리프레쉬 모드로 진입하면 고전압 감지기는 동작을 정지한다.
따라서, 그 시간 이후 제 1 고전압 감지기(10)에서 소모되는 전류는 셀프 리프레쉬(self refresh) 전류성분에서 사라진다.
셀프 리프레쉬에 진입한 이후 주기적인 리프레쉬가 진행되는데, 본래 리프레쉬란 디램에서 복수개의 워드선을 활성화시키고, 그에 대응하는 다수의 비트라인 센스앰프를 작동시켜, 셀에 저장된 데이터를 한 번 증폭시켜 다시 저장하는 형식을 취한다.
리프레쉬의 진행은 결국 라스 액티브(RAS Active) 동작을 의미하며, 도 6 에 도시한 바와 같이 rasatv 신호가 발생하고, 활성화모드용 제 2 고전압 감지기(30)가 동작을 개시하여 고전압 레벨을 감지하고, 감지된 고전압 레벨이 부족하면 제 2 고전압 발생기(40)의 오실레이터와 고전압 펌프를 동작시켜, 부족한 고전압 전위를 상승시킨다.
상기 방식과 같이, 셀프 리프레쉬에 진입시 발생되는 신호 selfref 를 만들어 이것을 고전압 감지기의 입력으로 사용하면, 셀프 리프레쉬 기간동안 감지기의 동작을 중단시켜 감지기가 소모하는 전류를 절감하게 된다.
즉, 셀프 리프레쉬 진입후 대기 상태 모드에서 고전압 감지기가 동작을 중단하고, 또한 고전압 펌프가 동작하지 않는다 하여도 실제로 리프레쉬에 동원되는 고전압의 운용에는 아무런 문제가 없는 것이다.
본 발명의 다른 일실시예를 도 10 을 참조하여 설명하면 다음과 같다.
디램의 구비 요소중 저전압 장치가 있다.
이것은 디램의 셀 어레이를 구비함에 있어, 비트라인의 정전용량을 줄이기 위한 수단으로, 보통 "0" 볼트 이하의 마이너스 전압을 칩의 기판 혹은 셀 어레이를 담고 있는 웰에 가한다.
통상 디램의 두가지 동작 모드로서, 활성화 모드(RAS Active Mode) 와 대기모드(Stand-by Mode, or Ras Precharge Mode) 가 존재하는데, 상기 저전압 장치도 두가지 모드에서 차등 동작하도록 두가지 종류를 구비하는 경우도 있다.
이런 경우 앞서 설명한 똑같은 방식을 저전압 장치에 적용할 수 있다.
도 10 및 도 11 에서 그 실현예를 잘 보여주고 있다.
저전압 감지기(11)는 저전압 vbb 가 상승하여 목적값에 미치지 못할 경우, 전류 i 가 감소하여 노드 det 가 "하이"로 천이하고, 낸드 게이트(NA11)의 출력인 BBE# 가 "로우"로 천이하여 저전압 발생기(21)가 동작 상태에 들어간다.
셀프 리프레쉬 신호(selfref)는 상기 저전압 감지기(11)의 동작 여부를 결정하는 역할을 수행한다.
이상에서 상세히 설명한 바와 같이 본 발명은, 디램의 동작중 장시간 대기상태를 유지할 때 셀프 리프레쉬라는 동작 방식으로 리프레쉬를 진행하면서 최소한의 전력 소비로 데이터를 유지할 수 있으며, 이로 인하여 셀프 리프레쉬 기간동안 소모하는 전류를 효과적으로 절감함으로써 시스템 구비시 저전력 잇점을 얻을 수 있다.
또한, 저전력을 구현함에 있어서 별도의 큰 장치를 필요로 하지 않으며, 기존의 고전압 감지기를 구조적으로 변경하여 얻을 수 있다.
본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

  1. 반도체 메모리 소자인 디램에 있어서,
    셀프 리프레쉬 신호의 입력에 응답하여 셀프 리프레쉬 동작 모드에서 정지상태에 진입하며, 대기상태 모드에서 동작하는 제 1 고전압 감지기와 ;
    상기 제 1 고전압 감지기의 신호를 입력으로 갖는 고전압 발생기 ;
    대기상태 모드에서 정지상태이며, 활성화 상태 모드에서 동작하여 셀프 리프레쉬 동작 모드중 실제로 리프레쉬를 진행하는 동작구간 동안 동작 상태를 갖는 제 2 고전압 감지기 ; 및
    상기 제 2 고전압 감지기의 신호를 입력으로 갖는 제 2 고전압 발생기를 포함하여 구비함을 특징으로 하는 저전력 메모리 장치.
  2. 제 1 항에 있어서,
    상기 셀프 리프레쉬 동작 모드에서 정지상태를 갖는 대기상태용 제 1 고전압 감지기는,
    디램의 입력신호가 어떤 클럭에서 로오 어드레스 신호, 칼럼 어드레스 신호, 칩 선택 신호, 클럭 인에이블 신호를 입력으로 할 때 발생하는 셀프 리프레쉬 신호를 입력으로 사용하는 것을 특징으로 하는 저전력 메모리 장치.
  3. 제 1 항에 있어서,
    상기 제 1 고전압 감지기는,
    디램의 입력신호중 라이트 인에이블 신호가 "하이"를 유지할 때, 칼럼 어드레스 신호가 먼저 "로우"로 전이하고, 다음 로오 어드레스 신호가 "로우"로 전이하여 장시간 대기 상태를 갖고, 그 이후에 발생하는 셀프 리프레쉬 신호를 입력으로 사용하는 것을 특징으로 하는 저전력 메모리 장치.
  4. 반도체 메모리 소자인 디램에 있어서,
    셀프 리프레쉬 신호의 입력에 응답하여 셀프 리프레쉬 동작 모드에서 정지상태에 진입하며, 대기상태 모드에서 동작하는 제 1 저전압 감지기와 ;
    상기 제 1 저전압 감지기의 신호를 입력으로 갖는 저전압 발생기 ;
    대기상태 모드에서 정지상태이며, 활성화 상태 모드에서 동작하여 셀프 리프레쉬 동작 모드중 실제로 리프레쉬를 진행하는 동작구간 동안 동작 상태를 갖는 제 2 저전압 감지기 ; 및
    상기 제 2 저전압 감지기의 신호를 입력으로 갖는 제 2 저전압 발생기를 포함하여 구비함을 특징으로 하는 저전력 메모리 장치.
  5. 제 4 항에 있어서,
    상기 셀프 리프레쉬 동작 모드에서 정지상태를 갖는 대기상태용 제 1 저전압 감지기는,
    디램의 입력신호가 어떤 클럭에서 로오 어드레스 신호, 칼럼 어드레스 신호, 칩 선택 신호, 클럭 인에이블 신호를 입력으로 할 때 발생하는 셀프 리프레쉬 신호를 입력으로 사용하는 것을 특징으로 하는 저전력 메모리 장치.
  6. 제 4 항에 있어서,
    상기 제 1 저전압 감지기는,
    디램의 입력신호중 라이트 인에이블 신호가 "하이"를 유지할 때, 칼럼 어드레스 신호가 먼저 "로우"로 전이하고, 다음 로오 어드레스 신호가 "로우"로 전이하여 장시간 대기 상태를 갖고, 그 이후에 발생하는 셀프 리프레쉬 신호를 입력으로 사용하는 것을 특징으로 하는 저전력 메모리 장치.
KR1019970077388A 1997-12-29 1997-12-29 저전력 메모리 장치 KR100265607B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077388A KR100265607B1 (ko) 1997-12-29 1997-12-29 저전력 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077388A KR100265607B1 (ko) 1997-12-29 1997-12-29 저전력 메모리 장치

Publications (2)

Publication Number Publication Date
KR19990057337A KR19990057337A (ko) 1999-07-15
KR100265607B1 true KR100265607B1 (ko) 2000-09-15

Family

ID=19529563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077388A KR100265607B1 (ko) 1997-12-29 1997-12-29 저전력 메모리 장치

Country Status (1)

Country Link
KR (1) KR100265607B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721197B1 (ko) * 2005-06-29 2007-05-23 주식회사 하이닉스반도체 반도체 장치의 내부전압 발생회로
KR100744598B1 (ko) * 2001-06-29 2007-08-01 매그나칩 반도체 유한회사 리프레쉬 회로 및 방법 및 이를 이용하는 반도체 메모리장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418926B1 (ko) * 2001-06-30 2004-02-14 주식회사 하이닉스반도체 디램 마이크로 콘트롤러의 리프레쉬 회로
JP2003068076A (ja) * 2001-08-27 2003-03-07 Elpida Memory Inc 半導体記憶装置の電力制御方法及び半導体記憶装置
KR100502659B1 (ko) * 2002-10-31 2005-07-22 주식회사 하이닉스반도체 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744598B1 (ko) * 2001-06-29 2007-08-01 매그나칩 반도체 유한회사 리프레쉬 회로 및 방법 및 이를 이용하는 반도체 메모리장치
KR100721197B1 (ko) * 2005-06-29 2007-05-23 주식회사 하이닉스반도체 반도체 장치의 내부전압 발생회로

Also Published As

Publication number Publication date
KR19990057337A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US7995415B2 (en) System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices
US6489796B2 (en) Semiconductor device provided with boost circuit consuming less current
KR100518399B1 (ko) 내부 전압 레벨 제어 회로 및 반도체 기억 장치 및 그들의제어 방법
US6414894B2 (en) Semiconductor device with reduced current consumption in standby state
US7633825B2 (en) Semiconductor memory device with reduced current consumption
KR20070025754A (ko) 페리 전압 발생 장치
US6038187A (en) Process for controlling a memory-plane refresh of a dynamic random-access memory and corresponding random-access memory device
US5774405A (en) Dynamic random access memory having an internal circuit using a boosted potential
KR100378690B1 (ko) 대기전류를감소시킨반도체메모리용고전원발생장치
KR100265607B1 (ko) 저전력 메모리 장치
JP3869690B2 (ja) 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法
EP0790618B1 (en) Semiconductor memory device capable of setting the magnitude of substrate voltage in accordance with the mode
US6611472B2 (en) Memory circuit for preventing rise of cell array power source
US6111805A (en) Power-on-reset circuit for generating a reset signal to reset a DRAM
KR100771810B1 (ko) 고전압 공급장치 및 이를 이용한 고전압 공급방법
KR20040048028A (ko) 리프레시 동작시 전원 안정화 장치 및 방법
US6141285A (en) Power down scheme for regulated sense amplifier power in dram
JP2003217284A (ja) 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee