KR20060095376A - 고전압 펌핑장치 - Google Patents

고전압 펌핑장치 Download PDF

Info

Publication number
KR20060095376A
KR20060095376A KR1020050017013A KR20050017013A KR20060095376A KR 20060095376 A KR20060095376 A KR 20060095376A KR 1020050017013 A KR1020050017013 A KR 1020050017013A KR 20050017013 A KR20050017013 A KR 20050017013A KR 20060095376 A KR20060095376 A KR 20060095376A
Authority
KR
South Korea
Prior art keywords
high voltage
signal
control signal
oscillator
unit
Prior art date
Application number
KR1020050017013A
Other languages
English (en)
Other versions
KR101026379B1 (ko
Inventor
장채규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050017013A priority Critical patent/KR101026379B1/ko
Publication of KR20060095376A publication Critical patent/KR20060095376A/ko
Application granted granted Critical
Publication of KR101026379B1 publication Critical patent/KR101026379B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 고전압 레벨을 감지하여 고전압 펌핑 인에이블 신호를 발생시키는 고전압 레벨 검출부와; 반도체 장치가 액티브 동작모드인지 스탠바이 동작모드인지의 여부에 따라 레벨천이되는 제 1 제어신호에 응답하여 오실레이터 동작 제어를 위한 제 2 제어신호를 출력하는 오실레이터 동작제어부와; 상기 고전압 펌핑 인에이블 신호에 응답하여 소정의 펄스신호를 발생시키되, 상기 제 2 제어신호에 응답하여 상기 펄스신호의 주기를 변화시키는 오실레이터와; 상기 오실레이터로부터 인가되는 펄스신호에 응답하여 소정 레벨의 고전압을 펌핑하는 고전압 펌프부를 포함하여 구성되는 고전압 펌핑장치에 관한 것이다.
고전압 펌핑장치

Description

고전압 펌핑장치{High Voltage Pumping Device}
도 1은 본 발명에 의한 제 1 실시예에 따른 고전압 펌핑장치의 구성을 도시한 것이다.
도 2는 본 발명에 의한 제 1 실시예에 따른 고전압 펌핑장치에 사용되는 오실레이터 동작제어부의 구성을 도시한 것이다.
도 3은 본 발명에 의한 제 2 실시예에 따른 고전압 펌핑장치의 구성을 도시한 것이다.
도 4는 본 발명에 의한 제 2 실시예에 따른 고전압 펌핑장치에 사용되는 펌핑 동작 제어부의 구성을 도시한 것이다.
도 5는 본 발명에 의한 제 3 실시예에 따른 고전압 펌핑장치의 구성을 도시한 것이다.
<도면의 주요부분에 대한 부호의 설명>
110, 210, 310 : 고전압 레벨 검출부
120 : 오실레이터 동작제어부 220 : 펌핑 동작 제어부
320 : 오실레이터&펌핑 동작 제어부
130, 230, 330 : 오실레이터
121, 221 : 지연부
141, 142, 241~244, 341~344 : 고전압 펌프부
본 발명은 반도체 메모리 장치의 고전압 펌핑장치에 관한 것으로, 더욱 구체적으로는 반도체 장치가 액티브 동작모드인지 스탠바이 동작모드인지의 여부에 따라 고전압에 의한 구동력을 조절함으로써 특히 스탠바이 동작모드 하에서 전류 소모를 감소시키고 장치의 안정적인 동작특성을 확보할 수 있는 고전압펌핑장치에 관한 것이다.
일반적으로, 디램(DRAM)은 하나의 트랜지스터와 하나의 커패시터로 구성된 메모리 셀에 데이터를 라이트 또는 리드할 수 있는 랜덤 엑세스 메모리이다. 그런데, 디램은 메모리 셀을 구성하는 트랜지스터로 NMOS를 사용하므로, 문턱전압(Vt)에 의한 전압 손실을 고려하여 외부전원 전압(Vdd)+문턱전압(Vt)+△V의 전위를 발생하는 워드라인 구동용 전압 펌핑장치를 포함하고 있다.
즉, 디램 메모리 셀에 주로 사용되는 NMOS를 온시키기 위해서는 소스전압보다 문턱전압(Vt) 이상으로 더 높은 전압을 게이트로 인가하여야 하는데, 일반적으로 디램에 인가되는 최대전압은 Vdd 레벨이기 때문에, 완전한 Vdd레벨의 전압을 셀 또는 비트라인으로부터 리드하거나 셀 또는 비트라인에 라이트하기 위해서는 상기 NMOS의 게이트에 Vdd + Vt 이상의 승압 전압을 인가하여야만 한다. 따라서, 디램소자의 워드라인을 구동하기 위해서는 상기 승압전압인 고전압(Vpp)을 발생시키는 전압 펌핑장치가 필요하게 되는 것이다.
그런데, 종래 고전압 펌핑장치는 반도체 장치의 스탠바이 동작모드와 액티브 동작모드에서 워드라인에 대한 동일한 전류 구동력을 가지도록 고전압을 인가함으로 인하여 불필요한 전류의 소모가 발생하는 문제점이 있었다. 이를 자세히 살펴 보면, 워드라인의 전류 구동력을 설정할 때에는 보통 최대 전류의 1.5배 이상을 감당할 수 있도록 설정한다. 이렇게 함으로써, 스탠바이 동작 모드에서의 리프레쉬(refresh) 동작뿐만 아니라, 액티브 동작모드에서의 리드(read) 동작 및 라이트(write) 동작도 정상적으로 수행될 수 있도록 하는 것이다. 그런데, 스탠바이 동작 모드에서 공급되는 고전압(VPP)은 주로 디램(DRAM)의 리프레쉬 동작을 수행하기 위한 용도로서 사용되므로, 스탠바이 동작 모드에서는 액티브 동작모드에서의 리드 또는 라이트 동작에서와 같은 전류 구동력은 요구되지 않는다. 그럼에도 불구하고, 종래에는 이러한 것은 고려하지 않은 체, 스탠바이 동작모드와 액티브 동작 모드에서 동일한 전류 구동력이 워드라인에 공급되도록 고전압을 인가하였으며, 이에 따라 특히 스탠바이 동작 모드 하에서 불필요한 전류의 소모가 발생하는 문제점이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 반도체 장치가 액티브 동작모드인지 스탠바이 동작모드인지의 여부에 따라 고전압에 의한 구동력을 조절함으로써 특히 스탠바이 동작모드 하에서 전류 소모를 감소시키고 장치의 안정적인 동작특성을 확보할 수 있도록 하는 반도체 메모리 장치의 고전압 펌핑장치를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 고전압 레벨을 감지하여 고전압 펌핑 인에이블 신호를 발생시키는 고전압 레벨 검출부와; 반도체 장치가 액티브 동작모드인지 스탠바이 동작모드인지의 여부에 따라 레벨천이되는 제 1 제어신호에 응답하여 오실레이터 동작 제어를 위한 제 2 제어신호를 출력하는 오실레이터 동작제어부와; 상기 고전압 펌핑 인에이블 신호에 응답하여 소정의 펄스신호를 발생시키되, 상기 제 2 제어신호에 응답하여 상기 펄스신호의 주기를 변화시키는 오실레이터와; 상기 오실레이터로부터 인가되는 펄스신호에 응답하여 소정 레벨의 고전압을 펌핑하는 고전압 펌프부를 포함하여 구성되는 고전압 펌핑장치를 제공한다.
본 발명에서, 상기 제 1 제어신호가 반도체 장치가 스탠바이 모드임을 나타내는 소정 전압레벨을 소정시간 이상 유지하는 경우, 상기 오실레이터 동작제어부는 상기 오실레이터가 상기 펄스신호의 주기를 변화시키도록 상기 제 2 제어신호를 인에이블시키는 것을 특징으로 한다.
본 발명에서, 상기 오실레이터 동작 제어부는 상기 제 1 제어신호를 버퍼링 하는 버퍼부와, 상기 버퍼부로부터의 신호를 소정시간 지연시키는 지연부와, 상기 버퍼부로부터의 신호와 상기 지연부로부터의 신호를 논리연산하여 출력하는 논리부를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 논리부는 부정논리합 연산을 수행하는 노어게이터인 것이 바람직하다.
본 발명에서, 상기 버퍼부는 인버터인 것이 바람직하다.
본 발명에서, 상기 제 1 제어신호는 칩선택(chip select)신호인 것이 바람직하다.
또한, 본 발명은 고전압 레벨을 감지하여 고전압 펌핑 인에이블 신호를 발생시키는 고전압 레벨 검출부와; 반도체 장치가 액티브 동작모드인지 스탠바이 동작모드인지의 여부에 따라 레벨천이되는 제 1 제어신호에 응답하여 고전압 펌핑동작 제어를 위한 제 2 제어신호를 출력하는 펌핑 동작 제어부와; 상기 고전압 펌핑 인에이블 신호에 응답하여 소정의 펄스신호를 발생시키는 오실레이터와; 상기 오실레이터로부터 인가되는 펄스신호에 응답하여 소정 레벨의 고전압을 펌핑하되, 상기 제 2 제어신호에 의하여 동작여부가 결정되는 적어도 하나 이상의 고전압 펌프부를 포함하여 구성되는 고전압 펌핑장치를 제공한다.
본 발명에서, 상기 제 1 제어신호가 반도체 장치가 스탠바이 모드임을 나타내는 소정 전압레벨을 소정시간 이상 유지하는 경우, 상기 펌핑 동작 제어부는 상기 고전압 펌프부 중의 일부를 턴-오프시키도록 상기 제 2 제어신호를 인에이블시 키는 것을 특징으로 한다.
본 발명에서, 상기 펌핑 동작 제어부는 상기 제 1 제어신호를 버퍼링하는 버퍼부와, 상기 버퍼부로부터의 신호를 소정시간 지연시키는 지연부와, 상기 버퍼부로부터의 신호와 상기 지연부로부터의 신호를 논리연산하여 출력하는 논리부를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 논리부는 부정논리합 연산을 수행하는 노어게이터인 것이 바람직하다.
본 발명에서, 상기 버퍼부는 인버터인 것이 바람직하다.
본 발명에서, 상기 제 1 제어신호는 칩선택(chip select)신호인 것이 바람직하다.
또한, 본 발명은 고전압 레벨을 감지하여 고전압 펌핑 인에이블 신호를 발생시키는 고전압 레벨 검출부와; 반도체 장치가 액티브 동작모드인지 스탠바이 동작모드인지의 여부에 따라 레벨천이되는 제 1 제어신호에 응답하여 오실레이터 동작 제어를 위한 제 2 제어신호 및 고전압 펌핑동작 제어를 위한 제 3 제어신호를 출력하는 오실레이터&펌핑 동작 제어부와; 상기 고전압 펌핑 인에이블 신호에 응답하여 소정의 펄스신호를 발생시키되, 상기 제 2 제어신호에 응답하여 상기 펄스신호의 주기를 변화시키는 오실레이터와; 상기 오실레이터로부터 인가되는 펄스신호에 응답하여 소정 레벨의 고전압을 펌핑하되, 상기 제 3 제어신호에 의하여 동작여부가 결정되는 적어도 하나 이상의 고전압 펌프부를 포함하여 구성되는 고전압 펌핑장치 를 제공한다.
본 발명에서, 상기 제 1 제어신호가 반도체 장치가 스탠바이 모드임을 나타내는 소정 전압레벨을 소정시간 이상 유지하는 경우, 상기 오실레이터&펌핑 동작 제어부는 상기 오실레이터가 상기 펄스신호의 주기를 변화시키도록 상기 제 2 제어신호를 인에이블시킴과 동시에, 상기 고전압 펌프부 중의 일부를 턴-오프시키도록 상기 제 3 제어신호를 인에이블시키는 것을 특징으로 한다.
본 발명에서, 상기 오실레이터&펌핑 동작 제어부는 상기 제 1 제어신호를 버퍼링하는 버퍼부와, 상기 버퍼부로부터의 신호를 소정시간 지연시키는 지연부와, 상기 버퍼부로부터의 신호와 상기 지연부로부터의 신호를 논리연산하여 출력하는 논리부를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 논리부는 부정논리합 연산을 수행하는 노어게이터이고, 상기 버퍼부는 인버터인 것이 바람직하다.
본 발명에서, 상기 제 1 제어신호는 칩선택 신호인 것이 바람직하다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명에 의한 제 1 실시예에 따른 고전압 펌핑장치의 구성을 도시한 것이고, 도 2는 제 1 실시예에 따른 고전압 펌핑장치에 사용되는 오실레이터 동 작제어부의 구성을 도시한 것이다.
도 1에 도시된 바와 같이, 본 실시예에 따른 고전압 펌핑장치는 고전압 레벨(VPP)을 감지하여 고전압 펌핑 인에이블 신호(ppe)를 발생시키는 고전압 레벨 검출부(110)와; 반도체 장치가 액티브 동작모드인지 스탠바이 동작모드인지의 여부에 따라 레벨천이되는 제 1 제어신호(cs)에 응답하여 오실레이터 동작 제어를 위한 제 2 제어신호(cs_osc)를 출력하는 오실레이터 동작제어부(120)와; 상기 고전압 펌핑 인에이블 신호(ppe)에 응답하여 소정의 펄스신호(osc1)를 발생시키되, 상기 제 2 제어신호(cs_osc)에 응답하여 상기 펄스신호(osc1)의 주기를 변화시키는 오실레이터(130)와; 상기 오실레이터(130)로부터 인가되는 펄스신호(osc1)에 응답하여 소정 레벨의 고전압(VPP)을 펌핑하는 고전압 펌프부(141, 142)를 포함하여 구성된다.
상기에서, 제 1 제어신호(cs)가 반도체 장치가 스탠바이 모드임을 나타내는 소정 전압레벨을 소정시간 이상 유지하는 경우, 오실레이터 동작제어부(120)는 상기 오실레이터(130)가 펄스신호(osc1)의 주기를 변화시키도록 제 2 제어신호(cs_osc)를 인에이블시키는 것을 특징으로 한다.
그리고, 도 2에 도시된 바와 같이, 상기 오실레이터 동작 제어부(120)는 제 1 제어신호(cs)를 반전버퍼링하는 인버터(IV10)와, 상기 인버터(IV10)로부터의 신호를 소정시간 지연시키는 지연부(121)와, 상기 인버터(IV10)로부터의 신호와 상기 지연부(121)로부터의 신호를 부정논리합연산하여 출력하는 노어게이트(NR10)를 포함하여 구성된다.
본 실시예에서는 제 1 제어신호로서 칩선택(chip select)신호를 사용한다.
이와 같이 구성된 제 1 실시예에 따른 고전압 펌핑장치의 동작을 도 1 및 도 2를 참조하여 구체적으로 설명한다.
도 1에 도시된 바와 같이, 고전압 레벨검출부(110)는 피드백되는 고전압 레벨(VPP)을 감지하여 고전압 펌핑 인에이블 신호(ppe)를 출력한다. 여기서, 고전압 레벨 검출부(110)는 고전압(VPP)의 레벨이 가령 일정 수준 이상 또는 이하가 되는지의 여부를 검출하여, 만약 고전압(VPP)의 레벨이 일정 수준 이하가 되는 경우 고전압 펌핑 인에이블 신호(ppe)를 인에이블시켜 고전압 펌핑동작이 수행되도록 한다.
한편, 오실레이터 동작제어부(120)는 반도체 장치가 액티브 동작모드인지 또는 스탠바이 동작모드인지의 여부에 따라 레벨천이되는 제 1 제어신호(cs)를 입력받아, 이에 응답하여 오실레이터(130)의 동작을 제어하기 위한 제 2 제어신호(cs_osc)를 출력한다. 여기서, 제 1 제어신호(cs)는 반도체 장치가 액티브 동작모드일 때에는 로우레벨인 상태에 있다가 스탠바이 동작 모드일 때에는 하이레벨이 되는 신호로서, 본 실시예에서는 상기와 같은 레벨 천이 특성을 나타내는 대표적인 신호라고 할 수 있는 칩선택(chip select)신호를 이용한다.
도 2를 참조하여 오실레이터 동작제어부(120)의 동작을 보다 구체적으로 살펴 보면, 우선 액티브 동작 모드일 때에는 상기 제 1 제어신호(cs)는 로우레벨의 상태에 있으므로, 인버터(IV10)의 출력은 하이레벨이고 노어게이트(NR10)으로부터 출력되는 제 2 제어신호(cs_osc)는 로우레벨의 상태에 있다. 이후, 반도체 장치가 스탠바이 동작모드에 진입하면 제 1 제어신호(cs)는 하이레벨로 천이되는데, 이 때 오실레이터 동작제어부(120)는 상기 제 1 제어신호(cs)가 소정 시간, 예를 들어 150나노초(nano second)이상 하이레벨의 상태를 유지하는 경우에 한하여 스탠바이 동작모드에 진입한 것으로 판단하여 제 2 제어신호(cs_osc)를 인에이블시키게 된다.
즉, 제 1 제어신호(cs)가 로우레벨에서 하이레벨로 천이되면, 인버터(IV10)의 출력은 즉시 로우레벨로 천이되어 노어게이트(NR10)의 일측단으로 입력되지만, 지연부(121)로부터의 출력은 소정 지연시간 동안 이전 상태인 하이상태를 계속 유지하여 노어게이트(NR10)의 나머지 일측단으로 입력된다. 따라서, 제 1 제어신호(cs)가 하이레벨로 천이된 후 상기 소정 지연시간이 지나기 전에는, 노어게이트(NR10)의 출력은 계속 이전 상태인 로우상태를 유지한다. 그리고, 이후 상기 지연시간이 경과하면, 지연부(121)로부터의 출력도 로우레벨로 천이되고, 노어게이트(NR10)의 출력인 제 2 제어신호(cs_osc)는 하이레벨로 인에이블된다. 따라서, 오실레이터 동작 제어부(120)는 제 1 제어신호(cs)가 로우레벨에서 하이레벨로 천이된 후 스탠바이 동작모드인지 여부의 기준시간이라고 할 수 있는 상기 소정시간 이상 그 상태를 유지하는 경우에 한하여, 반도체 장치가 스탠바이 동작 모드에 진입하였다고 인식하여 제 2 제어신호(cs_osc)를 하이레벨로 인에이블시킨다.
한편, 상기에서는 제 1 제어신호(cs)가 하이레벨로 천이되면 스탠바이 동작모드에 진입하는 것으로 인식하는 경우에 대하여 설명하였으나, 이와 반대로 제 1 제어신호(cs)가 로우레벨인 경우를 스탠바이 동작모드에 진입하는 것으로 인식하도록 할 수도 있다.
이어서, 오실레이터(130)는 고전압 레벨 검출부(110)로부터 출력되는 고전압 펌핑 인에이블신호(ppe)에 응답하여 펄스 신호(osc1)를 발생시키되, 오실레이터 동작제어부(120)로부터의 제 2 제어신호(cs_osc)의 레벨에 따라 상기 펄스신호(osc1)의 주기를 변화시킨다. 즉, 상기에서 펄스 신호(osc1)는 고전압펌프부(141, 142)의 펌핑동작을 제어하는 신호가 되는데, 일반적으로 고전압 펌프부(141, 142)의 전압펌핑력은 펄스신호(osc1)의 주기에 반비례하여 증가한다. 본 실시예에서, 오실레이터(130)는 반도체 장치가 액티브 동작 모드일 때, 즉 제 2 제어신호(cs_osc)가 로우레벨일 때에는 액티브 동작모드에 적합하도록 상대적으로 짧은 주기의 펄스신호(osc1)를 출력하되; 반대로 반도체 장치가 스탠바이 동작 모드일 때, 즉 제 2 제어신호(cs_osc)가 하이레벨일 때에는 스탠바이 동작모드에 적합하도록 상대적으로 긴 주기의 펄스신호(osc1)를 출력한다.
마지막으로, 고전압 펌프부(141, 142)는 오실레이터(130)로부터 인가되는 펄스신호(osc1)에 응답하여 고전압을 펌핑한다. 이 때, 고전압 펌프부(141, 142)는 상기에서 본 바와 같이, 반도체 장치가 액티브 동작 모드일 때에는 상대적으로 짧은 주기의 펄스신호(osc1)에 응답하여 높은 펌핑구동력으로 고전압을 출력하며; 반대로 반도체 장치가 스탠바이 동작 모드일 때에는 상대적으로 긴 주기의 펄스신호(osc1)에 응답하여 액티브 동작 모드일 때보다 더 낮은 펌핑구동력으로 고전압을 출력한다.
이와 같이, 본 제 1 실시예에 따르면, 반도체 장치가 액티브 동작모드인지 스탠바이 동작모드인지의 여부에 따라 고전압에 의한 구동력을 조절하되, 특히 스 탠바이 동작모드 하에서는 오실레이터로부터 고전압 펌프부로 인가되는 펄스신호의 주기를 증가시킴으로써, 반도체 장치의 전류 소모를 감소시키고 장치의 안정적인 동작특성을 확보할 수 있다.
다음으로, 본 발명에 따른 제 2 실시예에 대하여 살펴 본다.
도 3은 본 발명에 의한 제 2 실시예에 따른 고전압 펌핑장치의 구성을 도시한 것이고, 도 4는 본 발명에 의한 제 2 실시예에 따른 고전압 펌핑장치에 사용되는 펌핑 동작 제어부의 구성을 도시한 것이다.
도 3에 도시된 바와 같이, 본 실시예에 따른 고전압 펌핑장치는 고전압 레벨(VPP)을 감지하여 고전압 펌핑 인에이블 신호(ppe)를 발생시키는 고전압 레벨 검출부(210)와; 반도체 장치가 액티브 동작모드인지 스탠바이 동작모드인지의 여부에 따라 레벨천이되는 제 1 제어신호(cs)에 응답하여 고전압 펌핑동작 제어를 위한 제 2 제어신호(cs_vp)를 출력하는 펌핑 동작 제어부(220)와; 상기 고전압 펌핑 인에이블 신호(ppe)에 응답하여 소정의 펄스신호(osc1)를 발생시키는 오실레이터(230)와; 상기 오실레이터(230)로부터 인가되는 펄스신호(osc1)에 응답하여 소정 레벨의 고전압(VPP)을 펌핑하되, 상기 제 2 제어신호(cs_vp)에 의하여 동작여부가 결정되는 적어도 하나 이상의 고전압 펌프부(241~244)를 포함하여 구성된다.
상기에서, 상기 제 1 제어신호(cs)가 반도체 장치가 스탠바이 모드임을 나타내는 소정 전압레벨을 소정시간 이상 유지하는 경우, 펌핑 동작 제어부(220)는 상기 고전압 펌프부(241~244) 중의 일부를 턴-오프시키도록 상기 제 2 제어신호 (cs_vp)를 인에이블시키는 것을 특징으로 한다.
도 4에 도시된 바와 같이, 상기 펌핑 동작 제어부(220)는 제 1 제어신호(cs)를 반전버퍼링하는 인버터(IV20)와, 인버터(IV20)로부터의 신호를 소정시간 지연시키는 지연부(221)와, 인버터(IV20)로부터의 신호와 상기 지연부(221)로부터의 신호를 부정논리합 연산하여 출력하는 노어게이트(NR20)를 포함하여 구성된다.
본 실시예에서는, 제 1 제어신호로서 칩선택(chip select)신호를 사용한다.
이와 같이 구성된 제 2 실시예에 따른 고전압 펌핑장치의 동작을 도 3 및 도 4를 참조하여 구체적으로 설명한다.
도 3에 도시된 바와 같이, 고전압 레벨검출부(210)는 피드백되는 고전압 레벨(VPP)을 감지하여 고전압 펌핑 인에이블 신호(ppe)를 출력하며, 그 동작은 제 1 실시예의 고전압 레벨 검출부(110)와 동일하다.
한편, 펌핑 동작제어부(220)는 반도체 장치가 액티브 동작모드인지 또는 스탠바이 동작모드인지의 여부에 따라 레벨천이되는 제 1 제어신호(cs)를 입력받아, 이에 응답하여 고전압펌프부(214~244)에 의한 고전압 펌핑의 동작을 제어하기 위한 제 2 제어신호(cs_vp)를 출력한다. 여기서, 제 1 제어신호(cs)는 반도체 장치가 액티브 동작모드일 때에는 로우레벨인 상태에 있다가 스탠바이 동작 모드일 때에는 하이레벨이 되는 신호로서, 본 실시예에서도 상기와 같은 레벨 천이 특성을 나타내는 대표적인 신호라고 할 수 있는 칩선택(chip select)신호를 이용한다.
도 4를 참조하여 펌핑 동작제어부(220)의 동작을 보다 구체적으로 살펴 보 면, 우선 액티브 동작 모드일 때에는 상기 제 1 제어신호(cs)는 로우레벨의 상태에 있으므로, 인버터(IV20)의 출력은 하이레벨이고 노어게이트(NR20)으로부터 출력되는 제 2 제어신호(cs_vp)는 로우레벨의 상태에 있다. 이후, 반도체 장치가 스탠바이 동작모드에 진입하면 제 1 제어신호(cs)는 하이레벨로 천이되는데, 이 때 펌핑 동작 제어부(220)는 상기 제 1 제어신호(cs)가 소정 시간, 예를 들어 150나노초(nano second)이상 하이레벨의 상태를 유지하는 경우에 한하여 스탠바이 동작모드에 진입한 것으로 판단하여 제 2 제어신호(cs_vp)를 인에이블시키게 된다.
즉, 제 1 제어신호(cs)가 로우레벨에서 하이레벨로 천이되면, 인버터(IV20)의 출력은 즉시 로우레벨로 천이되어 노어게이트(NR20)의 일측단으로 입력되지만, 지연부(221)로부터의 출력은 소정 지연시간 동안 계속하여 이전 상태인 하이상태를 계속 유지하여 노어게이트(NR20)의 나머지 일측단으로 입력된다. 따라서, 제 1 제어신호(cs)가 하이레벨로 천이된 후 상기 소정 지연시간이 지나기 전에는, 노어게이트(NR20)의 출력은 계속 이전 상태인 로우상태를 유지한다. 그리고, 이후 상기 지연시간이 경과하면, 지연부(221)로부터의 출력도 로우레벨로 천이되고, 노어게이트(NR20)의 출력인 제 2 제어신호(cs_vp)는 하이레벨로 인에이블된다. 따라서, 오실레이터 동작 제어부(220)는 제 1 제어신호(cs)가 로우레벨에서 하이레벨로 천이된 후 스탠바이 동작모드인지 여부의 기준시간이라고 할 수 있는 상기 소정시간 이상 그 상태를 유지하는 경우에 한하여, 반도체 장치가 스탠바이 동작 모드에 진입하였다고 인식하여 제 2 제어신호(cs_vp)를 하이레벨로 인에이블시킨다.
한편, 상기에서는 제 1 제어신호(cs)가 하이레벨로 천이되면 스탠바이 동작 모드에 진입하는 것으로 인식하는 경우에 대하여 설명하였으나, 이와 반대로 제 1 제어신호(cs)가 로우레벨인 경우를 스탠바이 동작모드에 진입하는 것으로 인식하도록 할 수도 있다.
이어서, 오실레이터(230)는 고전압 레벨 검출부(210)로부터 출력되는 고전압 펌핑 인에이블신호(ppe)에 응답하여 펄스 신호(osc1)를 발생시킨다.
마지막으로, 고전압 펌프부(241~244)는 오실레이터(230)로부터 인가되는 펄스신호(osc1)에 응답하여 고전압을 펌핑하되, 고전압 펌프부(241~244) 중의 일부는 제 2 제어신호(cs_vp)의 레벨에 따라 온 또는 오프되는 등 그 동작 여부가 결정된다. 즉, 고전압 펌프부(241~244) 중의 일부, 가령 고전압 펌프부(243, 244)는 반도체 장치가 액티브 동작 모드일 때, 즉 제 2 제어신호(cs_vp)가 로우레벨일 때에는 액티브 동작모드에 적합하도록 턴-온되어 동작하고; 반대로 반도체 장치가 스탠바이 동작 모드일 때, 즉 제 2 제어신호(cs_vp)가 하이레벨일 때에는 이에 응답하여 스탠바이 동작모드에 적합하도록 턴-오프된다. 상기에서, 전체 고전압 펌프부의 개수 및 반도체 장치가 스탠바이 동작 모드일 때 턴-오프되도록 설정되는 고전압 펌프부의 개수는, 시스템의 조건 및 필요 구동력 등에 따라 달리 설정될 수 있다.
이와 같이, 본 제 2 실시예에 따르면, 반도체 장치가 액티브 동작모드인지 스탠바이 동작모드인지의 여부에 따라 고전압에 의한 구동력을 조절하되, 특히 스탠바이 동작모드 하에서는 턴-온되는 고전압 펌프부의 개수를 감소시킴으로써, 반도체 장치의 전류 소모를 감소시키고 장치의 안정적인 동작특성을 확보할 수 있다.
아울러, 제 3 실시예로서, 상기 제 1 실시예와 제 2 실시예를 병합하여 도 5에 도시된 바와 같이 구현할 수도 있다. 즉, 고전압 레벨 검출부(310)는 제 1 실시예 및 제 2 실시예와 동일한 것을 이용하고, 오실레이터(330)는 제 1 실시예의 오실레이터(130)와 동일한 것을 이용하며, 고전압 펌프부(341~344)는 제 2 실시예의 고전압 펌프부(241~244)와 동일한 것을 이용한다. 그리고, 오실레이터&펌핑 동작제어부(320)는 제 1 실시예의 오실레이터 동작제어부(120) 및 제 2 실시예의 펌핑 동작 제어부(220)로부터 각각 출력되던 제어신호(cs_osc)와 제어신호(cs_vp)를 출력한다.
이 때, 제어신호(cs_osc)와 제어신호(cs_vp)는 동일한 신호일 수도 있고, 오실레이터(330)와 고전압 펌프부(341~344)의 동작을 독립적으로 제어하기 위하여 서로 다른 제어신호일 수도 있다. 만약, 제어신호(cs_osc)와 제어신호(cs_vp)가 동일한 신호일 경우에는, 오실레이터&펌핑 동작제어부(320)로는 도 2 또는 도 4에 도시된 오실레이터 동작제어부(120) 또는 펌핑동작 제어부(220)와 동일한 구성으로 구현할 수 있다.
이와 같이 구현된 제 3 실시예에 따른 고전압 펌핑장치는, 반도체 장치가 액티브 동작모드에서 스탠바이 동작모드로 전환될 경우 i) 오실레이터(330)로부터 출력되는 펄스신호(osc1)의 주기를 증가시키거나, ii) 고전압 펌프부(341~344) 중의 일부를 턴-오프시키거나, iii) 혹은 펄스신호(osc1)의 주기를 증가시킴과 동시에 고전압 펌프부(341~344) 중의 일부를 턴-오프시킴으로써, 스탠바이 동작모드 하에서의 고전압에 의한 전류구동력을 다양하게 조절할 수 있고, 이에 따라 반도체 장 치의 전류 소모를 감소시키고 장치의 안정적인 동작특성을 확보할 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 반도체 장치의 고전압 펌핑장치는 반도체 장치가 액티브 동작모드인지 스탠바이 동작모드인지의 여부에 따라 고전압에 의한 구동력을 조절하되, 특히 스탠바이 동작모드 하에서 오실레이터로부터 고전압 펌프부로 인가되는 펄스신호의 주기를 증가시키거나 고전압을 출력하는 고전압 펌프부의 개수를 감소시킴으로써, 반도체 장치의 전류 소모를 감소시키고 장치의 안정적인 동작특성을 확보할 수 있는 효과가 있다.

Claims (18)

  1. 고전압 레벨을 감지하여 고전압 펌핑 인에이블 신호를 발생시키는 고전압 레벨 검출부와;
    반도체 장치가 액티브 동작모드인지 스탠바이 동작모드인지의 여부에 따라 레벨천이되는 제 1 제어신호에 응답하여 오실레이터 동작 제어를 위한 제 2 제어신호를 출력하는 오실레이터 동작제어부와;
    상기 고전압 펌핑 인에이블 신호에 응답하여 소정의 펄스신호를 발생시키되, 상기 제 2 제어신호에 응답하여 상기 펄스신호의 주기를 변화시키는 오실레이터와;
    상기 오실레이터로부터 인가되는 펄스신호에 응답하여 소정 레벨의 고전압을 펌핑하는 고전압 펌프부를 포함하여 구성되는 고전압 펌핑장치.
  2. 제 1 항에 있어서,
    상기 제 1 제어신호가 반도체 장치가 스탠바이 모드임을 나타내는 소정 전압레벨을 소정시간 이상 유지하는 경우, 상기 오실레이터 동작제어부는 상기 오실레이터가 상기 펄스신호의 주기를 변화시키도록 상기 제 2 제어신호를 인에이블시키는 것을 특징으로 하는 고전압 펌핑장치.
  3. 제 2항에 있어서,
    상기 오실레이터 동작 제어부는 상기 제 1 제어신호를 버퍼링하는 버퍼부와, 상기 버퍼부로부터의 신호를 소정시간 지연시키는 지연부와, 상기 버퍼부로부터의 신호와 상기 지연부로부터의 신호를 논리연산하여 출력하는 논리부를 포함하여 구성되는 고전압 펌핑장치.
  4. 제 3항에 있어서,
    상기 논리부는 부정논리합 연산을 수행하는 노어게이터인 고전압 펌핑장치.
  5. 제 3항에 있어서,
    상기 버퍼부는 인버터인 고전압 펌핑장치.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 제 1 제어신호는 칩선택(chip select)신호인 고전압 펌핑장치.
  7. 고전압 레벨을 감지하여 고전압 펌핑 인에이블 신호를 발생시키는 고전압 레 벨 검출부와;
    반도체 장치가 액티브 동작모드인지 스탠바이 동작모드인지의 여부에 따라 레벨천이되는 제 1 제어신호에 응답하여 고전압 펌핑동작 제어를 위한 제 2 제어신호를 출력하는 펌핑 동작 제어부와;
    상기 고전압 펌핑 인에이블 신호에 응답하여 소정의 펄스신호를 발생시키는 오실레이터와;
    상기 오실레이터로부터 인가되는 펄스신호에 응답하여 소정 레벨의 고전압을 펌핑하되, 상기 제 2 제어신호에 의하여 동작여부가 결정되는 적어도 하나 이상의 고전압 펌프부를 포함하여 구성되는 고전압 펌핑장치.
  8. 제 7 항에 있어서,
    상기 제 1 제어신호가 반도체 장치가 스탠바이 모드임을 나타내는 소정 전압레벨을 소정시간 이상 유지하는 경우, 상기 펌핑 동작 제어부는 상기 고전압 펌프부 중의 일부를 턴-오프시키도록 상기 제 2 제어신호를 인에이블시키는 것을 특징으로 하는 고전압 펌핑장치.
  9. 제 8항에 있어서,
    상기 펌핑 동작 제어부는 상기 제 1 제어신호를 버퍼링하는 버퍼부와, 상기 버퍼부로부터의 신호를 소정시간 지연시키는 지연부와, 상기 버퍼부로부터의 신호와 상기 지연부로부터의 신호를 논리연산하여 출력하는 논리부를 포함하여 구성되는 고전압 펌핑장치.
  10. 제 9항에 있어서,
    상기 논리부는 부정논리합 연산을 수행하는 노어게이터인 고전압 펌핑장치.
  11. 제 9항에 있어서,
    상기 버퍼부는 인버터인 고전압 펌핑장치.
  12. 제 7항 내지 제 11항 중 어느 한 항에 있어서,
    상기 제 1 제어신호는 칩선택(chip select)신호인 고전압 펌핑장치.
  13. 고전압 레벨을 감지하여 고전압 펌핑 인에이블 신호를 발생시키는 고전압 레벨 검출부와;
    반도체 장치가 액티브 동작모드인지 스탠바이 동작모드인지의 여부에 따라 레벨천이되는 제 1 제어신호에 응답하여 오실레이터 동작 제어를 위한 제 2 제어신호 및 고전압 펌핑동작 제어를 위한 제 3 제어신호를 출력하는 오실레이터&펌핑 동작 제어부와;
    상기 고전압 펌핑 인에이블 신호에 응답하여 소정의 펄스신호를 발생시키되, 상기 제 2 제어신호에 응답하여 상기 펄스신호의 주기를 변화시키는 오실레이터와;
    상기 오실레이터로부터 인가되는 펄스신호에 응답하여 소정 레벨의 고전압을 펌핑하되, 상기 제 3 제어신호에 의하여 동작여부가 결정되는 적어도 하나 이상의 고전압 펌프부를 포함하여 구성되는 고전압 펌핑장치.
  14. 제 13 항에 있어서,
    상기 제 1 제어신호가 반도체 장치가 스탠바이 모드임을 나타내는 소정 전압레벨을 소정시간 이상 유지하는 경우, 상기 오실레이터&펌핑 동작 제어부는 상기 오실레이터가 상기 펄스신호의 주기를 변화시키도록 상기 제 2 제어신호를 인에이블시킴과 동시에, 상기 고전압 펌프부 중의 일부를 턴-오프시키도록 상기 제 3 제어신호를 인에이블시키는 것을 특징으로 하는 고전압 펌핑장치.
  15. 제 13항에 있어서,
    상기 오실레이터&펌핑 동작 제어부는 상기 제 1 제어신호를 버퍼링하는 버퍼 부와, 상기 버퍼부로부터의 신호를 소정시간 지연시키는 지연부와, 상기 버퍼부로부터의 신호와 상기 지연부로부터의 신호를 논리연산하여 출력하는 논리부를 포함하여 구성되는 고전압 펌핑장치.
  16. 제 15항에 있어서,
    상기 논리부는 부정논리합 연산을 수행하는 노어게이터인 고전압 펌핑장치.
  17. 제 15항에 있어서,
    상기 버퍼부는 인버터인 고전압 펌핑장치.
  18. 제 13항 내지 제 17항 중 어느 한 항에 있어서,
    상기 제 1 제어신호는 칩선택 신호인 고전압 펌핑장치.
KR1020050017013A 2005-02-28 2005-02-28 고전압 펌핑장치 KR101026379B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050017013A KR101026379B1 (ko) 2005-02-28 2005-02-28 고전압 펌핑장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050017013A KR101026379B1 (ko) 2005-02-28 2005-02-28 고전압 펌핑장치

Publications (2)

Publication Number Publication Date
KR20060095376A true KR20060095376A (ko) 2006-08-31
KR101026379B1 KR101026379B1 (ko) 2011-04-07

Family

ID=37625094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050017013A KR101026379B1 (ko) 2005-02-28 2005-02-28 고전압 펌핑장치

Country Status (1)

Country Link
KR (1) KR101026379B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930385B1 (ko) * 2007-06-27 2009-12-08 주식회사 하이닉스반도체 전압 펌핑 장치
KR100956779B1 (ko) * 2008-09-09 2010-05-12 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑전압 생성회로
KR101020278B1 (ko) * 2007-11-05 2011-03-07 주식회사 하이닉스반도체 내부전압 생성회로

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100572323B1 (ko) * 2003-12-11 2006-04-19 삼성전자주식회사 멀티레벨 고전압 발생장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930385B1 (ko) * 2007-06-27 2009-12-08 주식회사 하이닉스반도체 전압 펌핑 장치
KR101020278B1 (ko) * 2007-11-05 2011-03-07 주식회사 하이닉스반도체 내부전압 생성회로
KR100956779B1 (ko) * 2008-09-09 2010-05-12 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑전압 생성회로

Also Published As

Publication number Publication date
KR101026379B1 (ko) 2011-04-07

Similar Documents

Publication Publication Date Title
US20080019204A1 (en) Apparatus and Method for Supplying Power in Semiconductor Device
JP4243619B2 (ja) ランダムアクセスメモリにおいてスタンバイモードを実行するための方法と装置
KR100456595B1 (ko) 이중 전압 포트를 갖는 메모리 장치 및 이를 포함하는메모리 시스템
JP4834261B2 (ja) 昇圧電源発生回路
KR20110067506A (ko) 네거티브 내부전압 생성장치
KR101026379B1 (ko) 고전압 펌핑장치
KR100732756B1 (ko) 전압 펌핑장치
KR100378690B1 (ko) 대기전류를감소시킨반도체메모리용고전원발생장치
KR100798764B1 (ko) 반도체 메모리 소자 및 그 내부 전압 생성 방법
KR100576924B1 (ko) 고전압 발생 회로
US7724588B2 (en) Overdrive write method, write amplifier power generating circuit, and semiconductor memory device including the same
KR100419759B1 (ko) 워드선 선택전에 사전부팅이 가능한 부팅회로를 구비한메모리장치
KR20070101243A (ko) 고속 및 저전력 에스램 매크로 구조 및 방법
KR20070109221A (ko) 반도체 장치의 내부전압 생성회로
KR100870424B1 (ko) 내부 전압 생성 회로
KR100816729B1 (ko) 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치
JP4804609B2 (ja) セルアレイ電源の上昇を防止したメモリ回路
JP3633996B2 (ja) 半導体装置
KR100608373B1 (ko) 메모리 장치의 내부전압 제어 방법
KR100761371B1 (ko) 액티브 드라이버
US7652933B2 (en) Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption
KR20060008145A (ko) 반도체메모리소자
KR100557534B1 (ko) 내부 전원 전압 제어 장치 및 그 제어방법
JP4031546B2 (ja) 半導体装置
KR20000004517A (ko) 저전력 소모용 동기식 디램

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee