KR20000004517A - 저전력 소모용 동기식 디램 - Google Patents

저전력 소모용 동기식 디램 Download PDF

Info

Publication number
KR20000004517A
KR20000004517A KR1019980025961A KR19980025961A KR20000004517A KR 20000004517 A KR20000004517 A KR 20000004517A KR 1019980025961 A KR1019980025961 A KR 1019980025961A KR 19980025961 A KR19980025961 A KR 19980025961A KR 20000004517 A KR20000004517 A KR 20000004517A
Authority
KR
South Korea
Prior art keywords
power
high voltage
signal
synchronous dram
enable signal
Prior art date
Application number
KR1019980025961A
Other languages
English (en)
Inventor
배운종
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980025961A priority Critical patent/KR20000004517A/ko
Publication of KR20000004517A publication Critical patent/KR20000004517A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Abstract

본 발명은 저전력 소모용 동기식 디램에 관한 것으로, 특히 고전압 발생기의 동작을 제어하는 신호로 뱅크 액티브 명령신호뿐만 아니라, 파워-다운 모드로의 진입을 알려주는 클럭 인에이블신호 및 리프레쉬의 수행여부를 나타내는 비트라인 센스앰프 인에이블신호를 사용하여, 고전압 발생기를 필요시에만 인에이블시키도록 제어하므로써, 불필요하게 고전압을 발생시키는데 요구되었던 전력의 낭비를 제거할 수 있도록 한 저전력 소모용 동기식 디램에 관한 것이다.

Description

저전력 소모용 동기식 디램
본 발명은 저전력 소모용 동기식 디램에 관한 것으로, 보다 상세하게는 메모리소자가 액티브 동작중 파워-다운 모드로 진입하여 고전압이 불필요해지면 고전압 발생기가 동작되지 않도록 제어할 뿐만 아니라, 파워-다운 모드시에도 뱅크의 리프레쉬를 수행할 때에는 상기 고전압 발생기를 동작시키므로써, 불필요한 전력의 낭비를 막은 저전력 소모용 동기식 디램에 관한 것이다.
일반적으로, 종래의 디램(dynamic random access memory:DRAM)소자에서는 저전압·저전류에 대한 고려가 부족하였으나, 점차적으로 디램소자가 발전함에 따라, 저전압·저전류에 대한 관심이 높아지고 있으며, 이로인해 동기식 디램(synchronous DRAM: SDRAM)에서는 파워-다운 모드(power_down mode)에 대한 고려를 하고 있다.
또한, 종래의 디램소자는 제품의 스펙(SPEC)에서 ICC3P(액티브 동작중 파워-다운 모드로의 진입시 소모되는 전류량으로 ‘액티브 스탠-바이 전류(active stanby current)’라 칭함)가 파워-다운 모드와 파워-다운 모드가 아닌 경우에 대해 구별없이 사용된다.
그런데, 동기식 디램에서는 이를 구분하여 사용해야 함에도 불구하고, 종래의디램 소자에 따라 이의 구분없이 사용하게 되어 불필요한 전력의 낭비가 커지는 문제점이 발생한다.
도 1 은 종래의 디램소자에서 고전압 발생기의 동작 제어를 나타낸 블럭 구성도로, 뱅크 액티브(bank_act) 명령신호의 활성화여부에 따라 고전압(Vpp)의 발생여부를 제어하는 구동 제어부(10)와, 상기 구동 제어부(10)의 출력신호(act)에 따라 고전압 발생기(Vpp generator)를 인에이블시키는 신호(Vpp_en)를 선택적으로 발생하는 인에이블부(15)로 구성된다.
상기 구성에 의해, 종래에는 고전압 발생기는 뱅크 액티브(bank_act) 명령신호에 의해서만 활성화가 제어되어 상기 구동 제어부(10)의 출력신호(act)를 다르게 출력하므로, 동작(active)모드시에는 상기 고전압 발생기가 무조건 구동되고, 대기(stand_by)모드시에는 구동되지 않게 된다.
그래서, 액티브 동작 중 파워-다운모드(power_down mode)로 진입할 때와 같이, 동작(active)모드지만 고전압(Vpp) 발생이 필요없는 때에도 고전압(Vpp)을 무조건 발생시키게 되므로써 이에 따른 전력의 낭비가 발생되는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 액티브 동작중 파워-다운 모드로 진입하여 고전압이 불필요해지면 고전압 발생기가 동작되지 않도록 제어할 뿐만 아니라, 파워-다운 모드시에도 뱅크의 리프레쉬를 수행할 때에는 상기 고전압 발생기를 동작시키므로써, 불필요한 전력의 낭비를 막도록 한 저전력 소모용 동기식 디램을 제공하는데 있다.
도 1 은 종래의 디램소자에서 고전압 발생기의 동작 제어를 나타낸 블럭 구성도
도 2 는 본 발명에 따른 저전력 소모용 동기식 디램에서 고전압 발생기의 동작 제어를 나타낸 블럭 구성도
도 3 은 도 2 에 도시된 고전압 발생기의 구동 제어부를 나타낸 회로 구성도
<도면의 주요부분에 대한 부호의 설명>
10, 20: 구동 제어부 15, 25: 인에이블부
상기 목적을 달성하기 위하여, 본 발명은 고전압 발생기를 구비한 동기식 디램에 있어서,
뱅크 액티브 명령신호와 클럭 인에이블신호 및 비트라인 센스앰프 인에이블신호를 입력으로 하여 고전압의 발생여부를 결정하는 제어신호를 발생시키는 구동 제어부와,
상기 구동 제어부의 출력신호에 따라 상기 고전압 발생기를 선택적으로 인에이블하는 인에이블부를 구비하는 것을 특징으로 하는 저전력 소모용 동기식 디램이다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2 는 본 발명에 따른 저전력 소모용 동기식 디램에서 고전압 발생기의 동작 제어를 나타낸 블럭 구성도로, 뱅크 액티브(bank_act) 명령신호와 클럭 인에이블신호(cke) 및 비트라인 센스앰프 인에이블신호(blsa_en)를 입력으로 하여 고전압(Vpp)의 발생여부를 결정하는 제어신호(act)를 발생시키는 구동 제어부(20)와, 상기 구동 제어부(20)의 출력신호(act)에 따라 고전압 발생기를 선택적으로 인에이블하는 인에이블부(25)로 구성된다.
도 3 은 도 2 에 도시된 고전압 발생기의 구동 제어부(20)를 나타낸 회로 구성도로, 상기 클럭 인에이블신호(cke)와 상기 비트라인 센스앰프 인에이블 신호(blsa_en)를 각각 반전시키는 제1 및 제2 인버터(I1, I2)와, 상기 제1 및 제2 인버터(I1, I2) 출력신호를 입력으로 하여 논리조합하는 낸드게이트(NAND1)와, 상기 낸드게이트(NAND1)의 출력신호와 상기 뱅크 액티브(bank_act) 명령신호를 논리조합하는 또 하나의 낸드게이트(NAND2)로 구성된다.
이하, 상기 구성을 갖는 본 발명의 동작을 도면을 참조하며 살펴보기로 한다.
도 3 에 도시된 구동 제어부(20)는 1입력신호인 뱅크 액티브(bank_act) 명령신호의 상태에 따라 최종 출력신호(act)가 나머지 두신호(cke, blsa_en)의 상태에 상관없이 다르게 출력된다.
예를들어, 상기 뱅크 액티브(bank_act) 명령신호가 ‘로우’ 상태일 경우에는, 즉 대기모드시에는 다른 두 입력신호(cke, blsa_en)의 상태에 상관없이 구동 제어부(20)의 출력신호(act)는 ‘하이’가 출력된다. 그리고, 상기‘하이’레벨을 갖는 구동 제어부(20)의 출력신호(act)는 고전압 발생기의 인에이블부(25)로 전달되어 고전압 발생기를 디스에이블시킨다.
이에 따라, 동작(active)모드와 대기(stand_by)모드시의 고전압(Vpp) 발생여부를 달리 제어할 수 있게 된다.
그리고, 본 발명은 상기 뱅크 액티브(bank_en) 명령신호가 ‘하이’ 상태일 때에도 또 하나의 입력신호인 클럭 인에이블신호(cke)가 ‘로우’로 변환되면, 즉 액티브 동작 중 파워-다운 모드(power_down mode)로 진입하면, 나머지 입력신호인 비트라인 센스앰프 인에이블신호(blsa_en)의 상태에 따라 상기 구동 제어부(20)의 최종 출력신호(act)가 바뀌어 출력된다.
예를들어, 상기 클럭 인에이블신호(cke)가 ‘로우’이고 상기 비트라인 센스앰프 인에이블신호(blsa_en)가 ‘로우’로 디스에이블된 상태이면, 상기 낸드게이트(NAND1)의 출력은 ‘로우’가 되어, 상기 뱅크 액티브(bank_en) 명령신호가 ‘하이’인 동작상태에서도 상기 구동 제어부(20)의 최종 출력신호(act)로 ‘하이’를 출력하므로써, 결국 고전압 발생기를 디스에이블시키게 된다.
즉, 메모리소자가 동작중이더라도 파워-다운 모드(power_down mode)로 진입하게 되면 고전압(Vpp)을 발생시킬 필요가 없어지기 때문에, 이 때에 고전압 발생기가 동작하지 않도록 상기 동각에 의해 제어하게 되는 것이다.
또한, 파워-다운 모드(power_down mode)시에도 리프레쉬(refresh)를 수행할 때에는 고전압이 요구되기 때문에, 이를 위해 본 발명에서는 상기 비트라인 센스앰프 인에이블신호(blsa_en)에 의해 그 동작을 제어하고 있다.
즉, 리프레쉬(refresh)시에는 비트라인 센스앰프를 활성화시키게 되므로, 상기 구동 제어부(20)의 1입력신호인 비트라인 센스앰프 인에이블신호(blsa_en)가 활성화상태의 ‘하이’가 되어, 이때(동작중 파워-다운모드로 진입한 후 리프레쉬를 수행할 때) 상기 낸드게이트(NAND1)의 출력은 ‘하이’가 되어, 최종 출력신호(act)는 ‘로우’가 출력된다. 이에따라, 고전압 발생기는 인에이블되어 고전압(Vpp)이 발생되는 것이다.
이상에서 설명한 바와같이 본 발명에 따른 저전력 소모용 동기식 디램은 고전압 발생기의 동작을 제어하는 신호로 뱅크 액티브 명령신호뿐만 아니라, 파워-다운 모드로의 진입을 알려주는 클럭 인에이블신호 및 리프레쉬의 수행여부를 나타내는 비트라인 센스앰프 인에이블신호를 사용하여, 고전압 발생기를 필요시에만 인에이블시키도록 제어하므로써, 불필요하게 고전압을 발생시키는데 요구되었던 전력의 낭비를 제거할 수 있는 매우 뛰어난 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (3)

  1. 고전압 발생기를 구비한 동기식 디램에 있어서,
    뱅크 액티브 명령신호와 클럭 인에이블신호 및 비트라인 센스앰프 인에이블신호를 입력으로 하여 고전압의 발생여부를 결정하는 제어신호를 발생시키는 구동 제어부와,
    상기 구동 제어부의 출력신호에 따라 상기 고전압 발생기를 선택적으로 인에이블하는 인에이블부를 구비하는 것을 특징으로 하는 저전력 소모용 동기식 디램.
  2. 제 1 항에 있어서,
    상기 구동 제어부는,
    상기 클럭 인에이블신호와 상기 비트라인 센스앰프 인에이블 신호를 각각 반전시키는 제1 및 제2 인버터와,
    상기 제1 및 제2 인버터 출력신호를 입력으로 하여 논리조합하는 제1 논리소자와,
    상기 제1 논리소자의 출력신호와 상기 뱅크 액티브 명령신호를 논리조합하는 제2 논리소자를 구비하는 것을 특징으로 하는 저전력 소모용 동기식 디램.
  3. 제 2 항에 있어서,
    상기 제1 및 제2 논리소자는 낸드게이트인 것을 특징으로 하는 저전력 소모용 동기식 디램.
KR1019980025961A 1998-06-30 1998-06-30 저전력 소모용 동기식 디램 KR20000004517A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025961A KR20000004517A (ko) 1998-06-30 1998-06-30 저전력 소모용 동기식 디램

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025961A KR20000004517A (ko) 1998-06-30 1998-06-30 저전력 소모용 동기식 디램

Publications (1)

Publication Number Publication Date
KR20000004517A true KR20000004517A (ko) 2000-01-25

Family

ID=19542342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025961A KR20000004517A (ko) 1998-06-30 1998-06-30 저전력 소모용 동기식 디램

Country Status (1)

Country Link
KR (1) KR20000004517A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650713B1 (ko) * 2000-12-27 2006-11-27 주식회사 하이닉스반도체 비트 라인 센스 앰프
KR100665408B1 (ko) * 2004-11-08 2007-01-04 주식회사 하이닉스반도체 반도체 메모리 장치의 차동 증폭기 제어회로
KR100820781B1 (ko) * 2007-02-23 2008-04-11 주식회사 하이닉스반도체 비트라인 감지증폭기를 포함하는 반도체메모리소자 및구동방법
KR101008983B1 (ko) * 2008-01-02 2011-01-18 주식회사 하이닉스반도체 비트라인 센스앰프 회로

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650713B1 (ko) * 2000-12-27 2006-11-27 주식회사 하이닉스반도체 비트 라인 센스 앰프
KR100665408B1 (ko) * 2004-11-08 2007-01-04 주식회사 하이닉스반도체 반도체 메모리 장치의 차동 증폭기 제어회로
KR100820781B1 (ko) * 2007-02-23 2008-04-11 주식회사 하이닉스반도체 비트라인 감지증폭기를 포함하는 반도체메모리소자 및구동방법
US7995421B2 (en) 2007-02-23 2011-08-09 Hynix Semiconductor Inc. Semiconductor memory device with a sense amplifier controller for maintaining the connection of a previously selected memory cell array
KR101008983B1 (ko) * 2008-01-02 2011-01-18 주식회사 하이닉스반도체 비트라인 센스앰프 회로

Similar Documents

Publication Publication Date Title
KR20030015002A (ko) 페리(ｐｅｒｉ)용 전압 발생 회로와 이를 구비하는 반도체메모리 장치 및 전압 발생 방법
JPH10199244A (ja) 複合モード型基板電圧発生回路
KR20040100439A (ko) 동기식 반도체 메모리 소자
KR100591759B1 (ko) 반도체 메모리의 전원 공급장치
KR100225954B1 (ko) 전력 절감용 반도체 메모리 소자
KR100338967B1 (ko) 클럭 동기 시스템
KR100616496B1 (ko) 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치
KR20000004517A (ko) 저전력 소모용 동기식 디램
US6172932B1 (en) On-chip voltage generating device for semiconductor memory with reduced stand-by current
JPH1115742A (ja) メモリ・リフレッシュ制御回路
KR100587690B1 (ko) 어드레스 버퍼 회로 및 어드레스 버퍼 제어방법
KR100608373B1 (ko) 메모리 장치의 내부전압 제어 방법
KR960038979A (ko) 외부 입출력제어신호에 대한 입력버퍼회로의 관통전류를 제어할 수 있는 다이나믹형 반도체 기억장치
KR100816728B1 (ko) 반도체 메모리 장치
KR100816729B1 (ko) 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치
US20020009010A1 (en) Dynamic random access memory
KR20060095376A (ko) 고전압 펌핑장치
JPH05189961A (ja) 半導体記憶装置
KR100557534B1 (ko) 내부 전원 전압 제어 장치 및 그 제어방법
KR100483003B1 (ko) 반도체 메모리 장치
KR0154662B1 (ko) 동기형 디램의 클럭 인에이블 버퍼
KR100317319B1 (ko) 메모리 소자의 저전력 구동 회로
KR20030001868A (ko) 센스 앰프 전원제어회로
KR100280524B1 (ko) 저전력 고전압 발생기
KR100303187B1 (ko) 저전력 반도체소자의 고전압 발생장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination