KR20040100439A - 동기식 반도체 메모리 소자 - Google Patents

동기식 반도체 메모리 소자 Download PDF

Info

Publication number
KR20040100439A
KR20040100439A KR1020030032808A KR20030032808A KR20040100439A KR 20040100439 A KR20040100439 A KR 20040100439A KR 1020030032808 A KR1020030032808 A KR 1020030032808A KR 20030032808 A KR20030032808 A KR 20030032808A KR 20040100439 A KR20040100439 A KR 20040100439A
Authority
KR
South Korea
Prior art keywords
signal
self
mode
refresh
clock enable
Prior art date
Application number
KR1020030032808A
Other languages
English (en)
Other versions
KR100529033B1 (ko
Inventor
최홍석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0032808A priority Critical patent/KR100529033B1/ko
Priority to TW092137421A priority patent/TWI269298B/zh
Priority to US10/750,506 priority patent/US6912169B2/en
Priority to CNB200410037354XA priority patent/CN100421178C/zh
Publication of KR20040100439A publication Critical patent/KR20040100439A/ko
Application granted granted Critical
Publication of KR100529033B1 publication Critical patent/KR100529033B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 설계 기술에 관한 것으로, 특히 동기식 반도체 메모리 소자의 셀프 리프레시 관련 기술에 관한 것이다. 본 발명은 패키지 레벨 테스트를 통해 셀프 리프레시 모드에서의 주변회로의 동작 분석이 가능한 동기식 반도체 메모리 소자를 제공하는데 그 목적이 있다. 셀프 리프레시 구간 신호에 제어 받아 클럭인에이블 신호를 버퍼링하여 셀프 리프레시 모드 클럭인에이블 신호를 생성하기 위한 셀프 리프레시 모드용 클럭인에이블 버퍼링 수단; 상기 클럭인에이블 신호를 버퍼링하여 노말 모드 클럭인에이블 신호를 생성하기 위한 노말 모드용 클럭인에이블 버퍼링 수단; 상기 노말 모드 클럭인에이블 신호에 제어 받아 외부 클럭을 버퍼링하여 내부 클럭을 생성하기 위한 클럭 버퍼링 수단; 및 상기 셀프 리프레시 구간 신호 및 테스트 모드 신호를 입력 받아 테스트 셀프 리프레시 모드에서 상기 노말 모드용 클럭인에이블 버퍼링 수단을 인에이블 시키기 위한 테스트 모드 제어 수단을 구비하는 동기식 반도체 메모리 소자가 제공된다.

Description

동기식 반도체 메모리 소자{SYNCHRONOUS SEMICONDUCTOR MEMORY DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 동기식 반도체 메모리 소자의 셀프 리프레시 관련 기술에 관한 것이다.
최근의 반도체 메모리 분야의 주된 이슈는 집적도에서 동작 속도로 변모하고 있다. 이에 따라 DDR SDRAM(Double Data Rate Synchronous DRAM), RAMBUS DRAM 등의 고속 동기식 메모리가 반도체 메모리 분야의 새로운 화두로 떠오르고 있다.
동기식 메모리는 외부의 시스템 클럭에 동기되어 동작하는 메모리를 말하며, DRAM 중에서는 현재 양산 메모리 시장의 주류를 이루고 있는 SDRAM이 이에 속한다. SDRAM은 입/출력 동작을 클럭의 라이징 에지(rising edge)에 동기시켜 매 클럭마다 한번의 데이터 액세스를 수행하게 된다. 한편, DDR SDRAM 등의 고속 동기식 메모리는 클럭의 라이징 에지 뿐만 아니라, 폴링 에지(falling edge)에도 입/출력 동작이 동기되어 매 클럭마다 두번의 데이터 액세스가 가능하다.
한편, 반도체 메모리 소자 중에서도 DRAM은 SRAM이나 플래쉬 메모리와 달리 시간이 흐름에 따라 셀(입력된 정보를 저장하는 단위 유닛)에 저장된 정보가 사라지는 현상이 발생한다. 이러한 현상을 방지하기 위하여 외부에서 일정 주기마다 셀에 저장된 정보를 다시 기입해주는 동작을 수행하도록 하고 있으며, 이를 리프레시라 한다. 리프레시는 메모리 셀 어레이 안의 각 셀들이 가지는 리텐션 시간(retention time) 안에 적어도 한 번씩 워드라인을 띄워 데이터를 센싱하여 증폭시켜 주는 방식으로 행해진다. 여기서, 리텐션 시간이란 셀에 어떤 데이터를 기록한 후 리프레시 없이 데이터가 셀에서 유지될 수 있는 시간을 말한다.
리프레시 모드에는 노말 동작 중에 /RAS 및 /CAS 커맨드를 주기적으로 띄워 내부적으로 어드레스를 생성하여 해당 셀에 대한 리프레시를 수행하는 오토 리프레시 모드와, 노말 동작을 하지 않을 때 클럭인에이블 신호를 활성화 시키고 내부적으로 커맨드를 생성하여 수행하는 셀프 리프레시 모드가 있다. 오토 리프레시 모드와 셀프 리프레시 모드는 모두 커맨드를 받은 후 내부 카운터로부터 어드레스를 생성하여 수행되며, 요청이 들어올 때마다 이 어드레스가 순차적으로 증가하게 된다.
도 1은 종래기술에 따른 동기식 반도체 메모리 소자의 셀프 리프레시 회로의 블럭 다이어그램이다.
도 1을 참조하면, 종래기술에 따른 동기식 반도체 메모리 소자의 셀프 리프레시 회로는, 클럭인에이블 신호(CKE) 및 셀프 리프레시 구간 신호(self)를 입력 받아 셀프 리프레시 모드 클럭인에이블 신호(scke0)를 생성하기 위한 셀프 리프레시 모드용 클럭인에이블 버퍼(10)와, 클럭인에이블 신호(CKE) 및 커맨드(CMD)를 입력 받아 셀프 리프레시 모드로의 진입을 내부 회로에 알려주기 위한 리프레시 모드 진입 회로(12)와, 셀프 리프레시 모드 클럭인에이블 신호(scke0), 셀프 리프레시 펄스(selfpulse), 단위 리프레시 종료 펄스(refend)에 응답하여 안전한 셀프 리프레시 탈출 시점을 내부 회로에 알려주기 위한 셀프 리프레시 모드 탈출 회로(13)와, 리프레시 모드 진입 회로(12) 및 셀프 리프레시 모드 탈출 회로(13)의 출력에 응답하여 셀프 리프레시 구간 신호(self)를 생성하기 위한 셀프 리프레시 구간 신호 발생부(15)와, 셀프 리프레시 구간 신호(self)를 입력 받아 셀프 리프레시펄스(selfpulse)를 생성하기 위한 셀프 리프레시 펄스 발생부(16)와, 셀프 리프레시 펄스(selfpulse)를 카운트하여 내부 로우 어드레스(x-add)를 생성하기 위한 내부 로우 어드레스 카운터(17)를 구비한다.
여기서, 셀프 리프레시 모드 탈출 회로(13)는 셀프 리프레시 펄스(selfpulse)를 일 입력으로 하는 2-입력 노아 게이트(NOR1)와, 단위 리프레시 종료 펄스(refend) 및 래치 초기화 신호(rst)를 제1 및 제2 입력으로 하는 3-입력 노아 게이트(NOR2)와, 노아 게이트(NOR1)의 출력(노드 A) 및 셀프 리프레시 모드 클럭인에이블 신호(scke0)를 입력으로 하는 낸드 게이트(NAND1)를 구비한다. 2-입력 노아 게이트(NOR1)와 3-입력 노아 게이트(NOR2)는 각각 나머지 하나의 입력단이 서로의 출력단에 연결되어 크로스 커플드 노아 래치를 이루고 있다. 이 크로스 커플드 노아 래치는 셀프 리프레시 펄스(selfpulse)를 셋 신호로 사용하고 단위 리프레시 종료 펄스(refend)를 리셋 신호로 사용하는 RS 래치로서, 실제 리프레시 동작이 이루어지는 윈도우를 설정한다.
한편, 통상적으로 동기식 반도체 메모리 소자는 노말 동작을 위해, 리프레시 클럭인에이블 신호(CKE) 및 셀프 리프레시 구간 신호(self)의 반전 신호를 입력 받아 노말 모드 클럭인에이블 신호(scke1)를 생성하기 위한 노말 모드용 클럭인에이블 버퍼(11)와, 노말 모드 클럭인에이블 신호(scke1)에 제어 받아 외부 클럭(CLK)을 버퍼링하여 내부 클럭(clk)을 생성하기 위한 클럭 버퍼(14)를 구비하고 있다.
도 2는 상기 도 1의 회로의 타이밍 다이어그램이다.
도 2를 참조하면, 동기식 DRAM의 동작시 커맨드(CMD)와 클럭인에이블신호(CKE)의 조합에 의해 셀프 리프레시 모드로 진입하게 되면, 셀프 리프레시 회로는 셀프 리프레시 구간 동안 내부 로우 어드레스(x-add)를 순차적으로 증가시키고, 이 셀프 리프레시 구간에서 필요한 내부전원을 발생시키는 회로 이외의 대부분의 주변회로는 프리차지 상태를 유지하게 되어 DRAM의 소비전류가 최소인 상태가 된다. 셀프 리프레시 동작이 수행되는 동안 주변회로 중에서 동작하는 회로는 셀프 리프레시 모드용 클럭인에이블 버퍼(10)로서, 셀프 리프레시 모드에서 클럭인에이블 신호(CKE)의 논리레벨 로우에서 하이로의 천이를 검출한다. 만일, 셀프 리프레시 동작 중에 클럭인에이블 신호(CKE)의 논리레벨 로우에서 하이로의 천이가 발생하면 셀프 리프레시 모드 탈출을 수행한다.
한편, 셀프 리프레시 모드 구간에서 논리레벨 하이를 유지하는 셀프 리프레시 구간 신호(self)가 액티브된 상태에서 내부 발진 회로인 셀프 리프레시 펄스 발생부(16)가 작동하여 주기적인 신호인 셀프 리프레시 펄스(selfpulse)를 발생시킨다. 이 셀프 리프레시 펄스(selfpulse)가 발생할 때마다 내부 로우 어드레스 카운터(17)가 동작하여 해당 워드라인을 활성화 시키고 로우 액티브 시간(tRAS) 후 프리차지 시키는 것을 주기적으로 반복함으로써 메모리 셀 리프레시를 수행하게 된다. 이때, 단위 리프레시 종료 펄스(refend)는 셀프 리프레시 펄스(selfpulse)가 활성화된 시점으로부터 일정 시간(tRAS) 후에 활성화되어 클럭인에이블 신호(CKE)의 논리레벨 로우에서 하이로의 천이가 셀프 리프레시 펄스(selfpulse)와 단위 리프레시 종료 펄스(refend)의 활성화 시점 사이에 발생하더라도 셀프 리프레시 펄스(selfpulse)의 활성화를 기다린 후 셀프 리프레시 모드를 탈출하도록 하여 내부적인 로우 액티브 시간(tRAS) 스펙을 만족하도록 한다.
그러나, 상기와 같은 종래기술에 따르면, 셀프 리프레시 모드에서는 내부 클럭(clk)이 발생하지 않기 때문에 데이터 출력부를 포함한 나머지 주변회로는 동작하지 않게 되며, 이에 따라 메모리 테스트시 셀프 리프레시 모드에서의 주변회로의 동작 분석(예컨대, 셀프 리프레시 주기 모니터링)이 곤란한 문제점이 있었다.
물론, 패키지 이전 상태에서는 즉, 웨이퍼 레벨 테스트에서는 주변회로의 내부 노드를 직접 프로빙하여 셀프 리프레시 모드에서의 주변회로의 동작 분석이 가능하나, 패키지 레벨 테스트에서는 셀프 리프레시 모드에서의 주변회로의 동작 분석이 어려운 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 패키지 레벨 테스트를 통해 셀프 리프레시 모드에서의 주변회로의 동작 분석이 가능한 동기식 반도체 메모리 소자를 제공하는데 그 목적이 있다.
도 1은 종래기술에 따른 동기식 반도체 메모리 소자의 셀프 리프레시 회로의 블럭 다이어그램.
도 2는 상기 도 1의 회로의 타이밍 다이어그램.
도 3은 본 발명에 따른 동기식 반도체 메모리 소자의 블럭 다이어그램.
도 4는 본 발명의 일 실시예에 따른 동기식 반도체 메모리 소자의 셀프 리프레시 회로의 블럭 다이어그램.
도 5는 상기 도 4의 회로의 테스트 셀프 리프레시 모드 타이밍 다이어그램.
* 도면의 주요 부분에 대한 부호의 설명
100 : 셀프 리프레시 모드용 클럭인에이블 버퍼
200 : 노말 모드용 클럭인에이블 버퍼
210 : 테스트 모드 제어부
220 : 클럭 버퍼
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 셀프 리프레시 구간 신호에 제어 받아 클럭인에이블 신호를 버퍼링하여 셀프 리프레시 모드 클럭인에이블 신호를 생성하기 위한 셀프 리프레시 모드용 클럭인에이블 버퍼링 수단; 상기 클럭인에이블 신호를 버퍼링하여 노말 모드 클럭인에이블 신호를 생성하기 위한 노말 모드용 클럭인에이블 버퍼링 수단; 상기 노말 모드 클럭인에이블 신호에 제어 받아 외부 클럭을 버퍼링하여 내부 클럭을 생성하기 위한 클럭 버퍼링 수단; 및 상기 셀프 리프레시 구간 신호 및 테스트 모드 신호를 입력 받아 테스트 셀프 리프레시 모드에서 상기 노말 모드용 클럭인에이블 버퍼링 수단을 인에이블 시키기 위한 테스트 모드 제어 수단을 구비하는 동기식 반도체 메모리 소자가 제공된다.
또한, 본 발명의 다른 측면에 따르면, 클럭인에이블 신호 및 셀프 리프레시 구간 신호를 입력 받아 셀프 리프레시 모드 클럭인에이블 신호를 생성하기 위한 셀프 리프레시 모드용 클럭인에이블 버퍼링 수단; 상기 클럭인에이블 신호, 커맨드 및 테스트 모드 신호를 입력 받아 셀프 리프레시 모드로의 진입을 내부 회로에 알려주기 위한 리프레시 모드 진입 수단; 상기 테스트 모드 신호에 응답하여 테스트 셀프 리프레시 모드에서 상기 셀프 리프레시 펄스의 펄스 폭을 확대하기 위한 펄스폭 확대 수단; 상기 펄스폭 확대 수단의 출력 신호, 상기 셀프 리프레시 모드 클럭인에이블 신호, 단위 리프레시 종료 펄스에 응답하여 셀프 리프레시 탈출 시점을 내부 회로에 알려주기 위한 셀프 리프레시 모드 탈출 수단; 상기 리프레시 모드 진입 수단 및 상기 셀프 리프레시 모드 탈출 수단의 출력 신호를 입력 받아 상기 셀프 리프레시 구간 신호를 생성하기 위한 셀프 리프레시 구간 신호 발생 수단; 상기 셀프 리프레시 구간 신호를 입력 받아 상기 셀프 리프레시 펄스를 생성하기 위한 셀프 리프레시 펄스 발생 수단; 상기 클럭인에이블 신호를 입력 받아 노말 모드 클럭인에이블 신호를 생성하기 위한 노말 모드용 클럭인에이블 버퍼링 수단; 상기 노말 모드 클럭인에이블 신호에 제어 받아 외부 클럭을 버퍼링하여 내부 클럭을 생성하기 위한 클럭 버퍼링 수단; 상기 테스트 모드 신호, 상기 셀프 리프레시 모드 클럭인에이블 신호, 상기 셀프 리프레시 구간 신호에 응답하여 테스트 셀프 리프레시 모드에서 상기 노말 모드용 클럭인에이블 버퍼링 수단을 인에이블 시키고, 카운터 리셋 신호를 생성하기 위한 테스트 모드 제어 수단; 상기 카운터 리셋 신호에 의해 초기화되며, 셀프 리프레시 펄스를 카운트하여 내부 로우 어드레스를 생성하기 위한 내부 로우 어드레스 카운팅 수단; 및 내부 로우 어드레스 카운팅 수단으로부터 출력된 내부 로우 어드레스의 초기화 상태를 검출하여 데이터 출력핀를 통해 플래그 신호를 출력하기 위한 초기화 어드레스 검출 수단을 구비하는 동기식 반도체 메모리 소자가 제공된다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 3은 본 발명에 따른 동기식 반도체 메모리 소자의 블럭 다이어그램이다.
도 3을 참조하면, 본 발명에 따른 동기식 반도체 메모리 소자는, 셀프 리프레시 구간 신호(self)에 제어 받아 클럭인에이블 신호(CKE)를 버퍼링하여 셀프 리프레시 모드 클럭인에이블 신호(scke0)를 생성하기 위한 셀프 리프레시 모드용 클럭인에이블 버퍼(100)와, 클럭인에이블 신호(CKE)를 버퍼링하여 노말 모드 클럭인에이블 신호(scke1)를 생성하기 위한 노말 모드용 클럭인에이블 버퍼(200)와, 셀프리프레시 구간 신호(self) 및 테스트 모드 신호(tm)를 입력 받아 테스트 셀프 리프레시 모드에서 노말 모드용 클럭인에이블 버퍼(200)를 인에이블 시키기 위한 테스트 모드 제어부(210)와, 노말 모드 클럭인에이블 신호(scke1)에 제어 받아 외부 클럭(CLK)을 버퍼링하여 내부 클럭(clk)을 생성하기 위한 클럭 버퍼(220)를 구비한다.
이하, 상기 도 3의 동기식 반도체 메모리 소자의 동작을 간략히 살펴본다.
우선, 노말 모드에서는 셀프 리프레시 구간 신호(self)가 비활성화되므로, 테스트 모드 신호(tm)에 관계 없이 셀프 리프레시 모드용 클럭인에이블 버퍼(100)는 디스에이블 되고, 노말 모드용 클럭인에이블 버퍼(200)는 인에이블 되어 클럭 버퍼(220)로부터 내부 클럭(clk)이 출력된다. 따라서, 노말 모드에서는 실제 동작 상황이던지 테스트 상황이던지 간에 데이터 출력부를 비롯한 주변회로가 인에이블 된다.
다음으로, 셀프 리프레시 모드에서는 실제 동작 상황과 테스트 상황에서 각각 다르게 동작하게 된다. 먼저, 실제 동작 상황의 셀프 리프레시 모드에서는 셀프 리프레시 구간 신호(self)가 활성화 되므로 셀프 리프레시 모드용 클럭인에이블 버퍼(100)가 인에이블 된다. 이때 테스트 모드 신호(tm)는 비활성화 상태이므로 테스트 모드 제어부(210)의 출력 신호는 비활성화 되고, 결국 노말 모드용 클럭인에이블 버퍼(200)는 디스에이블 되어 데이터 출력부를 비롯한 주변회로 역시 디스에이블 된다. 한편, 테스트 상황의 셀프 리프레시 모드(테스트 셀프 리프레시 모드)에서는 셀프 리프레시 구간 신호(self)와 테스트 모드 신호(tm)가 모두 활성화 되기때문에 셀프 리프레시 모드용 클럭인에이블 버퍼(100)는 물론, 노말 모드용 클럭인에이블 버퍼(200) 또한 인에이블 된다.
즉, 본 발명에 따르면, 테스트 셀프 리프레시 모드에서 내부 클럭(clk)이 발생되고, 이에 따라 데이터 출력부를 비롯한 주변회로가 인에이블 된 상태이므로, 패키지 레벨 테스트를 통한 셀프 리프레시 모드에서의 주변회로의 동작 분석이 가능해진다.
도 4는 본 발명의 일 실시예에 따른 동기식 반도체 메모리 소자의 셀프 리프레시 회로의 블럭 다이어그램이다.
도 4를 참조하면, 본 실시예에 따른 동기식 반도체 메모리 소자의 셀프 리프레시 회로는, 클럭인에이블 신호(CKE) 및 셀프 리프레시 구간 신호(self)를 입력 받아 셀프 리프레시 모드 클럭인에이블 신호(scke0)를 생성하기 위한 셀프 리프레시 모드용 클럭인에이블 버퍼(20)와, 클럭인에이블 신호(CKE), 커맨드(CMD) 및 테스트 모드 신호(tm)를 입력 받아 셀프 리프레시 모드로의 진입을 내부 회로에 알려주기 위한 리프레시 모드 진입 회로(22)와, 테스트 모드 신호(tm)에 응답하여 테스트 셀프 리프레시 모드에서 셀프 리프레시 펄스(selfpulse)의 펄스 폭을 확대하기 위한 펄스폭 확대부(30)와, 펄스폭 확대부(30)의 출력 신호(selfpulse_tm), 셀프 리프레시 모드 클럭인에이블 신호(scke0), 단위 리프레시 종료 펄스(refend)에 응답하여 셀프 리프레시 탈출 시점을 내부 회로에 알려주기 위한 셀프 리프레시 모드 탈출 회로(23)와, 리프레시 모드 진입 회로(22) 및 셀프 리프레시 모드 탈출 회로(23)의 출력을 입력 받아 셀프 리프레시 구간 신호(self)를 생성하기 위한 셀프 리프레시 구간 신호 발생부(25)와, 셀프 리프레시 구간 신호(self)를 입력 받아 셀프 리프레시 펄스(selfpulse)를 생성하기 위한 셀프 리프레시 펄스 발생부(26)와, 테스트 모드 신호(tm), 셀프 리프레시 모드 클럭인에이블 신호(scke0), 셀프 리프레시 구간 신호(self)에 응답하여 테스트 셀프 리프레시 모드에서 내부 클럭 경로를 인에이블 시키고, 카운터 리셋 신호(/rst_cnt)를 생성하기 위한 테스트 모드 제어부(29)와, 테스트 모드 제어부(29)의 출력 및 클럭인에이블 신호(CKE)를 입력 받아 노말 모드 클럭인에이블 신호(scke1)를 생성하기 위한 노말 모드용 클럭인에이블 버퍼(21)와, 노말 모드 클럭인에이블 신호(scke1)에 제어 받아 외부 클럭(CLK)을 버퍼링하여 내부 클럭(clk)을 생성하기 위한 클럭 버퍼(24)와, 카운터 리셋 신호(/rst_cnt)에 의해 초기화되며, 셀프 리프레시 펄스(selfpulse)를 카운트하여 내부 로우 어드레스를 생성하기 위한 내부 로우 어드레스 카운터(27)와, 내부 로우 어드레스 카운터(27)로부터 출력된 내부 로우 어드레스의 각 비트가 모두 '0'인 초기화 상태를 검출하여 데이터 출력핀(DQ)를 통해 플래그 신호를 출력하기 위한 제로('0') 어드레스 검출부(28)를 구비한다.
여기서, 셀프 리프레시 모드 탈출 회로(23)는 펄스폭 확대부(30)의 출력을 일 입력으로 하는 2-입력 노아 게이트(NOR3)와, 단위 리프레시 종료 펄스(refend) 및 래치 초기화 신호(rst)를 제1 및 제2 입력으로 하는 3-입력 노아 게이트(NOR4)와, 노아 게이트(NOR3)의 출력(노드 A) 및 셀프 리프레시 모드 클럭인에이블 신호(scke0)를 입력으로 하는 낸드 게이트(NAND2)를 구비한다. 2-입력 노아 게이트(NOR3)와 3-입력 노아 게이트(NOR4)는 각각 나머지 하나의 입력단이 서로의출력단에 연결되어 크로스 커플드 노아 래치를 이루고 있다. 이 크로스 커플드 노아 래치는 펄스폭 확대부(30)의 출력(펄스폭이 확대된 셀프 리프레시 펄스)을 셋 신호로 사용하고 단위 리프레시 종료 펄스(refend)를 리셋 신호로 사용하는 RS 래치로서, 노말 셀프 리프레시 모드에서 실제 리프레시 동작이 이루어지는 윈도우를 설정하여 안전한 셀프 리프레시 모드 탈출이 이루어지도록 하고, 테스트 셀프 리프레시 모드에서는 클럭인에이블 신호(CKE)의 천이에 관계 없이 셀프 리프레시 탈출이 이루어지지 않도록 한다.
그리고, 테스트 모드 제어부(29)는 테스트 모드 신호(tm) 및 셀프 리프레시 모드 클럭인에이블 신호(scke0)를 입력으로 하여 카운터 리셋 신호(/rst_cnt)를 출력하기 위한 낸드 게이트(NAND3)와, 카운터 리셋 신호(/rst_cnt) 및 셀프 리프레시 구간 신호(self)를 입력으로 하여 노말 모드용 클럭인에이블 버퍼(21)의 인에이블 신호를 출력하기 위한 낸드 게이트(NAND4)를 구비한다.
도 5는 상기 도 4의 회로의 테스트 셀프 리프레시 모드 타이밍 다이어그램으로서, 이하 이를 참조하여 상기 도 4의 회로의 동작을 살펴본다.
우선, 노말 셀프 리프레시 모드에서의 동작을 살펴본다.
노말 셀프 리프레시 모드에서는, 즉 테스트 모드 신호(tm)가 논리레벨 로우로 비활성화 된 경우에는 리프레시 모드 진입 회로(24)에 의해 리프레시 모드가 개시되고, 셀프 리프레시 모드용 클럭인에이블 버퍼(20)가 인에이블 되어 셀프 리프레시 구간 신호(self) 및 셀프 리프레시 펄스(selfpulse)가 활성화되며, 내부 로우 어드레스 카운터(27)에서 셀프 리프레시 펄스(selfpulse)를 카운팅함으로써 내부로우 어드레스를 순차적으로 출력하여 셀프 리프레시 동작을 수행하게 된다. 이때, 펄스폭 확대부(30)는 디스에이블 되어 셀프 리프레시 펄스(selfpulse)는 확대되지 않는다.
한편, 노말 셀프 리프레시 모드에서는 테스트 모드 신호(tm)가 논리레벨 로우로 비활성화 되어 있으므로, 셀프 리프레시 모드 클럭인에이블 신호(SCKE0)의 상태(CKE의 파형 참조)와 관계 없이 테스트 모드 제어부(29)의 낸드 게이트(NAND3)가 디스에이블 되어 논리레벨 하이로 비활성화된 카운터 리셋 신호(/rst_cnt)를 출력하기 때문에 낸드 게이트(NAND4)는 인버터로 동작하여 노말 모드용 클럭인에이블 버퍼(21)는 디스에이블 되고, 이에 따라 클럭 버퍼(24) 또한 디스에이블 되어 내부 클럭(clk)이 발생하지 않게 된다. 이상의 과정은 종래기술(도 1 참조)의 노말 셀프 리프레시 모드와 동일하다고 할 수 있다.
다음으로, 테스트 셀프 리프레시 모드에서의 동작을 살펴본다.
테스트 셀프 리프레시 모드에서는, 즉 테스트 모드 신호(tm)가 논리레벨 하이로 활성화 된 경우에는 셀프 리프레시 진입 후 일정 시간이 경과하여 클럭인에이블 신호(CKE)의 논리레벨 로우로부터 하이로의 천이가 발생하더라도 셀프 리프레시 동작이 계속하여 수행된다. 테스트 셀프 리프레시 모드에서는 펄스폭 확대부(30)에서 셀프 리프레시 펄스(selfpulse)의 펄스 폭이 충분히 확대되어 그 활성화 구간이 단위 리프레시 종료 펄스(refend)의 활성화 구간과 오버랩 되는 신호(selfpulse_tm)가 된다. 이 경우, 단위 리프레시 종료 펄스(refend)가 활성화 되더라도 노드 A가 논리레벨 로우 상태를 유지하여 클럭인에이블 신호(CKE)가 논리레벨 로우로부터 하이로의 천이가 발생하더라도 셀프 리프레시 모드 탈출이 발생하지 않게 된다.
한편, 클럭인에이블 신호(CKE)가 하이로 천이되면, 테스트 모드 신호(tm)는 논리레벨 하이 상태이고 셀프 리프레시 모드 클럭인에이블 신호(scke0)가 논리레벨 하이 상태이므로, 테스트 모드 제어부(29)의 낸드 게이트(NAND3)는 논리레벨 로우로 활성화된 카운터 리셋 신호(/rst_cnt)를 출력한다. 이에 따라 노말 모드용 클럭 인에이블 버퍼(21)가 인에이블 되고, 클럭 버퍼(24) 역시 인에이블 되어 내부 클럭(clk)이 발생하게 된다. 내부 클럭(clk)이 발생한 상태에서는 주변회로의 동작이 가능하고, 데이터 출력 또한 가능하게 된다.
그리고, 클럭인에이블 신호(CKE)의 논리레벨 로우로부터 하이로의 천이가 발생할 때 카운터 리셋 신호(/rst_cnt)가 활성화 되어 내부 로우 어드레스 카운터(27)가 초기화 되고, 이후 로우 어드레스 카운터(27)에 의해 내부 로우 어드레스가 순차적으로 출력된다.
한편, 제로('0') 어드레스 검출부(28)는 내부 로우 어드레스 카운터(27)로부터 출력되는 내부 로우 어드레스(x-add)의 각 비트가 모두 논리레벨 로우('0')가 되는 상태를 검출하여 데이터 출력핀(DQ)으로 논리레벨 하이의 플래그 신호를 출력함으로써 모든 내부 로우 어드레스(x-add)의 각 비트가 논리레벨 로우인 상태(초기화 상태)임을 알린다. 이후에도 테스트 셀프 리프레시 모드가 진행 중인 상태이므로 셀프 리프레시 펄스(selfpulse)에 의해 내부 로우 어드레스 카운터(27)가 순차적으로 증가하여 다시 모든 어드레스가 논리레벨 로우인 상태가 되는 경우가 발생할 것이며, 제로('0') 어드레스 검출부(28)는 이를 검출하여 데이터 출력핀(DQ)을 통해 다시 논리레벨 하이 상태의 플래그 신호를 출력하게 된다.
결국, 데이터 출력핀(DQ)을 통해 출력되는 플래그 신호간의 간격이 모든 셀에 대한 셀프 리프레시를 수행하는데 필요한 리프레시 시간(tREF)에 해당하므로, 패키지 레벨 테스트를 통해 정확한 셀프 리프레시 주기를 분석할 수 있게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
전술한 본 발명은 셀프 리프레시 모드에서 동기식 반도체 메모리의 주변회로의 동작을 분석할 수 있는 효과가 있으며, 이에 따라 동기식 반도체 메모리의 동작 특성을 개선할 수 있다. 특히, 셀프 리프레시 주기를 모니터링하여 원하는 영역을 벗어난 경우, 패키지 레벨에서 가능한 전기적 퓨즈-컷(eletrical fuse-cut operation)을 수행하여 셀프 리프레시 주기를 조절할 수 있다.

Claims (9)

  1. 셀프 리프레시 구간 신호에 제어 받아 클럭인에이블 신호를 버퍼링하여 셀프 리프레시 모드 클럭인에이블 신호를 생성하기 위한 셀프 리프레시 모드용 클럭인에이블 버퍼링 수단;
    상기 클럭인에이블 신호를 버퍼링하여 노말 모드 클럭인에이블 신호를 생성하기 위한 노말 모드용 클럭인에이블 버퍼링 수단;
    상기 노말 모드 클럭인에이블 신호에 제어 받아 외부 클럭을 버퍼링하여 내부 클럭을 생성하기 위한 클럭 버퍼링 수단; 및
    상기 셀프 리프레시 구간 신호 및 테스트 모드 신호를 입력 받아 테스트 셀프 리프레시 모드에서 상기 노말 모드용 클럭인에이블 버퍼링 수단을 인에이블 시키기 위한 테스트 모드 제어 수단
    을 구비하는 동기식 반도체 메모리 소자.
  2. 클럭인에이블 신호 및 셀프 리프레시 구간 신호를 입력 받아 셀프 리프레시 모드 클럭인에이블 신호를 생성하기 위한 셀프 리프레시 모드용 클럭인에이블 버퍼링 수단;
    상기 클럭인에이블 신호, 커맨드 및 테스트 모드 신호를 입력 받아 셀프 리프레시 모드로의 진입을 내부 회로에 알려주기 위한 리프레시 모드 진입 수단;
    상기 테스트 모드 신호에 응답하여 테스트 셀프 리프레시 모드에서 상기 셀프 리프레시 펄스의 펄스 폭을 확대하기 위한 펄스폭 확대 수단;
    상기 펄스폭 확대 수단의 출력 신호, 상기 셀프 리프레시 모드 클럭인에이블 신호, 단위 리프레시 종료 펄스에 응답하여 셀프 리프레시 탈출 시점을 내부 회로에 알려주기 위한 셀프 리프레시 모드 탈출 수단;
    상기 리프레시 모드 진입 수단 및 상기 셀프 리프레시 모드 탈출 수단의 출력 신호를 입력 받아 상기 셀프 리프레시 구간 신호를 생성하기 위한 셀프 리프레시 구간 신호 발생 수단;
    상기 셀프 리프레시 구간 신호를 입력 받아 상기 셀프 리프레시 펄스를 생성하기 위한 셀프 리프레시 펄스 발생 수단;
    상기 클럭인에이블 신호를 입력 받아 노말 모드 클럭인에이블 신호를 생성하기 위한 노말 모드용 클럭인에이블 버퍼링 수단;
    상기 노말 모드 클럭인에이블 신호에 제어 받아 외부 클럭을 버퍼링하여 내부 클럭을 생성하기 위한 클럭 버퍼링 수단;
    상기 테스트 모드 신호, 상기 셀프 리프레시 모드 클럭인에이블 신호, 상기 셀프 리프레시 구간 신호에 응답하여 테스트 셀프 리프레시 모드에서 상기 노말 모드용 클럭인에이블 버퍼링 수단을 인에이블 시키고, 카운터 리셋 신호를 생성하기 위한 테스트 모드 제어 수단;
    상기 카운터 리셋 신호에 의해 초기화되며, 셀프 리프레시 펄스를 카운트하여 내부 로우 어드레스를 생성하기 위한 내부 로우 어드레스 카운팅 수단; 및
    내부 로우 어드레스 카운팅 수단으로부터 출력된 내부 로우 어드레스의 초기화 상태를 검출하여 데이터 출력핀를 통해 플래그 신호를 출력하기 위한 초기화 어드레스 검출 수단
    을 구비하는 동기식 반도체 메모리 소자.
  3. 제2항에 있어서,
    상기 펄스폭 확대 수단은,
    테스트 셀프 리프레시 모드에서 상기 셀프 리프레시 펄스의 활성화 구간이 상기 단위 리프레시 종료 펄스의 활성화 구간과 오버랩 되도록 상기 셀프 리프레시 펄스의 펄스폭을 확대하는 것을 특징으로 하는 동기식 반도체 메모리 소자.
  4. 제3항에 있어서,
    상기 셀프 리프레시 모드 탈출 수단은 상기 펄스폭 확대 수단의 출력 신호를 셋 신호로 사용하고, 상기 단위 리프레시 종료 펄스를 리셋 신호로 사용하는 SR 래치와,
    상기 SR 래치의 출력 신호와 상기 셀프 리프레시 모드 클럭인에이블 신호를 입력으로 하는 논리 조합 수단을 구비하는 것을 특징으로 하는 동기식 반도체 메모리 소자.
  5. 제4항에 있어서,
    상기 SR 래치는 크로스 커플드 노아 래치인 것을 특징으로 하는 동기식 반도체 메모리 소자.
  6. 제5항에 있어서,
    상기 논리 조합 수단은 낸드 게이트를 구비하는 것을 특징으로 하는 동기식 반도체 메모리 소자.
  7. 제2항에 있어서,
    상기 테스트 모드 제어 수단은,
    상기 테스트 모드 신호와 상기 셀프 리프레시 모드 클럭인에이블 신호를 입력으로 하여 상기 카운터 리셋 신호를 출력하기 위한 제1 논리 조합 수단과,
    상기 카운터 리셋 신호와 상기 셀프 리프레시 구간 신호를 입력으로 하는 제2 논리 조합 수단을 구비하는 것을 특징으로 하는 동기식 반도체 메모리 소자.
  8. 제7항에 있어서,
    상기 제1 및 제2 논리 조합 수단은 각각 낸드 게이트를 구비하는 것을 특징으로 하는 동기식 반도체 메모리 소자.
  9. 제2항에 있어서,
    상기 초기화 어드레스 검출 수단은 상기 내부 로우 어드레스의 각 비트가 모두 제로인 상태를 검출하는 것을 특징으로 하는 동기식 반도체 메모리 소자.
KR10-2003-0032808A 2003-05-23 2003-05-23 동기식 반도체 메모리 소자 KR100529033B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2003-0032808A KR100529033B1 (ko) 2003-05-23 2003-05-23 동기식 반도체 메모리 소자
TW092137421A TWI269298B (en) 2003-05-23 2003-12-30 Synchronous semiconductor memory device
US10/750,506 US6912169B2 (en) 2003-05-23 2003-12-31 Synchronous semiconductor memory device
CNB200410037354XA CN100421178C (zh) 2003-05-23 2004-04-27 用于控制同步半导体存储装置中自我刷新操作的控制设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0032808A KR100529033B1 (ko) 2003-05-23 2003-05-23 동기식 반도체 메모리 소자

Publications (2)

Publication Number Publication Date
KR20040100439A true KR20040100439A (ko) 2004-12-02
KR100529033B1 KR100529033B1 (ko) 2005-11-17

Family

ID=33448214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0032808A KR100529033B1 (ko) 2003-05-23 2003-05-23 동기식 반도체 메모리 소자

Country Status (4)

Country Link
US (1) US6912169B2 (ko)
KR (1) KR100529033B1 (ko)
CN (1) CN100421178C (ko)
TW (1) TWI269298B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922884B1 (ko) * 2009-03-03 2009-10-20 주식회사 하이닉스반도체 반도체메모리소자
US7898891B2 (en) 2007-01-03 2011-03-01 Hynix Semiconductor Inc. Semiconductor memory device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100573831B1 (ko) * 2004-03-03 2006-04-26 주식회사 하이닉스반도체 안정적으로 셀프리프레쉬모드의 진입 및 탈출을 수행하는반도체 메모리 소자
KR100623601B1 (ko) * 2005-03-31 2006-09-14 주식회사 하이닉스반도체 반도체 메모리 장치
KR100670657B1 (ko) * 2005-06-30 2007-01-17 주식회사 하이닉스반도체 반도체 메모리 소자
KR100646941B1 (ko) * 2005-07-25 2006-11-23 주식회사 하이닉스반도체 고주파수에서 안정적으로 파워 모드를 제어하기 위한반도체 메모리 장치 및 그것의 파워 모드 제어방법
US7619942B2 (en) * 2005-09-29 2009-11-17 Hynix Semiconductor Inc. Multi-port memory device having self-refresh mode
JP4816911B2 (ja) * 2006-02-07 2011-11-16 日本電気株式会社 メモリの同期化方法及びリフレッシュ制御回路
KR100800146B1 (ko) * 2006-05-23 2008-02-01 주식회사 하이닉스반도체 셀프 리프레쉬 모드 시 티라스 조절 회로
KR100718050B1 (ko) * 2006-08-11 2007-05-14 주식회사 하이닉스반도체 카운터 회로 및 그 동작 방법
KR100892642B1 (ko) * 2007-06-26 2009-04-09 주식회사 하이닉스반도체 반도체 집적회로의 드라이버 저항값 조정장치
KR100845810B1 (ko) * 2007-08-14 2008-07-14 주식회사 하이닉스반도체 웨이퍼 번인 테스트 회로
KR100942973B1 (ko) * 2008-06-30 2010-02-17 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 리셋 제어 회로
JP2010135032A (ja) * 2008-12-08 2010-06-17 Renesas Electronics Corp 半導体記憶装置及びセルフリフレッシュテスト方法
US7869300B2 (en) * 2009-04-29 2011-01-11 Agere Systems Inc. Memory device control for self-refresh mode
KR101096255B1 (ko) * 2009-06-26 2011-12-22 주식회사 하이닉스반도체 카운터 제어신호 생성회로 및 리프레쉬회로
KR101039859B1 (ko) * 2009-07-03 2011-06-09 주식회사 하이닉스반도체 반도체 메모리 장치
TWI449042B (zh) * 2010-02-25 2014-08-11 Elite Semiconductor Esmt 半導體記憶元件之自我更新電路及其方法
US8446793B2 (en) * 2010-03-31 2013-05-21 Hynix Semiconductor Inc. Semiconductor memory device including clock control circuit and method for operating the same
US8630141B2 (en) * 2011-01-28 2014-01-14 Micron Technology, Inc. Circuits and methods for providing refresh addresses and alternate refresh addresses to be refreshed
KR101921248B1 (ko) * 2011-06-29 2018-11-22 에스케이하이닉스 주식회사 셀프 리프레쉬 제어회로 및 이를 포함하는 메모리
KR20130049656A (ko) * 2011-11-04 2013-05-14 에스케이하이닉스 주식회사 셀프리프레쉬펄스 생성회로
US9875785B2 (en) * 2015-10-01 2018-01-23 Qualcomm Incorporated Refresh timer synchronization between memory controller and memory
KR20200116814A (ko) * 2019-04-02 2020-10-13 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
KR20210114639A (ko) 2020-03-11 2021-09-24 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리의 동작 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313428A (en) 1987-11-12 1994-05-17 Sharp Kabushiki Kaisha Field memory self-refreshing device utilizing a refresh clock signal selected from two separate clock signals
JPH06282985A (ja) 1993-03-30 1994-10-07 Hitachi Ltd ダイナミック型ｒａｍ
JPH07169266A (ja) 1993-12-15 1995-07-04 Matsushita Electric Ind Co Ltd 半導体メモリ
JPH07182857A (ja) 1993-12-24 1995-07-21 Toshiba Corp マイコンシステム
JPH07182855A (ja) 1993-12-24 1995-07-21 Sony Corp 半導体記憶装置及び半導体記憶装置の検査方法
US5450364A (en) * 1994-01-31 1995-09-12 Texas Instruments Incorporated Method and apparatus for production testing of self-refresh operations and a particular application to synchronous memory devices
US5446695A (en) 1994-03-22 1995-08-29 International Business Machines Corporation Memory device with programmable self-refreshing and testing methods therefore
JP2606669B2 (ja) 1994-09-22 1997-05-07 日本電気株式会社 半導体記憶装置
US5940851A (en) 1996-11-27 1999-08-17 Monolithic Systems, Inc. Method and apparatus for DRAM refresh using master, slave and self-refresh modes
US6118719A (en) 1998-05-20 2000-09-12 International Business Machines Corporation Self-initiated self-refresh mode for memory modules
US6084813A (en) 1998-06-04 2000-07-04 Canon Kabushiki Kaisha Apparatus and method for controlling memory backup using main power supply and backup power supply
JP2000030438A (ja) 1998-07-10 2000-01-28 Mitsubishi Electric Corp 同期型半導体記憶装置
JP4454083B2 (ja) 1999-11-29 2010-04-21 株式会社ルネサステクノロジ 半導体記憶装置
US6249473B1 (en) 2000-02-21 2001-06-19 Vanguard International Semiconductor Corporation Power down system for regulated internal voltage supply in DRAM
JP2002216472A (ja) 2001-01-22 2002-08-02 Nec Corp 半導体記憶装置
JP4817510B2 (ja) 2001-02-23 2011-11-16 キヤノン株式会社 メモリコントローラ及びメモリ制御装置
JP2002358799A (ja) 2001-05-30 2002-12-13 Nec Microsystems Ltd セルフリフレッシュ機能を備えた半導体記憶装置およびその検査方法
JP2002367370A (ja) * 2001-06-07 2002-12-20 Mitsubishi Electric Corp 半導体記憶装置
CN1303612C (zh) * 2001-08-01 2007-03-07 联华电子股份有限公司 选择性存储器刷新电路与刷新方法
JP2003203497A (ja) * 2002-01-08 2003-07-18 Mitsubishi Electric Corp 半導体記憶装置
US6741515B2 (en) * 2002-06-18 2004-05-25 Nanoamp Solutions, Inc. DRAM with total self refresh and control circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898891B2 (en) 2007-01-03 2011-03-01 Hynix Semiconductor Inc. Semiconductor memory device
US7903479B2 (en) 2007-01-03 2011-03-08 Hynix Semiconductor Inc. Semiconductor memory device
KR100922884B1 (ko) * 2009-03-03 2009-10-20 주식회사 하이닉스반도체 반도체메모리소자

Also Published As

Publication number Publication date
KR100529033B1 (ko) 2005-11-17
US20040233756A1 (en) 2004-11-25
TWI269298B (en) 2006-12-21
TW200426832A (en) 2004-12-01
US6912169B2 (en) 2005-06-28
CN1574082A (zh) 2005-02-02
CN100421178C (zh) 2008-09-24

Similar Documents

Publication Publication Date Title
KR100529033B1 (ko) 동기식 반도체 메모리 소자
JP5228468B2 (ja) システム装置およびシステム装置の動作方法
JP5098391B2 (ja) 半導体メモリ、システムおよび半導体メモリの動作方法
JP2843481B2 (ja) リフレッシュアドレステスト回路を備えた半導体メモリ装置
JP2001067877A (ja) 半導体装置
JP2002334576A (ja) 半導体メモリ装置及びそのリフレッシュ動作の制御方法
US7633825B2 (en) Semiconductor memory device with reduced current consumption
KR20040006343A (ko) 의사 스태틱 랜덤 억세스 메모리 장치의 리플레쉬제어회로 및 그 제어방법
JP4822572B2 (ja) 半導体記憶装置
US11417385B1 (en) Semiconductor memory apparatus
JP2006120301A (ja) 半導体メモリ素子の漏洩電流制御装置
KR100424118B1 (ko) 클럭 신호의 주파수 정보를 이용하여 셀 동작을 제어하는동기식 반도체 메모리 장치
US8750067B2 (en) Semiconductor device having reset function
KR100338967B1 (ko) 클럭 동기 시스템
KR100305021B1 (ko) 라스 액세스 시간 제어 회로
KR20060135227A (ko) 메모리 장치의 커맨드 버퍼 제어 방법
KR100642395B1 (ko) 반도체 장치
KR20030050181A (ko) 반도체 메모리 소자
KR100800384B1 (ko) 반도체 메모리 장치 및 이에 따른 셀프 리프레쉬 방법
JP2005122900A (ja) ダイナミックランダムアクセスメモリ
TWI773203B (zh) 半導體記憶體裝置
KR100449638B1 (ko) 스토리지 커패시터를 포함하는 셀을 갖는 에스램의리프레쉬장치 및 그 방법
KR100480553B1 (ko) 디램장치의리프레쉬제어방법
KR20060106343A (ko) 반도체 메모리 소자의 로우 액티브 시간 제어회로
KR19990080938A (ko) 셀프 리프레쉬 주기 측정부를 구비하는 디램 및이의 셀프 리프레쉬 주기 측정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee