KR20130049656A - 셀프리프레쉬펄스 생성회로 - Google Patents

셀프리프레쉬펄스 생성회로 Download PDF

Info

Publication number
KR20130049656A
KR20130049656A KR1020110114797A KR20110114797A KR20130049656A KR 20130049656 A KR20130049656 A KR 20130049656A KR 1020110114797 A KR1020110114797 A KR 1020110114797A KR 20110114797 A KR20110114797 A KR 20110114797A KR 20130049656 A KR20130049656 A KR 20130049656A
Authority
KR
South Korea
Prior art keywords
pulse
cell refresh
control signal
response
level
Prior art date
Application number
KR1020110114797A
Other languages
English (en)
Inventor
양종열
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110114797A priority Critical patent/KR20130049656A/ko
Priority to US13/337,471 priority patent/US8780661B2/en
Priority to CN201210032524.XA priority patent/CN103093806B/zh
Priority to JP2012048027A priority patent/JP2013097853A/ja
Publication of KR20130049656A publication Critical patent/KR20130049656A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

셀프리프레쉬펄스 생성회로는 셀프리프레쉬모드 진입 후 초기구간 종료 시점에서 레벨이 천이되는 제어신호를 생성하는 제어신호생성부 및 상기 셀프리프레쉬모드에서 상기 제어신호에 응답하여 주기가 제어된 셀프리프레쉬펄스를 생성하는 셀프리프레쉬펄스생성부를 포함한다.

Description

셀프리프레쉬펄스 생성회로{SELF REFRESH PULSE GENERATION CIRCUIT}
본 발명은 셀프리프레쉬모드 진입 후 초기구간에서 주기가 제어된 셀프리프레쉬펄스를 생성하는 셀프리프레쉬펄스 생성회로에 관한 것이다.
DRAM(Dynamic Random Access Memory)은 SRAM(Static Random Access Memory)이나 플레쉬 메모리(Flash Memory)와 달리 시간의 흐름에 따라 셀에 저장된 데이터가 소실되는 현상이 발생한다. 이러한 현상을 방지하기 위하여 일정한 주기마다 셀에 저장된 데이터를 복구하는 동작이 필요하며, 이러한 동작을 리프레쉬라고 한다. 리프레쉬는 뱅크 안의 각 셀들이 가지는 리텐션 타임(retention time)안에 적어도 한 번씩 워드라인에 대해 액티브 동작을 수행하고, 셀에 저장된 데이터를 센싱하여 증폭시키는 방식으로 행해진다. 여기서, 리텐션 타임이란 셀에 저장된 데이터가 리프레쉬 없이 유지될 수 있는 시간을 말한다.
도 1은 워드라인에 대해 액티브 동작 수행시 워드라인 사이에 발생하는 간섭을 보여주는 도면이다.
도 1에 도시된 바와 같이, 제2 워드라인(WL<2>)은 제1 워드라인(WL<1>)과 제3 워드라인(WL<3>)과 이웃하고 있다. 일반적으로 워드라인에 대해 액티브 동작이 수행되면 워드라인에 고전압(VPP)이 인가되어 워드라인 사이에 전기적, 자기적 간섭이 발생한다. 제1 및 제3 워드라인(WL<1>, WL<3>)에 대해 액티브 동작이 수행되면, 제1 및 제3 워드라인(WL<1>, WL<3>)에 응답하여 발생된 전기적, 자기적 간섭에 응답하여 제2 워드라인(WL<2>)에 미량의 전압이 생성된다. 그러므로, 제2 워드라인(WL<2>)과 각 셀들을 연결하는 셀트랜지스터들을 통해 누설전류가 발생되어 각 셀들이 가지는 리텐션 타임이 줄어든다.
그러므로 제2 워드라인(WL<2>)과 이웃하는 제1 및 제3 워드라인(WL<1>, WL<3>)에 액티브 동작이 수행된 후에 곧바로 셀프리프레쉬 모드에 진입하는 경우 기설정된 주기로 셀프리프레쉬 동작이 수행되면 제2 워드라인(WL<2>)과 연결된 셀들의 리텐션 타임이 줄어들었으므로 리프레쉬 페일이 발생한다. 즉, 도 2에 도시된 바와 같이, 셀프리프레쉬모드 구간(T1 시점부터 T2 시점까지)에서 기설정된 주기(to)의 셀프리프레쉬펄스(PSRF)를 출력하여 셀프리프레쉬 동작이 수행되면 제2 워드라인(WL<2>)과 연결된 셀들의 리텐션 타임이 지난 후에 셀프리프레쉬펄스(PSRF)를 생성하므로 리프레쉬 페일이 발생한다.
본 발명은 셀프리프레쉬모드 진입 후 초기구간에서 주기가 제어된 셀프리프레쉬펄스를 생성함으로써 리프레쉬 페일을 방지하는 셀프리프레쉬펄스 생성회로를 개시한다.
이를 위해 본 발명은 셀프리프레쉬모드 진입 후 초기구간 종료 시점에서 레벨이 천이되는 제어신호를 생성하는 제어신호생성부 및 상기 셀프리프레쉬모드에서 상기 제어신호에 응답하여 주기가 제어된 셀프리프레쉬펄스를 생성하는 셀프리프레쉬펄스생성부를 포함하는 셀프리프레쉬펄스 생성회로를 제공한다.
또한, 본 발명은 셀프리프레쉬신호에 응답하여 제1 펄스 및 제2 펄스를 생성하는 펄스생성부 및 셀프리프레쉬모드 진입 후 초기구간 종료 시점에서 레벨이 천이되는 제어신호에 응답하여 상기 제1 펄스 또는 상기 제2 펄스를 선택적으로 셀프리프레쉬펄스로 출력하는 셀프리프레쉬펄스출력부를 포함하는 셀프리프레쉬펄스 생성회로를 제공한다.
도 1은 워드라인에 대해 액티브 동작 수행시 워드라인 사이에 발생하는 간섭을 보여주는 도면이다.
도 2는 종래의 셀프리프레쉬펄스 생성회로의 동작을 설명하기 위한 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 셀프리프레쉬펄스 생성회로의 블럭도이다.
도 4는 도 3에 도시된 셀프리프레쉬펄스 생성회로에 포함된 제어신호출력부의 회로도이다.
도 5는 도 4에 도시된 제어신호출력부에 포함된 출력부의 회로도이다.
도 6은 도 3에 도시된 셀프리프레쉬펄스 생성회로에 포함된 셀프리프레쉬펄스출력부의 회로도이다.
도 7은 도 3에 도시된 셀프리프레쉬펄스 생성회로의 동작을 설명하기 위한 타이밍도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 응답하여 제한되는 것은 아니다.
도 3은 본 발명의 일 실시예에 따른 셀프리프레쉬펄스 생성회로의 구성을 도시한 블럭도이다.
도 3에 도시된 바와 같이, 본 실시예의 셀프리프레쉬펄스 생성회로는 제어신호생성부(2) 및 셀프리프레쉬펄스생성부(3)를 포함한다. 제어신호생성부(2)는 셀프리프레쉬모드 진입 후 초기구간 종료 시점에서 레벨이 천이되는 제어신호를 생성한다. 셀프리프레쉬펄스생성부(3)는 셀프리프레쉬모드에서 제어신호(CON)에 응답하여 제1 펄스(PLS1) 또는 제2 펄스(PLS2)를 선택적으로 셀프리프레쉬펄스(PSRF)로 출력한다.
제어신호생성부(2)는 제어신호출력부(21) 및 어드레스카운터(29)로 구성된다.
제어신호출력부(21)는, 도 4에 도시된 바와 같이, 제1 레벨 펄스생성부(23), 제2 레벨 펄스생성부(25) 및 출력부(27)로 구성된다.
제1 레벨 펄스생성부(23)는 셀프리프레쉬신호(SREF)가 로직하이레벨로 인에이블되는 시점에서 제1 레벨 펄스(LVP1)를 생성한다.
제2 레벨 펄스생성부(25)는 로우어드레스(XADD<1:5>)의 비트가 모두 카운팅되는 시점에서 제2 레벨 펄스(LVP2)를 생성한다.
출력부(27)는, 도 5에 도시된 바와 같이, 풀업구동부(271), 풀다운구동부(272), 래치부(273) 및 버퍼(IV24)를 포함한다. 이와 같은 구성의 풀업구동부(271)는 제1 레벨 펄스(LVP1)에 응답하여 노드(nd27)를 풀업구동한다. 풀다운구동부(272)는 제2 레벨 펄스(LVP2)에 응답하여 노드(nd27)를 풀다운구동한다. 래치부(273)는 노드(nd27)의 신호를 래치한다. 버퍼(IV24)는 래치부(273)의 출력신호를 반전버퍼링한다. 이와 같은 구성의 출력부(27)는 제1 레벨 펄스(LVP1) 및 제2 레벨 펄스(LVP2)에 응답하여 제어신호(CON)를 구동하여 출력한다. 즉, 출력부(27)는 제1 레벨 펄스(LVP1)에 응답하여 제어신호(CON)를 로직하이레벨로 천이시키고, 제2 레벨 펄스(LVP2)에 응답하여 제어신호(CON)를 로직로우레벨로 천이시킨다.
어드레스카운터(29)는 일반적인 카운터로 구현되며, 셀프리프레쉬펄스(PSRF)에 응답하여 로우어드레스(XADD<1:5>)를 1비트씩 카운팅한다. 여기서, 로우어드레스(XADD<1:5>)의 초기값은 "00000"으로 설정될 수 있다(이하, 로우어드레스(XADD<1:5>)의 초기값은 "00000"으로 설정된 것으로 가정하여 설명함). 어드레스카운터(29)는 로우어드레스(XADD<1:5>)를 셀프리프레쉬펄스(PSRF)에 응답하여 순차적으로 카운팅하여 최종값("11111")까지 카운팅한 후에 다시 초기값("00000")으로 카운팅한다. 한편, 초기구간이란 셀프리프레쉬모드 진입 시점부터 로우어드레스의 비트가 모두 카운팅되는 시점까지이다. 이는 셀프리프레쉬신호(SREF)가 로직하이레벨로 인에이블 되는 시점부터 로우어드레스(XADD<1:5>)가 초기값("00000")부터 순차적으로 카운팅되어 최종값("11111")까지 카운팅되는 시점까지이다.
이와 같은 구성의 제어신호생성부(2)는 셀프리프레쉬신호(SREF)가 로직하이레벨로 인에이블되는 시점에서 생성되는 제1 레벨 펄스(LVP1)에 응답하여 제어신호(CON)를 로직하이레벨로 천이시킨다. 그리고, 제어신호생성부(2)는 로우어드레스(XADD<1:5>)가 초기값("00000")부터 순차적으로 카운팅되어 최종값("11111")까지 카운팅되는 시점, 즉, 로우어드레스(XADD<1:5>)의 비트가 모두 카운팅되는 시점에서 생성되는 제2 레벨 펄스(LVP2)에 응답하여 제어신호(CON)를 로직로우레벨로 천이시킨다.
셀프리프레쉬펄스생성부(3)는 펄스생성부(31) 및 셀프리프레쉬펄스출력부(33)로 구성된다.
펄스생성부(31)는 셀프리프레쉬신호(SREF)에 응답하여 제1 펄스(PLS1) 및 제2 펄스(PLS2)를 생성한다. 여기서, 셀프리프레쉬신호(SREF)는 셀프리프레쉬모드 진입시 로직하이레벨로 인에이블된다. 그리고 제1 펄스(PLS1)의 주기는 제2 펄스(PLS2)의 주기보다 짧게 설정되는 것이 바람직하다.
셀프리프레쉬펄스출력부(33)는, 도 6에 도시된 바와 같이, 세 개의 낸드게이트(ND31~ND33)와 하나의 인버터(IV31)로 구성된다. 이와 같은 구성의 셀프리프레쉬펄스출력부(33)는 제어신호(CON)가 로직하이레벨인 경우 제1 펄스(PLS1)를 버퍼링하여 셀프리프레쉬펄스(PSRF)로 출력하고, 제어신호(CON)가 로직로우레벨인 경우 제2 펄스(PLS2)를 버퍼링하여 셀프리프레쉬펄스(PSRF)로 출력한다.
이와 같은 구성의 셀프리프레쉬펄스생성부(3)는 셀프리프레쉬모드에서 제어신호(CON)에 응답하여 제1 펄스(PLS1) 또는 제2 펄스(PLS2)를 선택적으로 셀프리프레쉬펄스(PSRF)로 출력한다.
이상 살펴본 바와 같이 구성된 셀프리프레쉬펄스 생성회로의 동작을 5 비트의 로우어드레스(XADD<1:5>)를 기준으로, 도 7을 참고하여 살펴보면 다음과 같다.
우선, 셀프리프레쉬신호(SREF)가 로직하이레벨로 인에이블되는 시점(T1)에서 제어신호생성부(2)는 제어신호(CON)를 로직하이레벨로 천이시킨다. 도 4 및 도 5를 참조하여 더 상세히 설명하면, 제1 레벨 펄스생성부(23)는 로직하이레벨의 셀프리프레쉬신호(SREF)에 응답하여 제1 레벨 펄스(LVP1)을 생성한다. 출력부(27)는 제1 레벨 펄스(LVP1)에 응답하여 제어신호(CON)를 로직하이레벨로 천이시킨다. 셀프리프레쉬펄스생성부(3)는 로직하이레벨의 제어신호(CON)에 응답하여 제1 주기(a)의 제1 펄스(PLS1)를 셀프리프레쉬펄스(PSRF)로 출력한다. 셀프리프레쉬펄스(PSRF)에 응답하여 제1 워드라인(WL<1>)부터 순차적으로 액티브 동작이 수행되고, 액티브된 워드라인과 연결된 셀들에 대해 셀프리프레쉬 동작이 수행된다.
다음으로, 로우어드레스(XADD<1:5>)의 비트가 모두 카운팅 되는 시점(T2)에서 제어신호생성부(2)는 제어신호(CON)를 로직로우레벨로 천이시킨다. 도 4 및 도 5를 참조하여 더 상세히 설명하면, 로우어드레스(XADD<1:5>)가 초기값("00000")부터 순차적으로 카운팅되어 최종값("11111")까지 카운팅되는 시점에서 제2 레벨 펄스생성부(25)는 로우어드레스(XADD<1:5>)에 응답하여 제2 레벨 펄스(LVP2)을 생성한다. 출력부(27)는 제2 레벨 펄스(LVP2)에 응답하여 제어신호(CON)를 로직로우레벨로 천이시킨다. 셀프리프레쉬펄스생성부(3)는 로직로우레벨의 제어신호(CON)에 응답하여 제2 주기(b)의 제2 펄스(PLS2)를 셀프리프레쉬펄스(PSRF)로 출력한다. 셀프리프레쉬펄스(PSRF)에 응답하여 제1 워드라인(WL<1>)부터 셀프리프레쉬신호(SREF)가 디스에이블되는 시점까지 순차적으로 액티브 동작이 수행되고, 액티브된 워드라인과 연결된 셀들에 대해 셀프리프레쉬 동작이 수행된다. 여기서, 제1 주기(a)는 제2 주기(b)보다 짧다.
다음으로, 셀프리프레쉬신호(SREF)가 로직로우레벨로 디스에이블되는 시점(T3)부터는 제1 펄스(PLS1) 및 제2 펄스(PLS2)가 생성되지 않으므로 셀프리프레쉬펄스(PSRF)는 출력되지 않는다.
이상을 정리하면 본 실시예의 셀프리프레쉬펄스 생성회로는 셀프리프레쉬모드 진입 후 초기구간에서 짧은 주기의 셀프리프레쉬펄스(PSRF)를 생성함으로써 리프레쉬 페일을 방지한다.
2: 제어신호 생성부 21: 제어신호출력부
23: 제1 레벨 펄스생성부 25: 제2 레벨 펄스생성부
27: 출력부 271: 풀업구동부
272: 풀다운구동부 273: 래치부
29: 어드레스카운터 3: 셀프리프레쉬펄스생성부
31: 펄스생성부 33: 셀프리프레쉬펄스출력부

Claims (18)

  1. 셀프리프레쉬모드 진입 후 초기구간 종료 시점에서 레벨이 천이되는 제어신호를 생성하는 제어신호생성부; 및
    상기 셀프리프레쉬모드에서 상기 제어신호에 응답하여 주기가 제어된 셀프리프레쉬펄스를 생성하는 셀프리프레쉬펄스생성부를 포함하는 셀프리프레쉬펄스 생성회로.
  2. 제 1 항에 있어서, 상기 초기구간은 셀프리프레쉬모드 진입 시점부터 로우어드레스의 비트가 모두 카운팅되는 시점까지인 셀프리프레쉬펄스 생성회로.
  3. 제 1 항에 있어서, 상기 제어신호생성부는
    상기 셀프리프레쉬펄스에 응답하여 상기 로우어드레스를 카운팅하는 어드레스카운터; 및
    셀프리프레쉬신호 및 상기 로우어드레스에 응답하여 제어신호를 출력하는 제어신호출력부를 포함하는 셀프리프레쉬펄스 생성회로.
  4. 제 3 항에 있어서, 상기 어드레스카운터는 상기 셀프리프레쉬펄스가 발생할 때마다 로우어드레스를 1비트씩 카운팅하는 셀프리프레쉬펄스 생성회로.
  5. 제 3 항에 있어서, 상기 제어신호출력부는
    상기 셀프리프레쉬신호에 응답하여 제1 레벨 펄스를 생성하는 제1 레벨 펄스생성부;
    상기 로우어드레스에 응답하여 제2 레벨 펄스를 생성하는 제2 레벨 펄스생성부; 및
    상기 제1 레벨 펄스 및 상기 제2 레벨 펄스에 응답하여 상기 제어신호를 구동하여 출력하는 출력부를 포함하는 셀프리프레쉬펄스 생성회로.
  6. 제 5 항에 있어서, 상기 출력부는
    상기 제1 레벨 펄스에 응답하여 노드를 풀업구동하는 풀업구동부;
    상기 제2 레벨 펄스에 응답하여 상기 노드를 풀다운구동하는 풀다운구동부; 및
    상기 노드의 신호를 래치하는 래치부를 포함하는 셀프리프레쉬펄스 생성회로.
  7. 제 6 항에 있어서, 상기 래치부의 출력신호를 버퍼링하는 버퍼를 더 포함하는 셀프리프레쉬펄스 생성회로.
  8. 제 1 항에 있어서, 상기 셀프리프레쉬펄스생성부는
    셀프리프레쉬신호에 응답하여 제1 펄스 및 제2 펄스를 생성하는 펄스생성부; 및
    상기 제어신호에 응답하여 상기 제1 펄스 또는 상기 제2 펄스를 선택적으로 셀프리프레쉬펄스로 출력하는 셀프리프레쉬펄스출력부를 포함하는 셀프리프레쉬펄스 생성회로.
  9. 제 8 항에 있어서, 상기 제1 펄스의 주기는 상기 제2 펄스의 주기보다 짧은 것을 특징으로 하는 셀프리프레쉬펄스 생성회로.
  10. 셀프리프레쉬신호에 응답하여 제1 펄스 및 제2 펄스를 생성하는 펄스생성부; 및
    셀프리프레쉬모드 진입 후 초기구간 종료 시점에서 레벨이 천이되는 제어신호에 응답하여 상기 제1 펄스 또는 상기 제2 펄스를 선택적으로 셀프리프레쉬펄스로 출력하는 셀프리프레쉬펄스출력부를 포함하는 셀프리프레쉬펄스 생성회로.
  11. 제 16 항에 있어서, 상기 제1 펄스의 주기는 상기 제2 펄스의 주기보다 짧은 것을 특징으로 하는 셀프리프레쉬펄스 생성회로.
  12. 제 10 항에 있어서, 상기 초기구간은 셀프리프레쉬모드 진입 시점부터 로우어드레스의 비트가 모두 카운팅되는 시점까지인 셀프리프레쉬펄스 생성회로.
  13. 제 10 항에 있어서, 상기 제어신호를 생성하는 제어신호생성부를 더 포함하는 셀프리프레쉬펄스 생성회로.
  14. 제 13 항에 있어서, 상기 제어신호생성부는
    상기 셀프리프레쉬펄스에 응답하여 상기 로우어드레스를 카운팅하는 어드레스카운터; 및
    셀프리프레쉬신호 및 상기 로우어드레스에 응답하여 제어신호를 출력하는 제어신호출력부를 포함하는 셀프리프레쉬펄스 생성회로.
  15. 제 14 항에 있어서, 상기 어드레스카운터는 상기 셀프리프레쉬펄스가 발생할 때마다 로우어드레스를 1비트씩 카운팅하는셀프리프레쉬펄스 생성회로.
  16. 제 14 항에 있어서, 상기 제어신호출력부는
    상기 셀프리프레쉬신호에 응답하여 제1 레벨 펄스를 생성하는 제1 레벨 펄스생성부;
    상기 로우어드레스에 응답하여 제2 레벨 펄스를 생성하는 제2 레벨 펄스생성부; 및
    상기 제1 레벨 펄스 및 상기 제2 레벨 펄스에 응답하여 상기 제어신호를 구동하여 출력하는 출력부를 포함하는 셀프리프레쉬펄스 생성회로.
  17. 제 16 항에 있어서, 상기 출력부는
    상기 제1 레벨 펄스에 응답하여 노드를 풀업구동하는 풀업구동부;
    상기 제2 레벨 펄스에 응답하여 상기 노드를 풀다운구동하는 풀다운구동부; 및
    상기 노드의 신호를 래치하는 래치부를 포함하는 셀프리프레쉬펄스 생성회로.
  18. 제 17 항에 있어서, 상기 래치부의 출력신호를 버퍼링하는 버퍼를 더 포함하는 셀프리프레쉬펄스 생성회로.
KR1020110114797A 2011-11-04 2011-11-04 셀프리프레쉬펄스 생성회로 KR20130049656A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110114797A KR20130049656A (ko) 2011-11-04 2011-11-04 셀프리프레쉬펄스 생성회로
US13/337,471 US8780661B2 (en) 2011-11-04 2011-12-27 Self refresh pulse generation circuit
CN201210032524.XA CN103093806B (zh) 2011-11-04 2012-02-14 自刷新脉冲产生电路
JP2012048027A JP2013097853A (ja) 2011-11-04 2012-03-05 セルフリフレッシュパルス生成回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110114797A KR20130049656A (ko) 2011-11-04 2011-11-04 셀프리프레쉬펄스 생성회로

Publications (1)

Publication Number Publication Date
KR20130049656A true KR20130049656A (ko) 2013-05-14

Family

ID=48206290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110114797A KR20130049656A (ko) 2011-11-04 2011-11-04 셀프리프레쉬펄스 생성회로

Country Status (4)

Country Link
US (1) US8780661B2 (ko)
JP (1) JP2013097853A (ko)
KR (1) KR20130049656A (ko)
CN (1) CN103093806B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799143A (zh) * 2016-09-06 2018-03-13 钰创科技股份有限公司 输出存储电路在自刷新模式的信息的电路及其相关方法
CN106373601B (zh) * 2016-10-19 2019-02-19 成都益睿信科技有限公司 一种自刷新的脉冲发生器
KR102469113B1 (ko) * 2018-09-18 2022-11-22 에스케이하이닉스 주식회사 메모리 및 메모리의 리프레시 동작 방법
KR20210150914A (ko) * 2020-06-04 2021-12-13 에스케이하이닉스 주식회사 리프레쉬동작에서 공급되는 액티브전압의 레벨을 조절하는 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243576A (en) * 1990-08-30 1993-09-07 Nec Corporation Semiconductor memory device
JPH0536274A (ja) * 1990-08-30 1993-02-12 Nec Corp 半導体メモリ装置
JP4454083B2 (ja) * 1999-11-29 2010-04-21 株式会社ルネサステクノロジ 半導体記憶装置
KR100529033B1 (ko) * 2003-05-23 2005-11-17 주식회사 하이닉스반도체 동기식 반도체 메모리 소자
KR100668822B1 (ko) 2004-04-28 2007-01-16 주식회사 하이닉스반도체 메모리 장치의 셀프 리프레쉬 주기 제어 장치
JP5019410B2 (ja) * 2005-03-04 2012-09-05 ルネサスエレクトロニクス株式会社 半導体記憶装置及びその動作方法
US7619942B2 (en) * 2005-09-29 2009-11-17 Hynix Semiconductor Inc. Multi-port memory device having self-refresh mode
KR100654003B1 (ko) * 2005-11-29 2006-12-06 주식회사 하이닉스반도체 반도체 장치의 셀프 리프레쉬 주기 측정회로
KR101288113B1 (ko) * 2009-07-13 2013-07-19 가부시키가이샤 어드밴티스트 시험 장치 및 구제 해석 방법
TWI414994B (zh) * 2009-09-24 2013-11-11 Ind Tech Res Inst 可重組態處理裝置及其系統
KR101047005B1 (ko) * 2009-12-24 2011-07-06 주식회사 하이닉스반도체 내부커맨드 생성장치

Also Published As

Publication number Publication date
US20130114348A1 (en) 2013-05-09
CN103093806A (zh) 2013-05-08
US8780661B2 (en) 2014-07-15
JP2013097853A (ja) 2013-05-20
CN103093806B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
US9953696B2 (en) Refresh control circuit for target refresh operation of semiconductor memory device, and operating method thereof
US7515495B2 (en) Active cycle control circuit and method for semiconductor memory apparatus
US8854910B2 (en) Semiconductor memory device and refresh method thereof
US20190325944A1 (en) Memory device and refreshing method thereof
US11373697B2 (en) Semiconductor memory device having plurality of address storing circuits for storing sampling address as latch addresses and a duplication decision circuit, and method of refreshing operation
TWI503821B (zh) 靜態隨機存取記憶裝置及其位元線電壓控制電路
KR20130049656A (ko) 셀프리프레쉬펄스 생성회로
KR20150080261A (ko) 액티브 제어 장치 및 이를 포함하는 반도체 장치
US20150248928A1 (en) Boost system for dual-port sram
US20150318036A1 (en) Memory device
KR102471525B1 (ko) 반도체 메모리 장치 및 리프레쉬 방법
KR20210002945A (ko) 반도체 메모리 장치 및 메모리 시스템
KR20230122819A (ko) 반도체 메모리 장치의 오토 리프레쉬 제한 회로
KR20070036598A (ko) 프리차지 제어 장치
KR100642395B1 (ko) 반도체 장치
KR101096255B1 (ko) 카운터 제어신호 생성회로 및 리프레쉬회로
KR100656425B1 (ko) 반도체 메모리의 리프레쉬 제어장치 및 방법
KR100655810B1 (ko) 메모리를 구비한 반도체 장치
KR102225114B1 (ko) 의사 스태틱 랜덤 액세스 메모리 및 그 데이터 기입 방법
KR100924355B1 (ko) 반도체 메모리 장치
KR101046994B1 (ko) 리프레쉬 주기조절회로
KR100706830B1 (ko) 반도체 메모리의 액티브 구간 제어장치 및 방법
KR20070002818A (ko) 반도체 메모리 장치
KR100610458B1 (ko) 워드라인 부스팅신호 발생장치
US20150117094A1 (en) Memory device and a method of operating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application