KR101288113B1 - 시험 장치 및 구제 해석 방법 - Google Patents

시험 장치 및 구제 해석 방법 Download PDF

Info

Publication number
KR101288113B1
KR101288113B1 KR1020117027961A KR20117027961A KR101288113B1 KR 101288113 B1 KR101288113 B1 KR 101288113B1 KR 1020117027961 A KR1020117027961 A KR 1020117027961A KR 20117027961 A KR20117027961 A KR 20117027961A KR 101288113 B1 KR101288113 B1 KR 101288113B1
Authority
KR
South Korea
Prior art keywords
address
block
fail
group
memory
Prior art date
Application number
KR1020117027961A
Other languages
English (en)
Other versions
KR20120016637A (ko
Inventor
케니치 후지사키
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20120016637A publication Critical patent/KR20120016637A/ko
Application granted granted Critical
Publication of KR101288113B1 publication Critical patent/KR101288113B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44Indication or identification of errors, e.g. for repair
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008Error analysis, representation of errors

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

피시험 메모리를 시험하는 시험 장치에 있어서, 피시험 메모리에서의 어드레스마다, 불량 셀을 포함하는지 여부를 나타내는 어드레스 페일 데이터를 기억하는 어드레스 페일 메모리와, 피시험 메모리에서의 복수의 셀을 포함하는 블록마다, 불량 셀을 포함하는지 여부를 나타내는 블록 페일 데이터를 기억하는 블록 페일 메모리와, 피시험 메모리 내의 블록마다, 어드레스 페일 메모리로부터 어드레스 페일 데이터를 독출하는 독출부와, 피시험 메모리 내의 일부의 복수의 블록을 가지는 그룹 내에서의 로우 어드레스마다, 독출부에 의해 독출된 어드레스 페일 데이터에 나타난 불량 셀을 카운트하는 로우 페일 카운터와, 그룹 내에서의 칼럼 어드레스마다, 독출부에 의해 독출된 어드레스 페일 데이터에 나타난 불량 셀을 카운트하는 칼럼 페일 카운터를 포함하는 시험 장치를 제공한다.

Description

시험 장치 및 구제 해석 방법{TEST DEVICE AND METHOD FOR ANALYZING REFIEF}
본 발명은, 메모리를 시험하는 시험 장치 및 구제 해석 방법에 관한 것이다.
메모리를 시험하는 시험 장치는, 소정의 데이터를 피시험 메모리에 기입하고, 기입한 데이터를 독출하여 기대값과 비교한다. 더욱이, 시험 장치는, 독출한 데이터가 기대값과 일치하지 않는 것을 나타내는 페일 데이터를, 어드레스 페일 메모리(AFM)에 기입한다. 그리고, 시험 장치는, AFM에 기입한 페일 데이터에 기초하여, 피시험 메모리의 구제 해석을 실시한다(특허 문헌 1 참조).
일본특허공개 2005-259266호 공보
여기서, 시험 장치는, 구제 해석을 실시하는 경우, AFM로부터 페일 데이터를 순차적으로 독출하고, 피시험 메모리의 로우 어드레스마다의 불량 셀의 수(RFC) 및 칼럼 어드레스마다의 불량 셀의 수(CFC)를 카운트한다. RFC 및 CFC의 카운트 처리는, 시험과 시험의 사이의 구제 해석 시간을 단축하여 전체의 처리율을 향상시키기 위해서 고속으로 수행되는 것이 바람직하다. 따라서, 시험 장치는, RFC 및 CFC를 카운트하는 카운터 회로를, 고속 메모리(예를 들면 SRAM)를 이용하여 구성하는 것이 바람직하다.
그런데, 근래, 피시험 메모리의 용량이 점점 더 커지고 있다. 따라서, 시험 장치는, 피시험 메모리의 용량에 대응시켜, RFC 및 CFC를 기억하는 메모리의 용량을 크게 해야 했다.
그러나, 대용량의 SRAM는, 입수가 곤란하고, 코스트도 컸다. 따라서, RFC 및 CFC를 기억하는 메모리의 용량을 크게 한 시험 장치는, 코스트가 커져 버린다.
상기 과제를 해결하기 위해서, 본 발명의 제1 태양에서는, 피시험 메모리를 시험하는 시험 장치에 있어서, 상기 피시험 메모리에서의 어드레스마다, 불량 셀을 포함하는지 여부를 나타내는 어드레스 페일 데이터를 기억하는 어드레스 페일 메모리와, 상기 피시험 메모리에서의 복수의 셀을 포함하는 블록마다, 불량 셀을 포함하는지 여부를 나타내는 블록 페일 데이터를 기억하는 블록 페일 메모리와, 상기 피시험 메모리 내의 블록마다, 상기 어드레스 페일 메모리로부터 상기 어드레스 페일 데이터를 독출하는 독출부와, 상기 피시험 메모리 내의 일부의 복수의 블록을 가지는 그룹 내에서의 로우 어드레스마다, 상기 독출부에 의해 독출된 상기 어드레스 페일 데이터에 나타난 불량 셀을 카운트하는 로우 페일 카운터와, 상기 그룹 내에서의 칼럼 어드레스마다, 상기 독출부에 의해 독출된 상기 어드레스 페일 데이터에 나타난 불량 셀을 카운트하는 칼럼 페일 카운터를 포함하는 시험 장치를 제공한다. 또한, 이러한 시험 장치에서의 피시험 메모리의 구제 해석 방법을 제공한다.
덧붙여 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것은 아니다. 또한, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은 본 실시 형태에 관한 시험 장치(100)의 구성을 피시험 메모리(300)와 함께 도시한다.
도 2는 본 실시 형태에 관한 불량 해석 메모리부(10)의 구성을 나타낸다.
도 3은 본 실시 형태에 관한 해석부(20)의 구성을, 어드레스 페일 메모리(30) 및 블록 페일 메모리(40)와 함께 도시한다.
도 4는 본 실시 형태에 관한 로우 페일 카운터(52), 칼럼 페일 카운터(54) 및 토탈 페일 카운터(56)의 구성의 일례를 나타낸다.
도 5는 본 실시 형태에 관한 독출부(50)의 구성의 일례를 나타낸다.
도 6은 DUT 시험에서, 어드레스 페일 메모리(30) 및 블록 페일 메모리(40)에게 주어지는 어드레스의 일례를 나타낸다.
도 7은 구제 해석에서, 어드레스 페일 메모리(30) 및 블록 페일 메모리(40)에게 주어지는 어드레스의 일례를 나타낸다.
도 8은 블록 내의 로우 어드레스 비트 수 및 칼럼 어드레스 비트 수가 각각 7 비트인 경우의 설정의 일례를 나타낸다.
도 9는 블록 내의 로우 어드레스 비트 수 및 칼럼 어드레스 비트 수가 각각 6 비트인 경우의 설정의 일례를 나타낸다.
도 10은 블록 내의 로우 어드레스 비트 수 및 칼럼 어드레스 비트 수가 각각 10 비트인 경우의 설정의 일례를 나타낸다.
도 11은 본 실시 형태에 관한 해석부(20)의 처리 플로우를 나타낸다.
이하, 발명의 실시의 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 따른 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수이라고는 할 수 없다.
도 1은 본 실시 형태에 관한 시험 장치(100)의 구성을 피시험 메모리(300)와 함께 도시한다. 본 실시 형태에 관한 시험 장치(100)는, 피시험 메모리(300)를 시험하여 불량 셀을 검출한다. 더하여, 시험 장치(100)는, 불량 셀이 존재하는 어드레스 라인과 스페어 라인을 전기적으로 치환하여 피시험 메모리(300)를 양품화하기 위한 구제 해석을 실시한다.
시험 장치(100)는 타이밍 발생기(102)와, 패턴 발생기(104)와, 파형 성형기(106)와, 논리 비교기(108)와, 불량 해석 메모리부(10)와, 해석부(20)를 구비한다. 타이밍 발생기(102)는, 기준 클록을 발생하여, 패턴 발생기(104)에 공급한다.
패턴 발생기(104)는, 기준 클록에 기초하여 피시험 메모리(300)에 공급하는 어드레스 신호, 데이터 신호 및 제어 신호를 발생하여, 파형 성형기(106)에 공급한다. 또한, 패턴 발생기(104)는, 피시험 메모리(300)가 출력해야 할 기대값 신호를 발생하여, 논리 비교기(108)에 공급한다. 파형 성형기(106)는, 어드레스 신호, 데이터 신호 및 제어 신호에 기초하여 인가 신호를 성형하여, 피시험 메모리(300)에게 준다.
논리 비교기(108)는, 인가 신호가 주어진 것에 따라 피시험 메모리(300)가 출력한 출력 신호와 패턴 발생기(104)가 발생한 기대값 신호를 비교한다. 그리고, 논리 비교기(108)는, 출력 신호와 기대값 신호가 일치하지 않는 경우에, 불량을 나타내는 페일 신호를 출력한다.
불량 해석 메모리부(10)는, 패턴 발생기(104)에 의해 발생된 어드레스 신호가 나타내는 어드레스에 대응시켜, 논리 비교기(108)에 의해 발생된 페일 신호를 격납한다. 이에 의해, 불량 해석 메모리부(10)는, 피시험 메모리(300) 내의 메모리 영역에서의 불량 셀의 위치를 나타내는 페일 데이터를 격납할 수 있다. 또한, 불량 해석 메모리부(10)의 구성에 대해서는, 도 2에서 더 설명한다.
피시험 메모리(300)의 시험에서 불량 셀이 발견된 경우에는, 해석부(20)는, 불량 해석 메모리부(10)에 격납된 페일 데이터를 독출하여, 피시험 메모리(300)의 구제 해석을 실시한다. 즉, 해석부(20)는, 피시험 메모리(300)의 불량 셀을 포함하는 로우 어드 레스라인과 칼럼 어드레스 라인을, 로우 어드레스용의 스페어 라인 및 칼럼 어드레스용의 스페어 라인과 어떻게 치환하면, 해당 피시험 메모리(300)를 양품화할 수 있을지를 해석한다. 덧붙여 해석부(20)의 구성에 대해서는, 도 3 이후에서 더 설명한다.
시험 장치(100)는, 피시험 메모리(300)를 시험하여, 페일 데이터를 불량 해석 메모리부(10)에 시험 결과를 격납한다. 시험 후, 시험 장치(100)는, 피시험 메모리(300)의 시험에서 불량 셀이 발견되었을 경우에는, 피시험 메모리(300)의 구제 해석을 실시한다.
여기서, 피시험 메모리(300)의 메모리 영역은, 다수의 구제 블록(이하, 간단히 블록이라 한다)으로 분할되어 있다. 각각의 블록은, 복수의 로우 어드 레스라인과 복수의 칼럼 어드레스 라인의 2차원으로 액세스되는 메모리셀로 구성되어 있다.
본 실시 형태에 관한 시험 장치(100)는, 피시험 메모리(300) 내의 모든 블록에 대해서, 복수의 블록을 정리하여 1 그룹으로 한 복수의 그룹마다, 구제 해석을 실시한다. 보다 구체적으로는, 시험 장치(100)는, 불량 해석 메모리부(10)에 격납된 페일 데이터를 그룹마다 독출하고, 그룹 내의 블록마다의 로우 어드레스마다의 불량 셀의 수(RFC), 그룹 내의 블록마다의 칼럼 어드레스마다의 불량 셀의 수(CFC) 및 그룹 내의 블록마다의 불량 셀의 총 수(TFC)를 카운트한다.
그리고, 시험 장치(100)는, 그룹 내의 블록마다의 로우 어드레스마다의 불량 셀의 수(RFC), 그룹 내의 블록마다의 칼럼 어드레스마다의 불량 셀의 수(CFC) 및 그룹 내의 블록마다의 불량 셀의 수(TFC)에 기초하여 그룹마다 피시험 메모리(300)의 구제 해석을 실시한다. 더하여, 구제 해석 방법에 따라서는, 시험 장치(100)는 그룹 내의 블록마다의 불량 셀의 수(TFC)를 카운트하지 않아도 된다.
도 2는 본 실시 형태에 관한 불량 해석 메모리부(10)의 구성을 나타낸다. 불량 해석 메모리부(10)는, 어드레스 페일 메모리(AFM)(30)와, 블록 페일 메모리(BFM)(40)와, AFM 어드레스 포매터(12)와, BFM 어드레스 포매터(14)와, AFM용 어드레스 실렉터(MUX-A)(16)와, BFM용 어드레스 실렉터(MUX-B)(18)를 가진다.
어드레스 페일 메모리(30)는, 피시험 메모리(300)와 동일한 어드레스 구성의 메모리 영역을 가진다. 그리고, 어드레스 페일 메모리(30)는, 피시험 메모리(300)에서의 어드레스마다, 불량 셀의 유무를 나타내는 어드레스 페일 데이터를 기억한다.
블록 페일 메모리(40)는, 피시험 메모리(300) 내의 메모리 영역을 다수로 분할한 블록의 구성과 동일한 어드레스 구성의 메모리 영역을 가진다. 그리고, 블록 페일 메모리(40)는, 피시험 메모리(300)에서의 블록마다, 불량 셀의 유무를 나타내는 블록 페일 데이터를 기억한다.
AFM 어드레스 포매터(12)는, 패턴 발생기(104)에 의해 생성된 어드레스 신호를, 어드레스 페일 메모리(30)에게 주는 어드레스(AFM_Address)로 변환한다. 즉, AFM 어드레스 포매터(12)는, 패턴 발생기(104)로부터의 어드레스 신호를 피시험 메모리(300)의 어드레스에 대응하도록 어드레스 페일 메모리(30)의 어드레스로서 포맷하여 출력한다. 이 포맷 기능에 의해, 다양한 피시험 메모리(300)의 어드레스 구성에 대해서 어드레스 페일 메모리(30)를 대응시킬 수 있다.
BFM 어드레스 포매터(14)는, 패턴 발생기(104)에 의해 생성된 어드레스 신호를, 블록 페일 메모리(40)에게 주는 어드레스(BFM_Address)로 변환한다. 즉, BFM 어드레스 포매터(14)는, 패턴 발생기(104)로부터의 어드레스가 피시험 메모리(300)내의 복수로 분할된 블록을 선택하는 어드레스에 대응하도록 블록 페일 메모리(40)의 어드레스로서 포맷하여 출력한다. 이 포맷 기능에 의해, 다양한 피시험 메모리(300)의 블록 어드레스의 구성에 대해서 블록 페일 메모리(40)를 대응시킬 수 있다.
AFM용 어드레스 실렉터(16)는, DUT 시험에서는, AFM 어드레스 포매터(12)로부터 출력된 어드레스를 어드레스 페일 메모리(30)에게 주고, 불량 구제 해석에서는, 해석부(20)로부터 주어진 어드레스를 어드레스 페일 메모리(30)에게 주도록 어드레스 신호의 스위칭을 실시한다. BFM용 어드레스 실렉터(18)는, DUT 시험에서는, BFM 어드레스 포매터(14)로부터 출력된 어드레스를 블록 페일 메모리(40)에게 주고, 불량 구제 해석에서는, 해석부(20)로부터 주어진 어드레스를 블록 페일 메모리(40)에게 주도록 어드레스 신호의 스위칭을 실시한다.
이러한 불량 해석 메모리부(10)는, DUT 시험에서 다음과 같은 동작을 한다. 우선, DUT 시험의 전에 어드레스 페일 메모리(30)와 블록 페일 메모리(40)를 클리어해 둔다. DUT 시험이 개시되면, 피시험 메모리(300) 상의 어드레스를 지정하는 어드레스 신호와 기입 데이터가 패턴 발생기(104)로부터 출력되어 피시험 메모리(300)에 데이터가 기입된다. 기입된 데이터를 피시험 메모리(300)로부터 독출하는 경우는, 어드레스 신호와 기대값 데이터가 패턴 발생기(104)로부터 출력되어, 논리 비교기(108)와 DUT로부터 독출한 데이터와 기대값 데이터가 비교된다. 불량 해석 메모리부(10)에는, 패턴 발생기(104)로부터는 어드레스 신호가 주어지고, 독출한 어드레스의 셀이 불량인지 여부를 나타내는 페일 신호가 논리 비교기(108)로부터 주어진다.
그리고, 어드레스 페일 메모리(30)는, 어드레스 신호에 의해 지정된 어드레스의 셀이 불량 셀인 경우에는, AFM 어드레스 포매터(12)에 의해 지정된 어드레스에 "1"을 격납하고, 어드레스 신호에 의해 지정된 셀이 불량 셀이 아닌 경우에는, 어드레스 페일 메모리(30)에는 아무것도 격납하지 않는다. 이에 의해, 어드레스 페일 메모리(30)는, 피시험 메모리(300)에서의 어드레스마다, 불량 셀의 유무를 나타내는 어드레스 페일 데이터를 기억할 수 있다.
또한, 블록 페일 메모리(40)는, 어드레스 신호에 의해 지정된 어드레스의 셀이 불량 셀인 경우에는, BFM 어드레스 포매터(14)에 의해 지정된 어드레스에 "1"을 격납하고, 어드레스 신호에 의해 지정된 셀이 불량 셀이 아닌 경우에는, 블록 페일 메모리(40)에는 아무것도 격납하지 않는다. 이에 의해, 블록 페일 메모리(40)는, 피시험 메모리(300)에서의 복수의 셀을 포함하는 블록마다, 불량 셀의 유무를 나타내는 블록 페일 데이터를 기억할 수 있다.
불량 해석 메모리부(10)는, 불량 구제 해석에서 다음과 같은 동작을 한다. 불량 해석 메모리부(10)는, 어드레스 페일 메모리(30)를 독출하는 어드레스(AFM_Address)와 블록 페일 메모리(40)를 독출하는 어드레스(BFM_Address)가 해석부(20)로부터 주어진다.
그리고, 어드레스 페일 메모리(30)는, 해석부(20)로부터의 어드레스(AFM_Address)에 대응하는 어드레스 페일 데이터를 해석부(20)로 출력한다. 블록 페일 메모리(40)는, 해석부(20)로부터의 블록 어드레스(BFM_Address)에 대응하는 블록 페일 데이터를 해석부(20)로 출력한다.
도 3은 본 실시 형태에 관한 해석부(20)의 구성을, 어드레스 페일 메모리(AFM)(30) 및 블록 페일 메모리(BFM)(40)와 함께 도시한다. 해석부(20)는, 그룹 지정부(42)와, 블록 어드레스 포인터(BAP)(44)와, 블록 어드레스 생성부(46)와, 갱신부(48)와, 독출부(50)와, 로우 페일 카운터(RFC)(52)와, 칼럼 페일 카운터(CFC)(54)와, 토탈 페일 카운터(TFC)(56)와, 연산부(58)와, 제어부(60)를 가진다.
그룹 지정부(42)는, 구제 해석을 하는 그룹을 지정하는 레지스터(Register_A)를 내부에 가지고, 그룹을 지정하는 값을 출력한다. 여기서 그룹이란, 피시험 메모리(300) 내의 메모리 영역이 다수의 블록으로 나누어져 있고, 이 블록을 복수 정리한 것을 말한다. 예를 들면, 피시험 메모리(300) 내가 256개의 블록으로 나누어져 있는 경우에 16 개의 블록을 1 개로 정리하여 1 그룹으로 한다. 그룹은 일례로서 피시험 메모리(300) 내의 블록을 지정하는 블록 어드레스 내의 상위측의 일부의 비트에 의해 지정되는 영역이어도 된다.
그룹 지정부(42)는, 그룹 값을 기억하는 레지스터이며, 값이 제어부(60)에 의해 개서될 수 있는 구성이어도 된다. 또한, 그룹 지정부(42)는, 카운터이며, 값이 초기값(예를 들면 0)으로부터 1씩 증분되는 구성이어도 된다.
블록 어드레스 포인터(BAP)(44)는, 그룹 내의 블록 어드레스를 순차적으로 발생한다. 그룹 내의 블록 어드레스란, 그룹 내에서의 어드레스 페일 데이터를 독출하는 블록을 지정하는 어드레스이다. 블록 어드레스 포인터(44)는, 일례로서 갱신부(48)에 의해 갱신 지시가 주어질 때마다, 초기값(예를 들면 0)으로부터 1씩 증분한다.
블록 어드레스 생성부(46)는, 블록 어드레스 포인터(BAP)(44)가 발생한 그룹 내의 블록 어드레스와 그룹 지정부(42)가 출력한 그룹 값을 합성하여, 블록 페일 메모리(40)로부터 블록 페일 데이터를 독출하는 블록을 지정하는 블록 어드레스(BFM_Address)를 생성한다. 블록 어드레스 생성부(46)는, 일례로서 그룹 지정부(42)가 출력한 그룹 값을 상위측의 비트, 블록 어드레스 포인터(BAP)(44)가 발생한 그룹 내의 블록 어드레스를 하위측의 비트에 할당하여, 블록 어드레스(BFM_Address)를 생성한다.
블록 어드레스 생성부(46)는, 생성한 블록 어드레스(BFM_Address)를 블록 페일 메모리(40)에게 준다. 이에 의해, 해석부(20)는, 블록 페일 메모리(40)로부터 블록 페일 데이터를 독출할 수 있다. 또한, 블록 어드레스 생성부(46)는, 생성한 블록 어드레스(BFM_Address)를 블록 페일 메모리(40) 및 독출부(50)에게 준다.
갱신부(48)는, 블록 어드레스 생성부(46)가 생성한 블록 어드레스(BFM_Address)에 격납된 블록 페일 데이터를, 블록 페일 메모리(40)로부터 수취한다. 더하여 갱신부(48)는, 독출부(50)로부터 블록 어드레스 생성부(46)에 의해 지정된 1 블록 내의 모든 어드레스로부터 어드레스 페일 데이터를 독출한 것을 나타내는 종료 플래그를 수취한다.
갱신부(48)는, 수취한 블록 페일 데이터가 불량을 나타내지 않은 경우(즉, 블록 어드레스 생성부(46)가 지정한 블록에는, 불량 셀이 포함되지 않은 경우), 블록 어드레스 포인터(BAP)(44)를 증분시켜 그룹 내 블록 어드레스를 갱신한다. 더하여 갱신부(48)는, 독출부(50)로부터 종료 플래그를 수취한 경우도, 블록 어드레스 포인터(44)를 증분시켜 그룹 내 블록 어드레스를 갱신한다.
독출부(50)는, 피시험 메모리(300) 내의 블록마다, 어드레스 페일 메모리(30)로부터 어드레스 페일 데이터를 독출한다. 더욱 상세하게는, 독출부(50)는, 지정된 블록 내의 셀을 순차적으로 지정하는 어드레스(AFM_Address)를 어드레스 페일 메모리(30)에게 주는 것으로, 어드레스 페일 데이터를 독출한다.
본 예에서는, 독출부(50)는, 블록 어드레스(BFM_Address) 및 블록 페일 데이터를 수취한다. 그리고, 독출부(50)는, 수취한 블록 페일 데이터가 불량을 나타내고 있는 경우(즉, 블록 어드레스 생성부(46)가 지정한 블록에 불량 셀이 포함되어 있는 경우), 수취한 블록 어드레스(BFM_Address)에 의해 지정되는 블록 내의 셀을 순차적으로 지정하는 어드레스(AFM_Address)를 출력한다. 또한, 독출부(50)는, 블록 내의 모든 셀의 어드레스의 출력이 종료되면, 종료 플래그를 출력한다.
또한, 독출부(50)는 그룹 내 블록 어드레스를 수취한다. 또한, 독출부(50)는, 블록 내 로우 어드레스와 블록 내 칼럼 어드레스를 내부에서 발생한다. 블록 내 로우 어드레스와 그룹 내 블록 어드레스로 로우 어드레스를 생성하여, 로우 페일 카운터(52)에게 준다. 마찬가지로 블록 내 칼럼 어드레스와 그룹 내 블록 어드레스로 칼럼 어드레스를 생성하여, 칼럼 페일 카운터(54)에게 준다.
또한, 독출부(50)는, 어드레스 페일 메모리(30)에게 준 어드레스(AFM_Address)가 포함되는 블록의 그룹 내 블록 어드레스를, 토탈 페일 카운터(56)에게 준다. 더하여, 독출부(50)의 구성의 일례에 대해서는, 도 5에서 더 설명한다.
로우 페일 카운터(RFC)(52)는, 그룹 내의 블록마다의 로우 어드레스마다, 독출부(50)에 의해 독출된 어드레스 페일 데이터에 나타난 불량 셀을 카운트한다. 더하여, 로우 페일 카운터(52)의 구성의 일례에 대해서는, 도 4에서 더 설명한다.
칼럼 페일 카운터(CFC)(54)는, 그룹 내의 블록마다의 칼럼 어드레스마다, 독출부(50)에 의해 독출된 어드레스 페일 데이터에 나타난 불량 셀을 카운트한다. 더하여, 칼럼 페일 카운터(54)의 구성의 일례에 대해서는, 도 4에서 더 설명한다.
토탈 페일 카운터(TFC)(56)는, 그룹 내에서의 블록마다, 독출부(50)에 의해 독출된 어드레스 페일 데이터에 나타난 불량 셀을 카운트한다. 더하여, 토탈 페일 카운터(56)의 구성의 일례에 대해서는, 도 4에서 더 설명한다.
연산부(58)는, 그룹마다, 그룹 내의 블록마다 불량 셀을 포함하는 로우 및 칼럼의 어드레스 라인을 스페어 라인에 전기적으로 치환하기 위한 구제 해석을 한다. 더욱 상세하게는, 연산부(58)는, 로우 페일 카운터(52)에 의해 카운트된 블록마다의 로우 어드레스마다의 불량 셀의 수(RFC)와, 칼럼 페일 카운터(54)에 의해 카운트된 블록마다의 칼럼 어드레스마다의 불량 셀의 수(CFC)와, 블록마다의 토탈 페일 카운터(56)에 의해 카운트된 불량 셀의 총 수(TFC)에 기초하여 불량 셀을 포함하는 로우 또는 칼럼 어드레스 라인을 검색하여 구제 해석을 한다.
제어부(60)는, 연산부(58)에 의해 1 개의 그룹에 대해서 구제 해석이 종료된 후, 다음으로 구제 해석을 해야 할 그룹을 나타내는 그룹 값을 그룹 지정부(42) 내의 레지스터(Register_A)에 기입한다. 그룹 지정부(42)가 카운터인 경우에는, 제어부(60)는, 1 개의 그룹에 대해서 구제 해석이 된 후에, 그룹 지정부(42)에 구제 해석이 완료한 것을 나타내는 통지를 한다. 그리고, 이 경우, 그룹 지정부(42)는, 해당 통지를 받은 것에 따라, 그룹 값을 증분한다. 또한, 제어부(60)는, 다음의 구제 해석에 앞서, 블록 내의 로우 어드레스 수 및 칼럼 어드레스 수 등에 기초하여, 독출부(50) 등에 대해서 초기 설정을 실시한다.
도 4는 본 실시 형태에 관한 로우 페일 카운터(52), 칼럼 페일 카운터(54) 및 토탈 페일 카운터(56)의 구성의 일례를 나타낸다. 로우 페일 카운터(52)는, RFC 메모리(RFCM)(62)와 애더(63)를 포함한다.
RFC 메모리(62)는, 그룹 내에서의 블록마다의 로우 어드레스 비트 수에 대응한 기억 영역을 가진다. RFC 메모리(62)는, 어드레스 페일 메모리(30)로부터 출력된 어드레스 페일 데이터를, 라이트 이네이블 단자에서 수취한다. 또한, RFC 메모리(62)는, 그룹 내에서의 로우 어드레스(RFC_Address)를, 어드레스 단자에서 수취한다.
애더(63)는, 로우 어드레스(RFC_Address)에 의해 지정되는 RFC 메모리(62)의 기억 영역으로부터 값을 독출하고, 독출한 값에 1을 가산하여 출력한다. 그리고, RFC 메모리(62)는, 어드레스 페일 데이터가 불량을 나타내는 경우(예를 들면 1인 경우), 로우 어드레스(RFC_Address)에 의해 지정되는 기억 영역에, 애더(63)가 출력한 값을 기입하고, 어드레스 페일 데이터가 불량을 나타내지 않는 경우는, 애더(63)가 출력한 값을 기입하지 않는다. 이러한 구성의 로우 페일 카운터(52)는, 그룹 내의 블록마다의 로우 어드레스마다, 독출부(50)에 의해 어드레스 페일 메모리(30)를 독출한 어드레스 페일 데이터에 나타나는 불량 셀을 카운트할 수 있다.
칼럼 페일 카운터(54)는, CFC 메모리(CFCM)(64)와 애더(65)를 포함한다. CFC 메모리(64)는, 그룹 내에서의 블록마다의 칼럼 어드레스 비트 수에 대응한 기억 영역을 가진다. CFC 메모리(64)는, 어드레스 페일 메모리(30)로부터 출력된 어드레스 페일 데이터를, 라이트 이네이블 단자에서 수취한다. 또한, CFC 메모리(64)는, 그룹 내에서의 칼럼 어드레스(CFC_Address)를, 어드레스 단자에서 수취한다.
애더(65)는, 칼럼 어드레스(CFC_Address)에 의해 지정되는 CFC 메모리(64)의 기억 영역으로부터 값을 독출하고, 독출한 값에 1을 가산하여 출력한다. 그리고, CFC 메모리(64)는, 어드레스 페일 데이터가 불량을 나타내는 경우, 칼럼 어드레스(CFC_Address)에 의해 지정되는 기억 영역에, 애더(65)가 출력한 값을 기입하고, 어드레스 페일 데이터가 불량을 나타내지 않는 경우, 애더(65)가 출력한 값을 기입하지 않는다. 이러한 구성의 칼럼 페일 카운터(54)는, 그룹 내의 블록마다의 칼럼 어드레스마다, 독출부(50)에 의해 어드레스 페일 메모리(30)를 독출한 어드레스 페일 데이터에 나타나는 불량 셀을 카운트할 수 있다.
토탈 페일 카운터(56)는, TFC 메모리(TFCM)(66)와 애더(67)를 포함한다. TFC 메모리(66)는, 그룹 내에서의 블록 수에 대응한 기억 영역을 적어도 가진다. TFC 메모리(66)는, 어드레스 페일 메모리(30)로부터 출력된 어드레스 페일 데이터를, 라이트 이네이블 단자에서 수취한다. 또한, TFC 메모리(66)는, 그룹 내의 블록을 지정하는 그룹 내 블록 어드레스(TFC_Address)를, 어드레스 단자에서 수취한다.
애더(67)는, 그룹 내 블록 어드레스(TFC_Address)에 의해 지정되는 TFC 메모리(66)의 기억 영역으로부터 값을 독출하고, 독출한 값에 1을 가산하여 출력한다. 그리고, TFC 메모리(66)는, 어드레스 페일 데이터가 불량 셀을 나타내는 경우, 그룹 내 블록 어드레스에 의해 지정되는 기억 영역에, 애더(67)가 출력한 값을 기입하고, 어드레스 페일 데이터가 불량 셀을 나타내지 않는 경우, 애더(67)가 출력한 값을 기입하지 않는다. 이러한 구성의 토탈 페일 카운터(56)는, 그룹 내에서의 블록마다, 독출부(50)에 의해 어드레스 페일 메모리(30)를 독출한 어드레스 페일 데이터에 나타난 불량 셀을 카운트할 수 있다.
도 5는 본 실시 형태에 관한 독출부(50)의 구성의 일례를 나타낸다. 독출부(50)는, 개시 검출부(72)와, 로우 어드레스 포인터(RAP)(74)와, 칼럼 어드레스 포인터(CAP)(76)와, 어드레스 제어부(78)와, 메모리 어드레스 생성부(80)와, 로우 어드레스 생성부(82)와, 칼럼 어드레스 생성부(84)를 포함한다.
개시 검출부(72)는, 로우 어드레스 포인터(74) 및 칼럼 어드레스 포인터(76)의 동작 기간을 제어한다. 더욱 상세하게는, 개시 검출부(72)는, 블록 페일 메모리(40)로부터 블록 페일 데이터를 수취하고 나서, 종료 검출부(90)로부터 종료 플래그를 수취할 때까지, 로우 어드레스 포인터(74) 및 칼럼 어드레스 포인터(76)를 동작시킨다.
로우 어드레스 포인터(RAP)(74)는, 블록 내에서의 로우 어드레스를 발생한다. 로우 어드레스 포인터(74)는, 일례로서 블록 내의 선두로부터 최후까지의 각 로우 어드레스를 순차적인 한편 순회적으로 발생하는 카운터이어도 된다.
예를 들면, 로우 어드레스 포인터(74)는, 종료 플래그가 주어지면, 블록 내의 선두의 로우 어드레스를 나타내는 값(예를 들면 0)이 카운터값으로서 로드된다. 또한, 로우 어드레스 포인터(74)는, 개시 검출부(72)로부터 이네이블 신호가 주어지는 동안, 클록마다 카운터값을 증분한다. 그리고, 로우 어드레스 포인터(74)는, 카운터값이 블록 내의 최후의 로우 어드레스를 나타내는 값이 되면, 칼럼 어드레스 포인터(76)에의 캐리 신호를 발생하여, 다음의 클록에서 카운터값을 블록 내의 선두의 로우 어드레스를 나타내는 값으로 되돌린다.
칼럼 어드레스 포인터(CAP)(76)는, 블록 내에서의 칼럼 어드레스를 발생한다. 칼럼 어드레스 포인터(76)는, 일례로서 블록 내의 선두로부터 최후의 칼럼 어드레스까지 각 칼럼 어드레스를 순차적으로 발생하는 카운터이어도 된다.
예를 들면, 칼럼 어드레스 포인터(76)는, 종료 플래그가 주어지면, 블록 내의 선두의 칼럼 어드레스를 나타내는 값(예를 들면 0)이 카운터값으로서 로드된다. 또한, 로우 어드레스 포인터(74)는, 개시 검출부(72)로부터 이네이블 신호가 주어지는 동안, 로우 어드레스 포인터(74)로부터의 캐리마다(즉, 로우 어드레스 포인터(74)의 카운터값이 블록 내의 선두의 로우 어드레스로 돌아올 때마다) 카운터값을 증분한다.
어드레스 제어부(78)는, 로우 어드레스 포인터(74) 및 칼럼 어드레스 포인터(76)의 동작을 제어한다. 더욱 상세하게는, 어드레스 제어부(78)는, 하나의 블록 내의 로우 어드레스 수 및 칼럼 어드레스 수에 따라, 블록 내의 모든 어드레스를 지정하는 로우 어드레스 및 칼럼 어드레스의 조합을, 로우 어드레스 포인터(74) 및 칼럼 어드레스 포인터(76)로부터 순차적으로 출력시킬 수 있도록 제어를 한다.
어드레스 제어부(78)는, 일례로서 로우 캐리 실렉터(86)와, 칼럼 캐리 실렉터(88)와, 종료 검출부(90)를 포함한다. 로우 캐리 실렉터(86)는, 로우 어드레스 포인터(74)의 최대값(즉, 1 블록의 로우 어드레스 수)이 설정된다. 로우 캐리 실렉터(86)는, 로우 어드레스 포인터(74)의 카운터값이 최대값이 되면, 캐리 신호를 발생한다. 이 캐리 신호에 의해 칼럼 어드레스 포인터(76)는 카운터값을 증분한다. 또한, 로우 어드레스 포인터(74)는 설정된 최대값에 도달한 후는, 값이 초기값으로 돌아온다.
칼럼 캐리 실렉터(88)는, 칼럼 어드레스 포인터(76)의 최대값(즉, 1 블록의 칼럼 어드레스 수)이 설정된다. 칼럼 캐리 실렉터(88)는, 칼럼 어드레스 포인터(76)의 카운터값이 최대값이 되면, 캐리 신호를 발생한다. 종료 검출부(90)는, 로우 캐리 실렉터(86) 및 칼럼 캐리 실렉터(88)의 양쪽 모두로부터 캐리 신호가 발생한 타이밍에, 종료 플래그를 출력한다. 즉, 종료 검출부(90)는, 로우 어드레스 포인터(74)의 값이 블록 내의 최후의 로우 어드레스에 도달하는 한편, 칼럼 어드레스 포인터(76)의 값이 블록 내의 최후의 칼럼 어드레스에 도달한 타이밍에, 종료 플래그를 출력한다. 또한, 칼럼 어드레스 포인터(76)는 설정된 최대값에 도달한 후는, 값이 초기값으로 돌아온다.
종료 플래그는, 개시 검출부(72)에게 주어진다. 이에 의해, 개시 검출부(72)는, 로우 어드레스 포인터(74)의 카운터값이 최후의 로우 어드레스에 도달하는 한편 칼럼 어드레스 포인터(76)의 카운터값이 최후의 칼럼 어드레스에 도달한 타이밍에, 로우 어드레스 포인터(74) 및 칼럼 어드레스 포인터(76)의 카운트 동작을 정지시킬 수 있다.
더하여, 종료 플래그는, 갱신부(48)에게 주어진다. 이에 의해, 갱신부(48)는, 블록 어드레스 포인터(44)의 값을 증분시켜 다음의 블록의 값으로 갱신할 수 있다.
메모리 어드레스 생성부(80)는, 블록 어드레스 생성부(46)로부터 블록 어드레스(BFM_Address), 로우 어드레스 포인터(74)로부터 로우 어드레스, 칼럼 어드레스 포인터(76)로부터 칼럼 어드레스를 수취한다. 그리고, 메모리 어드레스 생성부(80)는, 그룹 값을 포함하는 블록 어드레스, 로우 어드레스 및 칼럼 어드레스를 합성하여, 어드레스 페일 메모리(30)로부터 어드레스 페일 데이터를 독출하는 어드레스(AFM_Address)를 생성한다.
로우 어드레스 생성부(82)는, 블록 어드레스 포인터(44)로부터 그룹 내 블록 어드레스를, 로우 어드레스 포인터(74)로부터 로우 어드레스를 수취한다. 그리고, 로우 어드레스 생성부(82)는, 이들을 합성하여 로우 페일 카운터(52)에게 주는 어드레스(RFC_Address)를 생성한다.
칼럼 어드레스 생성부(84)는, 블록 어드레스 포인터(44)로부터 그룹 내 블록 어드레스를, 칼럼 어드레스 포인터(76)로부터 칼럼 어드레스를 수취한다. 그리고, 칼럼 어드레스 생성부(84)는, 이들을 합성하여, 칼럼 페일 카운터(54)에게 주는 어드레스(CFC_Address)를 생성한다.
더하여, 해당 독출부(50)는, 수취한 그룹 내 블록 어드레스를 토탈 페일 카운터(56)에게 준다(TFC_Address).
이러한 구성에 의해, 독출부(50)는, 블록마다, 어드레스 페일 메모리(30)로부터 어드레스 페일 데이터를 독출할 수 있다. 또한, 독출부(50)는, 블록 내의 모든 셀의 어드레스의 출력이 종료되면, 종료 플래그를 출력할 수 있다. 더하여, 독출부(50)는, 로우 페일 카운터(52), 칼럼 페일 카운터(54) 및 토탈 페일 카운터(56)에게 주는 어드레스를 생성할 수 있다.
도 6은 DUT 시험에서, 어드레스 페일 메모리(30) 및 블록 페일 메모리(40)에게 주어지는 어드레스의 일례를 나타낸다. 어드레스 페일 메모리(30) 및 블록 페일 메모리(40)는, DUT 시험에서, 패턴 발생기(104)로부터 어드레스가 주어진다.
본 예에서는, 어드레스 페일 메모리(30)는, X 어드레스 12 비트(X0 ~ X11), Y 어드레스 12 비트(Y0 ~ Y11)의 어드레스가 주어진다. 또한, 블록 페일 메모리(40)는, 어드레스 페일 메모리(30)의 X 어드레스 및 Y 어드레스의 각각의 상위 비트와 동일한 어드레스가 주어진다. 본 예에서는, 블록 페일 메모리(40)는, X 어드레스 5 비트(X7 ~ X11), Y 어드레스 5 비트(Y7 ~ Y11)의 어드레스가 주어진다.
도 7은 구제 해석에서, 어드레스 페일 메모리(30) 및 블록 페일 메모리(40)에게 주어지는 어드레스의 일례를 나타낸다. 어드레스 페일 메모리(30) 및 블록 페일 메모리(40)는, 구제 해석에서, 해석부(20)로부터 어드레스가 주어진다.
해석부(20)로부터 주어지는 어드레스의 구성은, DUT 시험에서 패턴 발생기(104)로부터 주어지는 어드레스의 구성과 동일하다. 본 예에서는, 어드레스 페일 메모리(30)는, 해석부(20)로부터, 시험 시의 X 어드레스 12 비트 및 Y 어드레스 12 비트에 대응한 어드레스가 주어진다. 여기서, R0 ~ R6는 로우 어드레스 포인터(RAP)(74)의 비트 0 ~ 6, C0 ~ C6는 칼럼 어드레스 포인터(CAP)(76)의 비트 0 ~ 6, B0 ~ B6는 블록 어드레스 포인터(BAP)(44)의 비트 0 ~ 6, D0 ~ D2는 그룹 값을 나타내는 데이터의 비트 0 ~ 2를 나타낸다. 마찬가지로, 블록 페일 메모리(40)는, 해석부(20)로부터, X 어드레스 5 비트 및 Y 어드레스 5 비트의 어드레스가 주어진다.
즉, 이 설정례는, 피시험 메모리(300)의 어드레스 구조가, 모든 어드레스 비트 수가 24비트(0 ~ 23)로 나타나는 16M 워드, 모든 블록 수는 어드레스 10 비트(B0 ~ B6 + D0 ~ D2)로 나타나는 1024 블록, 그룹 수는 어드레스 3 비트(D0 ~ D2)로 나타나는 8 그룹, 1 그룹 내의 블록 수는 어드레스 7 비트(B0 ~ B6)로 나타나는 128 블록, 1 블록 내의 로우 어드레스 수는 어드레스 7 비트(R0 ~ R6)로 나타나는 128M 워드, 1 블록 내의 칼럼 어드레스 수는 어드레스 7 비트(C0 ~ C6)로 나타나는 128M 워드인 것을 나타내고 있다.
시험 시의 X 어드레스 12 비트 및 Y 어드레스 12 비트와의 대응은, 도 6와 대비하는 관계에 있다. 예를 들면, 시험 시의 X 어드레스 비트 0의 X0는, 해석 시의 로우 어드레스 비트 0의 R0에 대응한다.
도 8은 블록 내의 로우 어드레스 비트 수 및 칼럼 어드레스 비트 수가 각각 7 비트인 경우의 설정의 일례를 나타낸다. 제어부(60)는, 구제 해석을 실시하기 전에, 피시험 메모리(300)의 하나의 블록 내의 로우 어드레스 비트 수 및 칼럼 어드레스 비트 수에 따라, 로우 어드레스 포인터(RAP)(74)의 유효 비트 폭 및 칼럼 어드레스 포인터(CAP)(76)의 유효 비트 폭의 설정을 실시한다.
블록 내의 로우 어드레스 비트 수 및 칼럼 어드레스 비트 수가 각각 7 비트인 경우, 로우 어드레스 포인터(74)로부터 발생되는 유효한 로우 어드레스를 7 비트(R0 ~ R6), 칼럼 어드레스 포인터(76)으로부터 발생되는 유효한 칼럼 어드레스를 7 비트(C0 ~ C6)로 설정한다. 또한, 도면 중 음영으로 나타낸 비트는 사용되지 않는 비트를 나타내고, 도면 중 음영으로 나타내지 않은 비트는 유효한 비트를 나타낸다.
제어부(60)는, 일례로서 로우 캐리 실렉터(86) 및 칼럼 캐리 실렉터(88)의 각각의 하위 7 비트에 1을 설정하고, 나머지의 비트에 0을 설정하여도 된다. 이 경우, 로우 캐리 실렉터(86) 및 칼럼 캐리 실렉터(88)는, 설정된 값과 로우 어드레스 값 및 칼럼 어드레스 값이 일치하는지 여부를 판정함으로써, 각각의 캐리 신호를 발생한다.
다음으로, 제어부(60)는, 로우 페일 카운터(52) 내의 RFC 메모리(62) 및 칼럼 페일 카운터(54) 내의 CFC 메모리(64)의 어드레스의 비트 폭에 따라, 그룹 내 블록 어드레스를 발생하는 블록 어드레스 포인터(BAP)의 유효 비트 폭의 설정을 실시한다. 구체적으로는, RFC 메모리(62)의 어드레스(RFC_Address)의 비트 폭으로부터 블록 내의 로우 어드레스 비트 수를 뺀 값, 또는 CFC 메모리(64)의 어드레스(CFC_Address)의 비트 폭으로부터 블록 내의 칼럼 어드레스 비트 수를 뺀 값 중 작은 값을, 블록 어드레스 포인터(BAP)의 유효 비트 폭으로 한다.
본 예에서는, RFC 메모리(62)의 어드레스(RFC_Address) 및 CFC 메모리(64)의 어드레스(CFC_Address)의 비트 폭이 각각 14 비트이며, 블록 내의 로우 어드레스 비트 수 및 칼럼 어드레스 비트 수가 7 비트이므로, 블록 어드레스 포인터(BAP)의 유효 비트 폭을 7 비트(B0 ~ 6)로 설정한다.
다음으로, 제어부(60)는, 피시험 메모리(300)에서의 블록을 지정하기 위한 블록 어드레스(BFM_Address)의 비트 폭 및 그룹 내 블록 어드레스를 발생하는 블록 어드레스 포인터(BAP)의 유효 비트 폭으로부터, 그룹을 지정하는 레지스터(Register_A)의 유효 비트 폭을 설정한다. 구체적으로는, 블록 어드레스의 비트 수로부터 블록 어드레스 포인터의 비트 수를 뺀 비트 수가 레지스터(Register_A)로 설정 가능한 그룹 값의 유효 비트 폭이 된다.
본 예에서는, 블록 어드레스(BFM_Address)의 비트 폭은, 10 비트이다. 따라서, 본 예에서는, 그룹을 지정하는 레지스터(Register_A)의 유효 비트 폭은 3 비트(D0 ~ D2)가 된다.
이상과 같이 각종 어드레스 기능의 유효 비트 폭의 설정이 되는 것으로, 해석부(20)는, 어드레스 페일 메모리(30)로부터 어드레스 페일 데이터를 독출하는 어드레스(AFM_Address) 및 블록 페일 메모리(40)로부터 블록 페일 데이터를 독출하는 어드레스(BFM_Address)를 생성할 수 있다. 더하여, 해석부(20)는, 로우 페일 카운터(52)의 RFC 메모리(62)에게 주는 어드레스(RFC_Address) 및 칼럼 페일 카운터(54)의 CFC 메모리(64)에게 주는 어드레스(CFC_Address)를 생성할 수 있다.
도 9는 블록 내의 로우 어드레스 비트 수 및 칼럼 어드레스 비트 수가 각각 6 비트인 경우의 설정의 일례를 나타낸다. 블록 내의 로우 어드레스 비트 수 및 칼럼 어드레스 비트 수가 각각 6 비트인 경우, 제어부(60)는, 로우 어드레스 포인터(RAP)(74)의 유효 비트 폭을 6 비트(R0 ~ R5)로 설정하고, 칼럼 어드레스 포인터(CAP)(76)의 유효 비트 폭을 6 비트(C0 ~ C5)로 설정한다.
또한, 블록 어드레스 포인터(BAP)(44)의 유효 비트 폭을 8 비트(B0 ~ B7)로 설정한다. 더하여, 레지스터(Register_A)의 유효 비트 폭을 2 비트(D0 ~ D1)로 한다.
도 10은 블록 내의 로우 어드레스 비트 수 및 칼럼 어드레스 비트 수가 각각 10 비트인 경우의 설정의 일례를 나타낸다. 블록 내의 로우 어드레스 비트 수 및 칼럼 어드레스 비트 수가 각각 10 비트인 경우, 제어부(60)는, 로우 어드레스 포인터(RAP)의 유효 비트 폭을 10 비트(R0 ~ R9)로 설정하고, 칼럼 어드레스 포인터(CAP)(76)의 유효 비트 폭을 10 비트(C0 ~ C9)로 설정한다.
또한, 블록 어드레스 포인터(BAP)(44)의 유효 비트 폭을 4 비트(B0 ~ B3)로 설정한다. 더하여, 레지스터(Register_A)의 유효 비트 폭을 6 비트(D0 ~ D5)로 한다.
이상과 같이 블록 내에 포함되는 셀 수 및 피시험 메모리(300)의 용량이 변화한 경우에도, 적응적으로 설정을 변경할 수 있다. 따라서, 본 실시 형태에 관한 불량 해석 메모리부(10)에 의하면, 피시험 메모리(300)의 용량이 증가한 경우에도, 불량 셀의 수를 기억하는 메모리의 용량을 증가시키지 않고 , 불량 구제 해석을 할 수 있다. 또한, 불량 해석 메모리부(10)에 의하면, 피시험 메모리(300)의 용량의 증가에 아울러 불량 셀의 수를 기억하는 메모리의 용량을 증가시키지 않아도 되기 때문에, 불량 셀의 수를 기억하는 메모리의 용량 자체를 작게 하여, 코스트를 작게 할 수 있다.
도 11은 해석부(20)의 처리 플로우를 나타낸다. 해석부(20)는, 불량 구제 해석 처리에 있어서, 이하의 단계 S31 내지 단계 S41의 처리를 실행한다.
우선, 해석부(20)는, 그룹(피시험 메모리(300) 내의 일부의 복수의 블록)마다, 단계 S32 내지 단계 S40의 처리를 실행한다(S31, S41). 다음으로, 각각의 그룹에 대한 처리에 있어서, 해석부(20)는, 그룹 내의 블록마다의 로우 어드레스마다의 불량 셀의 수(RFC), 그룹 내의 블록마다의 칼럼 어드레스마다의 불량 셀의 수(CFC) 및 그룹 내의 블록마다의 불량 셀의 수(TFC)를, 각각 0으로 초기화한다(S32).
다음으로, 각각의 그룹의 처리에 있어서, 해석부(20)는, 해당 그룹의 블록마다, 단계 S34 내지 단계 S38의 처리를 실행한다(S33, S39).
다음으로, 각각의 블록에 대한 처리에 있어서, 해석부(20)는, 블록 페일 메모리(40)로부터 해당 블록의 블록 페일 데이터를 독출하여, 해당 블록의 불량 셀의 유무를 판단한다(S34). 해당 블록에 불량 셀이 없는 경우에는(S34의 아니오), 해석부(20)는, 처리를 단계 S39로 진행한다. 해당 블록에 불량 셀이 있는 경우에는(S34의 아니오), 해석부(20)는, 처리를 단계 S35로 진행한다.
다음으로, 각각의 블록에 대한 처리에 있어서, 해석부(20)는, 블록마다 로우 어드레스 포인터를 0으로부터 유효 비트 폭의 최대값까지 증분하고, 최대값에 도달하면 캐리 신호를 발생시켜, 다음의 사이클에서 0으로 돌아와 증분 동작을 실시한다. 이와 함께, 해석부(20)는, 칼럼 어드레스 포인터를 0으로부터 유효 비트 폭의 최대값까지, 로우 어드레스 포인터로부터 캐리 신호가 발생될 때마다 증분시킨다(S35, S38).
다음으로, 해석부(20)는, 어드레스 페일 메모리(30)로부터 해당 로우 어드레스 및 해당 칼럼 어드레스에 의해 특정되는 어드레스에서 어드레스 페일 메모리로부터 어드레스 페일 데이터를 독출하여, 해당 어드레스에 불량 셀의 유무를 판단한다(S36). 해당 어드레스에 불량 셀이 없는 경우에는(S36의 아니오), 처리를 단계 S38로 진행한다. 해당 어드레스에 불량 셀이 있는 경우에는(S36의 예), 해석부(20)는, 처리를 단계 S37로 진행한다.
단계 S37에서, 해석부(20)는, 해당 블록 내의 해당 로우 어드레스에 대응하는 불량 셀의 수(RFC)를 1 증분한다. 또한, 해석부(20)는, 해당 블록 내의 해당 칼럼 어드레스에 대응하는 불량 셀의 수(CFC)를 1 증분한다. 더하여, 해석부(20)는, 해당 블록 내의 불량 셀의 수(TFC)를 1 증분한다.
다음으로, 단계 S38에서, 해석부(20)는, 해당 로우 어드레스가, 해당 블록 내의 최후의 로우 어드레스가 아닌 경우인 한편, 처리 해당 칼럼 어드레스가, 해당 블록 내의 최후의 칼럼 어드레스가 아닌 경우를 단계 S36에 되돌린다.
다음으로, 단계 S39에서, 해석부(20)는, 해당 블록이, 해당 그룹 내의 최후의 블록이 아닌 경우에는, 처리를 단계 S34로 되돌린다. 또한, 해석부(20)는, 해당 블록이, 해당 그룹 내의 최후의 블록인 경우에는, 처리를 단계 S40로 진행한다.
다음으로, 단계 S40에서, 해석부(20)는, 그룹 내의 블록마다의 로우 어드레스마다의 불량 셀의 수(RFC), 그룹 내의 블록마다의 칼럼 어드레스마다의 불량 셀의 수(CFC) 및 그룹 내의 블록마다의 불량 셀의 수(TFC)에 기초하여, 해당 그룹에 포함되는 불량 셀을 구제하기 위한 구제해를 산출한다. 그리고, 단계 S41에서, 해석부(20)는, 해당 그룹이, 해당 피시험 메모리(300) 내의 최후의 그룹이 아닌 경우에는, 처리를 단계 S32로 되돌리고, 해당 그룹이, 해당 피시험 메모리(300) 내의 최후의 그룹인 경우에는, 불량 구제 해석 처리를 종료한다.
또한, 피시험 메모리(300)는, 1 개의 어드레스에 대해서, 복수 비트의 데이터(예를 들면 16 비트 및 32 비트의 데이터)를 기억한다. 이러한 경우, 해석부(20)는, 피시험 메모리(300)에 기억되는 하나의 데이터를 구성하는 복수의 비트에 대응한, 복수의 로우 페일 카운터(52), 복수의 칼럼 페일 카운터(54) 및 복수의 토탈 페일 카운터(56)를 가져도 된다.
그리고, 이러한 경우, 독출부(50)는, 어드레스 페일 메모리(30)로부터 복수 비트의 데이터를 독출하고, 복수의 로우 페일 카운터(52), 복수의 칼럼 페일 카운터(54) 및 복수의 토탈 페일 카운터(56)의 각각에, 대응하는 비트마다 불량 셀의 수를 카운트시킨다. 이러한 해석부(20)에 의하면, 복수의 비트에 대해서 독출부(50)를 공통으로 마련할 수 있으므로, 회로 규모를 작게 할 수 있다.
또한, 이러한 경우, 블록 페일 메모리(40)에 대해서는, 복수 비트의 데이터의 논리합을 취해 1 비트의 블록 페일 데이터로서 시험 시에 격납하는 것으로 블록 페일 메모리(40)의 회로 규모를 크게 할 필요가 없다.
이상, 본 발명을 실시의 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다라고 하는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 청구의 범위의 기재로부터 분명하다.
청구의 범위, 명세서, 및 도면 중에서 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝, 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한, 전의 처리의 출력을 후의 처리로 이용하지 않는 한, 임의의 순서로 실현할 수 있다는 것에 유의해야 한다. 청구의 범위, 명세서, 및 도면 안의 동작 플로우에 관해서, 편의상 「우선,」, 「다음으로,」등을 이용해 설명했다고 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.
100 시험 장치
102 타이밍 발생기
104 패턴 발생기
106 파형 성형기
108 논리 비교기
10 불량 해석 메모리부
12 AFM 어드레스 포매터
14 BFM 어드레스 포매터
16 AFM용 어드레스 실렉터
18 BFM용 어드레스 실렉터
20 해석부
30 어드레스 페일 메모리
40 블록 페일 메모리
42 그룹 지정부
44 블록 어드레스 포인터
46 블록 어드레스 생성부
48 갱신부
50 독출부
52 로우 페일 카운터
54 칼럼 페일 카운터
56 토탈 페일 카운터
58 연산부
60 제어부
62 RFC 메모리
63 애더
64 CFC 메모리
65 애더
66 TFC 메모리
67 애더
72 개시 검출부
74 로우 어드레스 포인터
76 칼럼 어드레스 포인터
78 어드레스 제어부
80 메모리 어드레스 생성부
82 로우 어드레스 생성부
84 칼럼 어드레스 생성부
86 로우 캐리 실렉터
88 칼럼 캐리 실렉터
90 종료 검출부
300 피시험 메모리

Claims (11)

  1. 피시험 메모리를 시험하는 시험 장치에 있어서,
    상기 피시험 메모리에서의 어드레스마다, 불량 셀을 포함하는지 여부를 나타내는 어드레스 페일 데이터를 기억하는 어드레스 페일 메모리;
    상기 피시험 메모리에서의 복수의 셀을 포함하는 블록마다, 불량 셀을 포함하는지 여부를 나타내는 블록 페일 데이터를 기억하는 블록 페일 메모리;
    상기 피시험 메모리 내를 복수의 블록으로 분할한 복수의 그룹 중 구제 해석을 하는 하나의 그룹을 지정하는 그룹 지정부;
    상기 그룹 지정부에 의해 지정된 하나의 그룹 내의 블록마다, 상기 어드레스 페일 메모리로부터 상기 어드레스 페일 데이터를 독출하는 독출부;
    지정된 하나의 상기 그룹 내에서의 블록마다 또는 로우 어드레스마다, 상기 독출부에 의해 독출된 상기 어드레스 페일 데이터에 나타난 불량 셀을 카운트하는 로우 페일 카운터; 및
    지정된 하나의 상기 그룹 내에서의 블록마다 또는 칼럼 어드레스마다, 상기 독출부에 의해 독출된 상기 어드레스 페일 데이터에 나타난 불량 셀을 카운트하는 칼럼 페일 카운터
    를 포함하는,
    시험 장치.
  2. 제1항에 있어서,
    상기 그룹 내에서의 블록마다, 상기 독출부에 의해 독출된 상기 어드레스 페일 데이터에 나타난 불량 셀을 카운트하는 토탈 페일 카운터를 더 포함하는,
    시험 장치.
  3. 제2항에 있어서,
    그룹마다, 상기 로우 페일 카운터에 의해 카운트된 불량 셀의 수 및 상기 칼럼 페일 카운터에 의해 카운트된 불량 셀의 수에 기초하여, 상기 피시험 메모리의 구제 해석을 하는 연산부를 더 포함하는,
    시험 장치.
  4. 제3항에 있어서,
    상기 그룹 내에서의 상기 블록 페일 데이터를 독출하는 블록을 지정하는 그룹 내 블록 어드레스를 순차적으로 발생하는 그룹 내 블록 어드레스 발생부; 및
    상기 그룹 지정부에 의해 지정된 상기 그룹을 나타내는 그룹 값 및 상기 그룹 내 블록 어드레스를 합성하여, 상기 블록 페일 메모리로부터 상기 블록 페일 데이터를 독출하는 블록을 지정하는 블록 어드레스를 생성하는 블록 어드레스 생성부
    를 더 포함하는,
    시험 장치.
  5. 제4항에 있어서,
    상기 독출부는,
    블록 내에서의 로우 어드레스를 지정하는 로우 어드레스 발생부;
    블록 내에서의 칼럼 어드레스를 지정하는 칼럼 어드레스 발생부;
    하나의 블록 내에 포함되는 로우 어드레스 수 및 칼럼 어드레스 수에 따라, 블록 내의 모든 어드레스를 지정하는 로우 어드레스 및 칼럼 어드레스의 조합을, 상기 로우 어드레스 발생부 및 상기 칼럼 어드레스 발생부로부터 순차적으로 출력시키는 어드레스 제어부; 및
    상기 블록 어드레스, 상기 로우 어드레스 및 상기 칼럼 어드레스를 합성하여, 상기 어드레스 페일 메모리로부터 상기 어드레스 페일 데이터를 독출하는 어드레스를 생성하는 메모리 어드레스 생성부
    를 포함하는,
    시험 장치.
  6. 제5항에 있어서,
    상기 독출부는,
    상기 그룹 내 블록 어드레스 및 상기 로우 어드레스를 합성하여, 상기 로우 페일 카운터에게 주는 어드레스를 생성하는 로우 어드레스 생성부; 및
    상기 그룹 내 블록 어드레스 및 상기 칼럼 어드레스를 합성하여, 상기 칼럼 페일 카운터에게 주는 어드레스를 생성하는 칼럼 어드레스 생성부
    를 더 포함하는,
    시험 장치.
  7. 제5항에 있어서,
    하나의 블록에 포함되는 로우 어드레스 수 및 칼럼 어드레스 수를 상기 어드레스 제어부에 설정하는 제어부를 더 포함하는,
    시험 장치.
  8. 제4항에 있어서,
    상기 그룹 지정부는, 상기 그룹 값을 기억하는 레지스터이며,
    상기 시험 장치는, 하나의 그룹에 대해서 구제 해석이 된 후에, 다음으로 구제 해석을 해야 할 그룹을 나타내는 그룹 값을 상기 그룹 지정부에 기입하는 제어부를 더 포함하는,
    시험 장치.
  9. 제4항에 있어서,
    상기 그룹 지정부는, 상기 그룹 값을 기억하는 카운터이며, 하나의 그룹에 대해서 구제 해석이 될 때마다, 상기 그룹 값을 증분하는,
    시험 장치.
  10. 제1항에 있어서,
    해당 시험 장치는, 상기 피시험 메모리에 기억되는 하나의 데이터를 구성하는 복수의 비트에 대응한, 복수의 로우 페일 카운터 및 복수의 칼럼 페일 카운터를 포함하고,
    상기 독출부는, 상기 어드레스 페일 메모리에 대해서 어드레스를 공통으로 지정하여, 상기 복수의 로우 페일 카운터 및 상기 복수의 칼럼 페일 카운터의 각각에, 대응하는 비트의 불량 셀의 수를 카운트시키는,
    시험 장치.
  11. 피시험 메모리를 시험하는 시험 장치에서의 상기 피시험 메모리의 구제 해석 방법에 있어서,
    상기 시험 장치는,
    상기 피시험 메모리에서의 어드레스마다, 불량 셀을 포함하는지 여부를 나타내는 어드레스 페일 데이터를 기억하는 어드레스 페일 메모리; 및
    상기 피시험 메모리에서의 복수의 셀을 포함하는 블록마다, 불량 셀을 포함하는지 여부를 나타내는 블록 페일 데이터를 기억하는 블록 페일 메모리
    를 포함하고,
    상기 피시험 메모리 내를 복수의 블록으로 분할한 복수의 그룹 중 구제 해석을 하는 하나의 그룹을 지정하고,
    지정된 하나의 그룹 내의 블록마다, 상기 어드레스 페일 메모리로부터 상기 어드레스 페일 데이터를 독출하고,
    지정된 하나의 상기 그룹 내에서의 블록마다 또는 로우 어드레스마다, 독출된 상기 어드레스 페일 데이터에 나타난 불량 셀을 카운트하고,
    지정된 하나의 상기 그룹 내에서의 블록마다 또는 칼럼 어드레스마다, 독출된 상기 어드레스 페일 데이터에 나타난 불량 셀을 카운트하고,
    불량 셀의 카운트 결과에 기초하여 그룹마다 상기 피시험 메모리의 구제 해석을 실시하는,
    구제 해석 방법.
KR1020117027961A 2009-07-13 2009-07-13 시험 장치 및 구제 해석 방법 KR101288113B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/003271 WO2011007383A1 (ja) 2009-07-13 2009-07-13 試験装置および救済解析方法

Publications (2)

Publication Number Publication Date
KR20120016637A KR20120016637A (ko) 2012-02-24
KR101288113B1 true KR101288113B1 (ko) 2013-07-19

Family

ID=43449007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117027961A KR101288113B1 (ko) 2009-07-13 2009-07-13 시험 장치 및 구제 해석 방법

Country Status (5)

Country Link
US (1) US8325547B2 (ko)
JP (1) JP5087704B2 (ko)
KR (1) KR101288113B1 (ko)
TW (1) TWI433159B (ko)
WO (1) WO2011007383A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130049656A (ko) * 2011-11-04 2013-05-14 에스케이하이닉스 주식회사 셀프리프레쉬펄스 생성회로
KR102070729B1 (ko) 2013-11-12 2020-03-02 삼성전자주식회사 반도체 메모리 장치 및 그것을 포함하는 메모리 시스템
KR102252376B1 (ko) 2014-12-08 2021-05-14 삼성전자주식회사 셀 특성 플래그를 이용하여 리프레쉬 동작을 제어하는 메모리 장치
KR20160071769A (ko) * 2014-12-12 2016-06-22 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980024686A (ko) * 1996-09-18 1998-07-06 오오우라 히로시 메모리 시험장치
JP2000123595A (ja) 1998-08-14 2000-04-28 Advantest Corp メモリ試験装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2842923B2 (ja) * 1990-03-19 1999-01-06 株式会社アドバンテスト 半導体メモリ試験装置
JPH06259993A (ja) * 1993-03-05 1994-09-16 Advantest Corp 半導体メモリ試験装置
JP2001035189A (ja) * 1999-07-16 2001-02-09 Advantest Corp メモリの不良救済解析方法及びこの解析方法を適用した不良救済解析器を搭載したメモリ試験装置
JP2005259266A (ja) 2004-03-11 2005-09-22 Advantest Corp 試験装置及び試験方法
JP2006012253A (ja) * 2004-06-23 2006-01-12 Advantest Corp 試験装置及び試験方法
JP4402093B2 (ja) * 2006-10-26 2010-01-20 株式会社アドバンテスト 半導体試験装置および半導体メモリの試験方法
WO2008099502A1 (ja) * 2007-02-16 2008-08-21 Advantest Corporation 試験装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980024686A (ko) * 1996-09-18 1998-07-06 오오우라 히로시 메모리 시험장치
JP2000123595A (ja) 1998-08-14 2000-04-28 Advantest Corp メモリ試験装置

Also Published As

Publication number Publication date
KR20120016637A (ko) 2012-02-24
US8325547B2 (en) 2012-12-04
JPWO2011007383A1 (ja) 2012-12-20
US20120120748A1 (en) 2012-05-17
TW201112256A (en) 2011-04-01
WO2011007383A1 (ja) 2011-01-20
JP5087704B2 (ja) 2012-12-05
TWI433159B (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
JP4435833B2 (ja) 試験装置および選択装置
KR100271431B1 (ko) 메모리 시험장치
KR950011968B1 (ko) 용장 회로부 메모리 ic의 시험 장치
KR100840814B1 (ko) 시험 장치
EP0912979A1 (en) Semiconductor memory tester with redundancy analysis
JP5202556B2 (ja) 制御装置、試験装置および制御方法
KR101288113B1 (ko) 시험 장치 및 구제 해석 방법
JPH09318707A (ja) 半導体メモリ試験方法および装置
KR101015488B1 (ko) 시험 장치
JP2020193900A (ja) 試験装置
JP2003509804A (ja) メモリ検査方法
JP4183854B2 (ja) メモリ試験装置
KR101003076B1 (ko) 반도체 디바이스 시험장치 및 시험방법
US20120249157A1 (en) Test apparatus
KR20100049646A (ko) 시험 장치 및 시험 방법
JP4952160B2 (ja) 半導体試験装置
JP3547070B2 (ja) 半導体メモリ試験装置
JP5326800B2 (ja) 解析装置および解析方法
JP2003007090A (ja) メモリの不良救済解析方法・メモリ試験装置
JP2003123499A (ja) 半導体試験装置および半導体装置の試験方法、並びに半導体装置の製造方法
CN116417057A (zh) 一种存储器的测试方法及测试装置
JP2001243791A (ja) データ記憶装置、データ測定装置、半導体解析装置および半導体装置
JPS63127499A (ja) メモリ素子検査装置
JP2009020971A (ja) 半導体試験装置
KR20080068365A (ko) 반도체메모리 테스트시스템의 페일정보 수집장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160624

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180626

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190626

Year of fee payment: 7