KR950011968B1 - 용장 회로부 메모리 ic의 시험 장치 - Google Patents

용장 회로부 메모리 ic의 시험 장치 Download PDF

Info

Publication number
KR950011968B1
KR950011968B1 KR1019910016346A KR910016346A KR950011968B1 KR 950011968 B1 KR950011968 B1 KR 950011968B1 KR 1019910016346 A KR1019910016346 A KR 1019910016346A KR 910016346 A KR910016346 A KR 910016346A KR 950011968 B1 KR950011968 B1 KR 950011968B1
Authority
KR
South Korea
Prior art keywords
memory
measured
bad
row
storage means
Prior art date
Application number
KR1019910016346A
Other languages
English (en)
Other versions
KR920006996A (ko
Inventor
히사오 쯔까고시
히사또시 시라사까
Original Assignee
가부시끼가이샤 도시바
아오이 죠이찌
도시바 마이크로 일렉트로닉스 가부시끼가이샤
다께다이 마사다까
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 아오이 죠이찌, 도시바 마이크로 일렉트로닉스 가부시끼가이샤, 다께다이 마사다까 filed Critical 가부시끼가이샤 도시바
Publication of KR920006996A publication Critical patent/KR920006996A/ko
Application granted granted Critical
Publication of KR950011968B1 publication Critical patent/KR950011968B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

내용 없음.

Description

용장 회로부 메모리 IC의 시험 장치
제1도는 본 발명의 제1실시예에 따른 용장 회로부 메모리 IC의 시험 장치의 개략 구성을 도시하는 블록도.
제2도는 본 발명의 제2실시예에 관한 용장 회로부 메모리 IC 시험 장치의 개략 구성을 도시하는 블록도.
제3도는 본 발명의 제3실시예에 관한 용장 회로부 메모리 IC 시험 장치의 개략 구성을 도시하는 블록도.
제4도는 종래의 용장 회로부 메모리 시험 장치의 개략 구성을 도시하는 블록도.
* 도면의 주요부분에 대한 부호의 설명
1 : 패턴 발생 장치 2 : 피 측정 메모리
3, 14, 19 : 비교 회로 4 : 불량 해석 메모리
5 : 제어기 11, 16 : 라인 메모리
12, 17, 31, 34 : 카운터 13, 18 : 스페어 수 설정 메모리
15, 20, 32, 35 : 불량 어드레스 메모리
21 : 논리적 회로 33, 36 : 셀렉터
본 발명은 제조 공정 중에 발생한 불량 구제(救濟)가 가능한 용장 회로부 메모리 IC의 시험 장치에 관한 것이다.
종래, 이러한 종류의 시험 장치는, 예를 들면 제4도에 도시한 바와 같이 구성되어 있다. 도면에 있어서, 참조 번호(1)은 테스트용의 패턴 발생 장치로, 이 패턴 발생 장치(1)에서 출력되는 어드레스 신호와 데이터가 피 측정 메모리(2)에 공급되고, 각 어드레스에 데이터가 서입된다. 이 피 측정 메모리(2)에서 독출된 데이터와 상기 패턴 발생 장치(1)에서 출력된 대응하는 어드레스의 데이터가 비교회로(3)에서 비교되고, 서입된 데이터와 독출한 데이터가 일치하고 있는지의 여부가 테스트된다. 이 비교 회로(3)의 비교 출력과 상기 패턴 발생 장치(1)에서 출력되는 어드레스 신호는 불량 해석 메모리(4)의 제어기(5)에 공급되고, 이 제어기(5)의 제어에 기초하여 피 측정 메모리의 불량 정보가 불량 해석 메모리(4)에 서입된다. 상기 불량 해석 메모리(4)는 상기 피 측정 메모리(2)와 동일한 메모리 공간을 갖고 있고, 피 측정 메모리(2)에 불량 비트가 존재하면 불량 해석 메모리(4)의 대응하는 어드레스에 상기 불량 정보가 서입된다.
피 측정 메모리(2)의 모든 어드레스에 대한 테스트 종료 후, 상기 불량 해석 메모리(4)의 기억 데이터가 순차로 설치되고, 데이터가 1비트씩 독출되어, 불량 비트의 수와 불량 어드레스가 조사된다. 이 불량 정보에 기초하여, 소포트웨어에 의해 상기 피 측정 메모리(2)에 발생한 불량이 용장 회로에서 구제 가능한지의 여부가 판정되고, 구제가 가능하면 피 측정 메모리(2)의 불량이 발생한 행 또는 열의 메모리 셀을 용장 회로의 행 또는 열의 메모리 셀과 치환하고 있다. 한편, 불량 비트가 발생한 행 또는 열의 수가 용장 회로의 스페어 메모리 셀의 행 또는 열의 수보다도 많을 경우에는 구제 불가능하다고 판정된다.
이와 같이 종래의 시험 장치는 우선, 테스트의 실행 중에 검출한 불량 정보를 불량 해석 메모리(4)에 일단 취입하고, 테스트 종료 후에 이 불량 해석 메모리(4)의 기억 데이터를 1비트씩 독출하여 불량 비트의 수와 불량 어드레스를 얻고, 이 불량 정보에 의해 구제가 가능한지의 여부를 판정하고 있기 때문에, 불량 해석 메모리(4)의 모든 어드레스를 서치할 필요가 있다. 이 때의 처리 속도는 불량 해석 메모리의 하드웨어 처리 속도에 의해 결정된다. 또, 독출된 불량 정보에 의해, 그 불량이 구제 가능한지의 적부를 판정하는 것은 소프트웨어이므로, 판정 처리 속도는 CPU의 능력으로 결정된다.
따라서, 불량 해석 메모리의 하드웨어의 성능 외에, CPU의 성능이나 CPU에 대한 개입 처리, 프로그램의 짜는 방법 등에 의해 처리 능력이 좌우되어, 처리 속도의 향상이 어려운 결점이 있다. 특히, 요즈음과 같이 피측정 메모리의 기억용량이 증가하면, 구제 가부(可否)의 판정을 위한 처리 효율이 현저히 저하한다. 또 다수개의 피 측정 메모리를 동시에 측정하여 테스트 효율을 올리는 경우에도, 최종적으로는 개개의 디바이스마다 구제 가부의 결정을 행할 필요가 있기 때문에 다수개 동시 측정에 의한 효과가 저하한다.
상술한 바와 같이, 종래의 용장 회로부 메모리 IC의 시험 장치는 처리 속도가 늦는다는 결점이 있다.
따라서, 본 발명의 목적은 처리 속도를 향상시킬 수 있는 용장 회로부 메모리 IC의 시험 장치를 제공함에 있다.
즉, 본 발명에 있어서는 상기 목적을 달성하기 위해, 피 측정 메모리가 스페어 메모리 셀의 행 또는 열의 한쪽을 갖는 경우에, 용장 회로를갖는 피 측정 메모리의 행 또는 열 어드레스분의 기억 영역을 갖고, 이 피 측정 메모리의 불량비트의 행 또는 열 어드레스를 기억하는 제1기억 수단과 상기 피 측정 메모리의 불량 비트의 행 또는 열의 수를 계수하는 계수수단과, 상기 용장 회로 중에 설치된 스페어 메모리 셀의 행 또는 열의 수를 기억하는 제2기억 수단과, 상기 계수 수단의 계수치와 상기 제2기억 수단에 기억된 수를 비교하는 비교 수단으로 시험 장치를 구성하고 있다.
또한, 본 발명의 또 다른 양상에서는 피 측정 메모리가 스페어 메모리 셀의 행 및 열을 갖는 경우에, 용장 회로를 갖는 피 측정 메모리의 행 어드레스분의 기억 영역을 갖고, 이 피 측정 메모리의 불량 비트의 행 어드레스를 기억하는 제1기억 수단과, 용장 회로를 갖는 피 측정 메모리의 열 어드레스분의 기억 영역을 갖고, 이 피 측정 메모리의 불량 비트의 열 어드레스를 기억하는 제2기억 수단과, 상기 피 측정 메모리의 불량 비트의 행 수를 계수하는 제1계수 수단과, 상기 피 측정 메모리의 불량 비트의 열수를 계수하는 제2계수 수단과, 상기 용장 회로 중에 설치된 스페어 메모리 셀의 행 수를 기억하는 제3기억 수단과, 상기 용장 회로 중에 설치된 스페어 메모리 셀의 열 수를 기억하는 제4기억 수단과, 상기 제1계수 수단의 계수치와 상기 제3기억 수단에 기억된 수를 비교하는제1비교 수단과, 상기 제2계수 수단의 계수치와 상기 제4기억 수단에 기억된 수를 비교하는 제2비교 수단과, 상기 제1, 제2비교 수단의 비교 출력의 논리 적(積)을 취해서, 구제 불가능함을 나타내는 구제 불가 신호를 출력하는 논리 적수단으로 시험 장치를 구성하고 있다.
또한, 본 발명의 다른 양상에서는 피 측정 메모리가 스페어 메모리 셀의 행 및 열을 갖는 경우에, 최소한 피 측정 메모리와 동일한 기억 영역을 갖고, 불량 정보를 기억하는 불량 해석용의 제1기억 수단과, 상기 제1기억 수단에 기억된 불량 정보에 기초하여 불량 비트의 행 수를 계수하는 제1계수 수단과, 상기 제1기억 수단에 기억된 불량 정보에 기초하여 불량 비트의 열 수를 계수하는 제2계수 수단과, 상기 피 측정 메모리의 불량 비트의 행 어드레스를, 동일 행 중에 존재하는 불량한 수를 어드레스로서 기억하는 제2기억 수단과, 상기 피 측정 메모리의 불량 비트의 열 어드레스를, 동일 열 중에 존재하는 불량의 수를 어드레스로서 기억하는 제3기억 수단으로 시험 장치를 구성하고 있다.
또한, 본 발명의 다른 양상에서는 피 측정 메모리가 스페이 메모리 셀의 행 및 열을 갖는 경우에, 용장 회로를 갖는 피 측정 메모리의 행 어드레스분의 기억 영역을 갖고, 이 피 측정 메모리의 불량 비트의 행 어드레스를 기억하는 제1기억 수단, 용장 회로를 갖는 피 측정 메모리의 열 어드레스분의 기억 영역을 갖고 이 피 측정 메모리의 불량 비트의 열 어드레스를 기억하는 제2기억 수단과, 상기 피 측정 메모리의 불량 비트의 행 수를 계수하는 제1계수 수단과, 상기 피 측정 메모리의 불량 비트의 열 수를 계수하는 제2계수 수단과, 상기 용장 회로 중에 설치된 스페어 메모리 셀의 열 수를 기억하는 제3기억 수단과, 상기 용장 회로중에 설치된 스페어 메모리 셀의 열 수를 기억하는 제4 기억 수단과, 상기 제1계수 수단의 계수치와 상기 제3기억 수단에 기억된 수를 비교하는 제1비교 수단과, 상기 제2계수 수단의 계수치와 상기 제4기억 수단에 기억된 수를 비교하는 제1비교 수단과, 상기 제1, 제2비교 수단의 비교 출력의 논리 적을 취해서, 구제 불가능함을 나타내는 구제 불가 신호를 출력하는 논리 적 수단으로 제1테스트 기능부를 형성하고, 최소한 피 측정 메모리와 같은 기억 영역을 갖고, 불량 정보를 기억하는 불량 해석용의 제5기억 수단과, 상기 제5기억 수단에 기억된 불량 정보에 기초하여 불량 비트의 행 수를 계수하는 제3계수 수단과, 상기 제5기억 수단에 기억된 불량 정보에 기초하여 불량 비트의 열 수를 계수하는 제4계수 수단과, 상기 피 측정 메모리의 불량 비트의 행 어드레스를 동일 행 중에 존재하는 불량의 수를 어드레스로서 기억하는 제6기억 수단과, 상기 피 측정 메모리의 불량 비트의 열 어드레스를, 동일 열 중에 존재하는 불량 수를 어드레스로서 기억하는 제7기억 수단으로 제2테스트 기능부를 형성하고, 상기 제1, 제2테스트 기능부로 시험 장치를 구성하고 있다.
본 발명에 따른 구성에 의하면 피 측정 메모리가 스페어 메모리 셀의 행 또는 열의 한쪽을 갖는 경우에, 계수 수단으로 불량 행 또는 열의 수가 용장 회로에 의해 구제 가능한 수를 초과한 것이 검출되었을 때에, 구제가 불가능하다고 하여 테스트를 도중에서 정지할 수 있고, 구제가 불가능한 다수의 불량 비트를 갖는 피 측정 메모리에 대해서 쓸데없는 테스트를 행할 필요가 없으므로, 처리 효율을 올려 처리 속도를 향상시킬 수 있다. 또, 제1기억 수단에는 피 측정 메모리와 동등한 기억 용량이 필요하지 않고 행 또는 열 어드레스분의 기억 영역이 있으면 좋으므로, 비용을 절감할 수 있고 스페이스를 줄일 수 있다.
또한, 본 발명에 따른 다른 구성에 의하면 피 측정 메모리가 스페어 메모리 셀의 행 및 열을 갖는 경우에, 논리 적 수단에서 출력되는 구제 불가 신호에 의해 불량 행 및 열의 수가 용장 회로에 의해 구제가능한 수를 초과했음이 검출되지 않을 때에, 구제가 가능하다고 하여 불량 비트 서치 서브루틴을 실행할 필요가 없어지고, 구제가 가능한 소수의 불량 비트를 갖는 피 측정 메모리에 대해 쓸데없는 처리를 행할 필요가 없다. 따라서, 처리 효율을 올려 처리 속도를 향상시킬 수 있다. 또, 제1, 제2기억 수단에는 피 측정 메모리와 동등한 기억 용량을 필요로 하지 않고, 행 및 열 어드레스분의 기억 영역이 있으면 좋으므로, 비용을 절감할 수 있고 스페이스를 줄일 수 있다.
본 발명에 따른 또 다른 구성에 의하면 피 측정 메모리가 스페어 메모리 셀의 행 및 열을 갖는 경우에, 제1, 제2계수 수단에서 행 및 열 어드레스에 대한 불량 수를 카운트하고, 제2, 제3 기억 수단에서 불량 행 어드레스 및 불량 열 어드레스를 순차로 독출하면 불량 수가 최대치를 유지하는 어드레스에서 구제가 가능하다. 이로 인해, 간단한 프로그램으로 최대 불량 수 구제 방식(행 및 열 어드레스에 대해 불량 수가 제일 많은 어드레스부터 구제하는 처리 방법)에 의해 고속 처리가 가능하게 되고, 다수개의 피 측정 메모리를 동시에 측정할 때에도 효율이 저하하지 않는다.
본 발명에 따른 또 다른 구성에 의하면 테스트를 제1테스트 기능부와 제2테스트 기능부에 의한 2단계로 나누고, 불량 발생 상태에 따라서 최적한 판정이 가능하므로 고속으로 처리할 수있다. 즉, 테스트 실행 중에는 제1테스트 기능부를 이용해서 행 또는 열의 한쪽에서 구제 가능한지의 여부, 또는 행 및 열 양쪽에서도 구제 불가능한지의 판정을 행하고, 행 및 열 양쪽에서 구제 가능하지만 한쪽만으로는 구제가 불가능한 경우에는, 제2테스트 기능부를 이용해서 불량 수가 많은 어드레스부터 구제한다. 이로인해, 불량 비트가 적고 행 또는 열의 한쪽에서 구제 가능한 경우 및 불량 비트가 많고 행 및 열 양쪽에서도 구제 불가능한 경우에는 제1테스트 기능부를 이용해서 실시간에 효율적으로 구제를 행하고, 행 또는 열 한쪽만으로는 구제 불가능한 경우에는 제2테스트 기능부를 이용해서 최대 불량 수 구제 방식으로 효율적으로 구제를 행할 수 있다.
이하, 본 발명의 한 실시예에 관해서 도면을 참조하여 설명한다.
제1도는 본 발명의 제1실시예에 관한 용장 회로부 메모리 IC의 시험 장치의 개략 구성을 도시하는 것으로, 피 측정 메모리가 행 어드레스에 대응하는 용장 회로를 갖는 경우에 적합한 것이다.
테스트 패턴을 발생하는 패턴 발생 장치(1)에서 출력되는 어드레스 신호 및 데이터는 피 측정 메모리(2)에 공급되어 대응하는 어드레스에 데이터가 서입된다. 이 피 측정 메모리(2)에서의 독출 데이터와 상기 패턴 발생 장치(1)에서 출력되는 데이터(기준 데이터)가 비교 회로(3)에 공급되어 비교된다. 이 비교 회로(3)에 의한 비교 출력과 상기 패턴 발생 장치(1)에서 출력되는 어드레스 신호가 제어기(5)에 공급된다. 피 측정 메모리(2)에서 독출한 데이터와 패턴 발생 장치(1)에서 출력되는 데이터가 상이할 경우, 상기 제어기(5)의 제어에 기초하여, 라인 메모리(11)에서의 상기 피 측정 메모리(2)의 행 어드레스에 대응하는 어드레스에 불량 비트가 존재하는 것을 나타내는 데이터가 순차로 서입된다. 도시된 바와 같이, 피 측정 메모리(2)의 행 어드레스 "2", "4","6"에 X자로 표시하여 불량 비트가 존재하고 있는 것으로 하면, 비교 회로(3)에서 불일치가 검출될 때마다 라인 메모리(11)의 대응하는 어드레스에 데이터 "11"이 서입된다. 이때, 제어기(5)의 제어에 기초하여, 불량 어드레스 메모리(라인 메모리)(15)에 불량 행 어드레스 "2","4","6"이 순차로 서입된다. 또한, 불량 어드레스 메모리(15) 중의 데이터 "1"은 불량 행 어드레스가 서입되어 있지 않음을 표시한 것이다. 또, 상기 라인 메모리(11)로의 불량정보 서입시, 상기 제어기(5)의 제어에 의해 불량 비트의 검출때마다 카운터(12)의 계수치가 카운트업된다. 한편, 스페어 수 설정 메모리(13)에는 용장 회로가 갖는 스페어 메모리 셀 행 수가 미리 설정되어 있고, 이 메모리(13)의 기억 데이터와 상기 카운터(12)의 계수치가 비교 회로(14)에 공급되어 비교된다. 그리고, 이 비교 회로(14)의 비교 출력에 의해서, 발생된 불량이 구제 가능한지의 여부가 판정된다. 즉, 라인 메모리(11)에 불량 비트가 서입될 때마다 상기 카운터(12)의 계수치가 카운트 업되고, 이 계수치가 상기 스페어 수 설정 메모리(13)의 설정치를 초과하면 구제가 불가능하므로 비교 회로(14)에서 패턴 발생 장치(1)에 구제 불가 신호를 공급하여 동작을 정지시킨다. 피 측정 메모리(1)의 모든 어드레스의 테스트가 종료해도 불량 행 수가 메모리(13)의 설정치 이하인 경우에는 구제가 가능하므로, 상기 불량 어드레스 메모리(15)에 기억된 불량 행 어드레스를 독출하고, 피 측정 메모리(2)의 불량 행에 접속되어 있는 메모리 셀을 용장 회로의 메모리 셀에 치환하여 불량을 구제한다.
다음에, 상기와 같은 구성에 있어서의 동작을 설명한다. 테스트 실행에 의해서 피 측정 메모리(2)에 대한 데이터 서입 및 독출이 행해진다. X자로 표시한 바와 같이 피 측정 메모리(2)에 불량 비트가 존재하면, 라인 메모리(11)의 대응하는 어드레스에 불량 정보로서 "1"이 서입된다. 이때, 불량이 검출될 때마다 카운터(12)가 카운트 업되고, 이 카운터(12)의 계수치가, 비교 회로(14)에 의해서 스페어 수 설정 메모리(13)의 설정치와 비교된다. 그리고, 카운터(12)의 계수치가 스페어 수 설정 메모리(13)의 설정치를 초과한 시점에서 구제 불가 신호가 출력되고, 패턴 발생 장치(1)의 동작이 정지되어 테스트가 중지된다. 피 측정 메모리(2)의 모든 어드레스에 관해서 테스트가 종료한 다음, 비교 회로(14)에서 구제 불가 신호가 출력되어 있지 않을 경우에는, 구제 가능으로 판정되어 불량 어드레스 메모리(15)에서 불량 행 어드레스가 독출된다. 그리고, 불량이 발생한 행 또는 열의 메모리 셀과 용장 회로의 행 또는 열이 메모리 셀이 치환되어, 불량이 구제된다.
이와 같은 구성에 의하면, 카운터(12)에서 불량 수가 용장 회로에 의해 구제 가능한 수를 초과한 것이 검출되었을 때에, 구제가 불가능하다고 하여 테스트를 도중에서 정지할 수 있다. 따라서, 다수의 불량 비트가 존재하고, 구제가 불가능한 피 측정 메모리에 대해서 쓸데없는 테스트를 행할 필요가 없으므로, 처리 효율을 올려 처리 속도를 향상할 수 있다. 이는 피 측정 메모리(2)의 기억 용량이 많고 테스트 시간이 긴 디비아스에 대해서 특히 유효하다. 또, 불량 행 어드레스가 불량 어드레스 메모리(15)에서 직접 독출되므로, 종래와 같이 피 측정 메모리(2)와 동등한 메모리 공간을 갖는 불량 해석 메모리에서 1비트씩 데이터를 독출할 필요가 없으므로 고속 액세스가 가능하다. 더우기, 라인 메모리(11)과 불량 어드레스 메모리(15)는 피 측정 메모리(2)와 동등한 기억 용량을 필요로 하지 않으므로, 비용을 절감할 수 있고 스페이스를 줄일 수 있다.
또한, 상기 실시예에서는 피 측정 메모리(2)가 행 어드레스에 대응하는 용장 회로를 갖는 경우를 예로 들어 설명하였으나, 기본적으로는 열 어드레스에 대응하는 용장 회로를 갖는 경우도 동일하다.
상기 제1도에 도시한 것과 같은 구성의 시험 장치는 서입 시간이 길고, 보통 메모리 셀에 복수 회의 서입이 행해지는 EPROM 등의 테스트에 사용하면 특히 효과가 높다. 또, 제품의 동작 개시 직후 등에는 불량 수가 많은 경우가 있으므로, 본 발명을 적용함으로써 높은 효과가 얻어진다. 예를 들면 상기 제4도에 도시한 것과 같은 시험 장치에서는 4M 비트의 영역을 20MHz의 액세스 속도로 서치하는 경우에 서치 시간만으로 1디바이스 당 약 210ms가 걸리고, 테스트 시간은 100초 정도(10μs×20회×4M/8비트=105초)가 된다. 이에 대해서, 시험 도중에 정지하는 상기 제1도 및 제2도에 도시한 시험 장치를 채용하면, 약 0.2초(10μs×20회×512row×2개=0.2초)까지 단축할 수 있다.
또한, 상기 제1도에 도시한 구성에 있어서 라인 메모리(11,16)의 기억 데이터를 마스크 데이터로서 피 측정 메모리(2)의 테스트를 마스크하면, 테스트 시간이 긴 디바이스나 서입 시간이 길고 또한 복수회의 서입을 필요로 하는 디바이스에 대해서도 유효하다.
제2도는 본 발명의 제2실시예에 관한 용장 회로부 메모리 IC의 시험 장치에 관해서 설명하기 위한 것으로, 피 측정 메모리가 행 및 열 어드레스에 대응하는 용장 회로를 갖는 경우에 적합한 시험 장치의 개략 구성을 도시하는 블록도이다. 제2도에 있어서, 상기 제1도와 동일 구성 부분에는 동일한 부호를 붙여 그 상세한 설명을 생략한다. 즉, 상기 제1도의 구성에 부가해서 제2라인 메모리(16), 제2카운터(17), 제2스페어 수 설정 메모리(18), 제2비교 회로(19), 제2불량 어드레스 메모리(20) 및 논리 적 회로(21)을 설치하고 있다. 상기 제2라인 메모리(16)에는 제어기(5)의 제어에 기초하여, 상기 피 측정 메모리(2)의 열 어드레스에 대응하는 어드레스에 불량 비트가 존재하는 것을 표시하는 데이터가 서입된다. 도시된 바와 같이 피 측정 메모리(2)의 열 어드레스 "3", "7"에 X자로 표시하여 불량 비트가 존재하고 있는 것으로 하면, 라인 메모리(16)의 대응하는 어드레스에 데이터 "1"이 서입된다. 또, 제어기(5)에 의한 제어에 기초하여, 불량 어드레스 메모리(20)에 불량 열 어드레스 "3", "7"이 순차로 서입된다. 또한, 불량 어드레스 메모리(20)중에 데이터"-1"은 불량 열 어드레스가 서입되어 있지 않음을 도시한 것이다. 상기 카운터(17)은 불량 열 검출때마다 카운트 업된다. 상기 스페어 수 설정 메모리(18)에는 용장 회로가 갖는 스페어 메모리 셀 열의 수가 미리 기억되고 있고, 이 메모리(18)의 설정치와 상기 카운터(17)의 계수치가 상기 비교 회로(19)에 공급되어 비교된다. 그리고, 이 비교 회로(19)의 비교출력과 비교 회로(14)의 비교 출력이 논리 적 회로(21)에 공급되어 논리 적이 취해지고, 불량이 구제가능한 지의 여부가 판정된다.
상기와 같은 구성에 있어서, 비교 회로(3)에 의해서 피 측정 메모리(2)에서 독출한 데이터와 패턴 발생 장치(1)에서 출력된 데이터의 비교를 행하기까지는 상기 제1도에 도시한 회로와 동일하게 동작한다. 불량 비트가 검출되면, 상기 라인메모리(11)의 불량 행에 대응하는 어드레스에는 "1"이, 상기 라인 메모리(16)의 불량 열에 대응하는 어드레스에도 "1"이 각각 서입된다. 또, 동시에 불량 어드레스 메모리(15)에는 불량 행의 어드레스가, 불량 어드레스 메모리(20)에는 불량 열의 어드레스가 각각 서입된다. 상기 라인 메모리(11,16)에 서입이 행해질 때마다, 상기 카운터(12,17)의 계수치가 카운트 업되고, 이 계수치가 비교 회로(14,19)에 의해 상기 스페어 수 설정 메모리(13,18)의 설정치와 각각 비교된다. 피 측정 메모리(2)의 모든 어드레스의 테스트가 종래해도 불량 행 또는 열의 최소한 한쪽 수가 메모리(13,18)의 설정치 이하인 경우에는 구제가 가능하므로, 상기 불량 어드레스 메모리(15,20)에 기억된 불량 행 및 불량 열의 어드레스를 독출하고, 용장 회로의 스페어 행 및 스페어 열의 메모리 셀에 치환하여 불량을 구제한다.
이와 같은 구성에 의하면, 피 측정 메모리 행 및 열 어드레스에 대응하는 용장 회로를 갖는 경우에도 고속으로 테스트할 수 있다.
제3도는 본 발명의 제3실시예에 따른 용장 회로부 메모리 IC의 시험 장치에 관해서 설명하기 위한 것으로, 피 측정 메모리가 행 및 열 어드레스에 대응하는 용장 회로를 갖는 경우, 불량 구제의 효율을 높일 수 있는 시험장치의 개략 구성을 도시하는 블록도이다. 패턴 발생 장치(1)에서 출력되는 어드레스 신호 및 데이터는 피 측정 메모리(2)에 공급되고, 대응하는 어드레스에 데이터가 서입된다. 이 피 측정 메모리(2)에서의 독출 데이터와 상기 패턴 발생 장치(1)에서 출력되는 데이터(기준 데이터)가 비교 회로(3)에 공급되어 비교된다. 이 비교 회로(3)에 의한 비교 출력과 상기 패턴 발생 장치(1)에서 출력되는 어드레스 신호가 제어기(5)에 공급된다. 피 측정 메모리(2)에서 독출한 데이터와 패턴 발생장치(1)에서 출력되는 데이터가 상이할 경우, 상기 제어기(5)의 제어에 기초하여, 불량 해석 메모리(4)에 있어서의 상기 피 측정 메모리(2)의 어드레스에 대응하는 어드레스에 불량 비트가 존재하는 것을 나타내는 데이터(X 자로 표시함)가 서입된다. 상기 불량 해석 메모리(4)에 서입된 불량 행 어드레스의 수가 불량 비트 카운터(31)에서 카운트 됨과 도시에 불량 행 어드레스가 불량 어드레스 메모리(32)에 공급되어 서입된다. 이때 셀렉터(33)에 제어에 의해, 불량 수를 어드레스(색인)로 하고, 불량 행 어드레스를 데이터로서 상기 불량 어드레스 메모리(32)에 서입한다. 한편, 상기 불량 해석 메모리(4)에 서입된 불량 열 어드레스의 수는 불량 비트 카운트(34)에서 카운트되고, 불량 열 어드레스는 불량 어드레스 메모리(35)에 공급되어 서입된다. 불량 열 어드레스는 셀렉터(36)의 제어에 의해 불량 수를 어드레스(색인)로 하고, 불량 행 어드레스를 데이터로서 상기 불량 어드레스 메모리(35)에 서입한다. 또한 상기 불량 비트 카운터(31,34) 및 셀렉터(33,36)은 상기 제어기(5)의 출력 신호에 의해서 제어되고, 상기 불량 어드레스 메모리(32)에서 불량 행 어드레스를, 상기 불량 어드레스 메모리(35)에서 불량 열 어드레스를 각각 얻도록 되어 있다.
상기와 같은 구성에 있어서, 테스트에 의해서 피 측정 메모리(2)의 불량이 발견되면, 불량 해석 메모리(4)의 대응하는 어드레스에 불량 정보가 취입된다. 시험 종료 후에 불량이 취입된 불량 해석 메모리(4)에 대해서 행 방향과 열 방향의 불량 수가 불량 비트 카운터(31,34)에 의해 각각 카운트된다. 동시에 불량 어드레스 정보가 불량 어드레스 메모리(32,35)에 취입된다. 이때의 불량 취입은 상술한 바와 같이 불량 수를 어드레스하고, 불량 행 또는 열 어드레스를 데이터로서 서입한다. 따라서, 불량 어드레스 메모리(32,35)에는 각각, 불량 수마다의 불량 어드레스가 오름차순으로 세트된다. 불량 어드레스 메모리(32,35)의 불량 어드레스의 서치는 불량 수가 많은 쪽부터 서치해나가고, 어드레스가 서입되어 있는 것부터 구제하면 좋다.
이와 같은 구성에 의하면, 불량 수의 최대치를 발견하여 그때의 어드레스를 서치할 필요가 없으므로, 불량 수가 많은 것에서부터 적은 것까지 다시 한번 분류하게 되는 알고리즘이 불필요하게 되고 소프트 웨어의 부담이 40% 정도 경감된다. 또, 처리 속도도 부담이 40% 정도 경감되는 만큼 고속화되어, 약 60%는 고속으로 된다.
상기 제3도의 시험 장치와 상기 제2도의 시험 장치를 조합(제4실시예)함으로써 처리 효율을 더욱 향상시킬 수 있다. 즉, 테스트 실행 중에, 피 측정 메모리(2)의 불량 정보가 불량 해석 메모리(4)에 취입됨과 동시에, 라인 메모리(11,16) 및 불량 어드레스 메모리(15,20)에도 취입된다. 상기 라인 메모리(11,16)에 취입된 불량 정보를 카운터(12,17)에 의해 행 및 열마다 몇 라인의 불량이 있는가를 카운트한다. 스페어 수 설정 메모리(13, 18)의 설정치와 카운터(12,17)에서 카운트한 불량 라인수를 비교회로(14,19)에 의해 비교하고, 이들 비교 출력의 논리 적을 논리 적 회로(21)에서 취한다. 그리고, 논리 적 회로(21)에서 출력되는 구제 불가 신호에 의해 불량한 행 및 열의 수가 동시에 용장 회로에 의해 구제 가능한 수를 초과하지 않는 것이 테스트 후 즉시 알려지게 되고, 불랑 서치 서브루틴을 실행시킬 필요가 없어진다. 따라서, 구제가 가능한 소수의 불량 비트를 갖는 피 측정 메모리에 대해서 쓸데없는 테스트를 행할 필요는 없다. 또, 불량 비트가 행 또는 열의 한쪽에서 구제 가능할 때는, 상기 불량 어드레스 메모리(15 또는 20)에 기억된 불량 행 어드레스 또는 불량 열 어드레스에 기초하여, 불량 행 또는 열의 메모리 셀을 용장 회로의 스페어 메모리 셀의 행 또는 열로 치환한다.
한편, 구제가 불가능하지는 않으나, 행 또는 열의 한쪽 치환만으로는 구제할 수 없는 경우에는 불량해석 메모리(4)에 모든 불량 정보를 서입한 다음, 카운터(31,34)에서 행 및 열 어드레스에 대한 불량수를 카운트함과 동시에, 불량 어드레스 메모리(32,35)에서 불량 행 어드레스 및 불량 열 어드레스를 순차로 독출하고, 불량 수가 최대치를 유지하는 어드레스부터 구제한다. 상기 불량 어드레스의 서치는 불량 수가 많은 쪽부터 서치해 나가고, 어드레스가 서입되어 있는 것부터 구제하게 된다.
이와 같은 구성에 의하면, 테스트를 제2도에 도시한 회로부와 제3도에 도시한 회로부에 의한 2단계로 나누어, 불량 발생 상태에 따라서 최적한 판정이 가능하므로 고속으로 처리할 수 있다. 테스트 실행중에는 제2도에 도시한 회로부를 사용해서 행 또는 열의 한쪽에서 구제 가능한지의 여부, 또는 행 및 열의 양쪽에서도 구제할 수 없는지의 판정을 행하고, 행 및 열의 양쪽에서 구제 가능하나 한쪽만으로는 구제할 수 없는 경우에는 제3도에 도시한 회로부를 사용하여 불량 수가 많은 어드레스부터 구제한다. 이로 인해, 불량 비트가 적고 행 또는 열의 한쪽에서 구제가능한 경우 및 불량 비트가 많고 행 및 열의 양쪽에서도 구제 불가능한 경우에는 제2도에 도시한 회로부를 사용해서 실시간에 효율적으로 구제를 행하고, 행 또는 열의 한쪽만으로는 구제 불가능한 경우에는 제3도에 도시한 회로부를 사용해서 최대불량 수 구제 방식으로 효율적으로 구제를 행할 수 있다. 제4실시예에 의한 시험 장치는 양산 단계의 안정된(불량이 적온)제품에 대해서 높은 효과가 얻어진다.
또한, 상기 제4의 실시예에 있어서, 상기 제1, 제2실시예의 경우와 마찬가지로 라인 메모리를 마스크데이타로서 피 측정 메모리(2)의 테스트를 마스크하게 해도 좋은 것은 물론이다. 이와 같이 하면, 테스트 시간이 긴 디바이스나 서입 시간이 긴 것에도 불구하고 복수 회의 서입을 필요로 하는 피 측정 메모리라도 고속으로 효율적으로 테스트할 수 있다.
또한, 본원 청구 범위의 각 구성 요건에 병기한 도면 참조 번호는, 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정하는 의도로 병기한 것은 아니다.
이상 설명했듯이 본 발명에 의하면, 처리 속도를 향상시킬 수 있는 용장 회로부 메모리 IC의 시험 장치가 얻어진다.

Claims (4)

  1. 용장 회로를 갖고 있는 피 측정 메모리(2)의 행 또는 열 어드레스 분의 기억 영역을 갖고 있고, 상기 피 측정 메모리의 불량 비트의 행 또는 열 어드레스를 기억하는 제1기억 수단(15), 상기 피 측정메모리의 불량 비트의 행 또는 열의 수를 계수하는 계수 수단 상기 용장 회로 중에 설치된 스페어 메모리 셀의 행 또는 열의 수를 기억하는제2기억 수단(13), 상기 계수 수단의 계수치와 상기 제2기억수단에 기억된 수를 비교하고, 상기 계수 수단의 계수치가 상기 제2기억 수단에 기억된 수를 초과했을 때에 구제 불가능함을 나타내는 구제 불가능 신호를 출력하는 비교 수단(14), 및 상기 비교 회로로부터 구제 불가능 신호과 출력되지 않는 때에는 불량 비트의 행 또는 열의 메모리 셀과 용장 회로의 행 또는 열의 메모리 셀을 치환하는 치환 수단을 구비하는 것을 특징으로 하는 용장 회로부 메모리 IC의 시험 장치.
  2. 용장 회로를 갖고 있는 피 측정 메모리(2)의 행 어드레스분의 기억 영역을 갖고 있고, 상기 피 측정 메모리의 불량 비트의 행 어드레스를 기억하는 제1기억 수단(15), 용장 회로를 갖고 있는 피 측정 메모리의 열 어드레스분의 기억 영역을 갖고 있고, 상기 피 측정메모리의 불량 비트의 열 어드레스를 기억하는 제2기억 수단(20), 상기 피 측정 메모리의 불량 비트의 행 수를 계수하는제1계수 수단(12), 상기 피 측정 메모리의 불량 비트의 열 수를 계수하는 제2계수 수단(17), 상기 용장 회로 중에 설치된 스페어 메모리 셀의 행 수를 기억하는 제3기억 수단(13), 상기 용장 회로 중에 설치된 스페어 메모리셀의 열 수를 기억하는 제4기억 수단(18), 상기 제1계수 수단의 계수치와 상기 제3기억 수단에 기억된 수를 비교하는 제1비교 수단(14), 상기 제2계수 수단의 계수치와 상기 제4기억 수단에 기억된 수를 비교하는 상기 제2비교 수단(19), 상기 제1, 제2비교 수단의 비교 출력의 논리 적을 취하여, 구제 불가능함을 나타내는 구제 불가 신호를 출력하는 논리 적 수단(21), 및 상기 논리 적 수단에서 구제 불가 신호가 출력되지 않을 때에는 불량 비트의 행 및 열의 최소한 한쪽의 메모리 셀과 용장 회로의 행 및 열의 최소한 한쪽의 메모리 셀을 치환하는 치환수단을 구비하는 것을 특징으로 하는 용장 회로부 메모리 IC의 시험 장치.
  3. 최소한 피 측정 메모리(2)와 동일한 기억 영역을 갖고 있고, 불량 정보를 기억하는 불량 해석용의 제1기억 수단(4), 상기 제1기억 수단에 기억된 불량 정보에 기초하여 불량 비트의 행 수를 계수하는 제1계수 수단(31), 상기 제1기억 수단에 기억된 불량 정보에 기초하여 불량 비트의 열 수를 계수하는 제2계수 수단(34), 상기 피 측정 메모리의 불량 비트의 행 어드레스를 동일 행중에 존재하는 불량 수를 어드레스로서 기억하는 제2기억 수단(32), 상기 피 측정 메모리의 불량 비트의 열 어드레스를, 동일 행중에 존재하는 불량 수를 어드레스로서 기억하는 제3기억 수단(35), 및 상기 제2 및 제3기억 수단에 기억된 불량 비트의 행 및 열 어드레스에 기초하여 불량 비트의 행 및 열의 최소한 한쪽의 메모리 셀과 용장 회로의 행 및 열의 최소한 한쪽의 메모리 셀을 치환하는 치환수단을 구비하는 것을 특징으로 하는 용장 회로부 메모리 IC의 시험 장치.
  4. 제1테스트 기능부와 제2테스트 기능부를 갖고 있고, 상기 제1테스트 기능부는, 용장 회로를 갖고 있는 피 측정 메모리(2)의 행 어드레스분의 기억 영역을 갖고 있고, 상기 피 측정 메모리의 불량 비트의 행 어드레스를 기억하는 제1기억 수단(15), 용장 회로를 갖고 있는 피 측정 메모리의 열 어드레스분의 기억 영역을 갖고 있고, 상기 피 측정 메모리의 불량 비트의 열 어드레스를 기억하는 제2기억 수단(20), 상기 피 측정 메모리의 불량 비트의 행 수를 계수하는 제1계수 수단(12), 상기 피 측정 메모리의 불량 비트의 열 수를 계수하는 제2계수 수단(17), 상기 용장 회로 중에 설치된 스페어 메모리 셀의 행 수를 기억하는 제3기억 수단(13), 상기 용장 회로중에 설치된 스페어 메모리 셀의 열 수를 기억하는 제4기억 수단(18), 상기 제1계수 수단의 계수치와 상기 제3기억 수단에 기억된 수를 비교하는 제1비교 수단(14), 상기 제2계수 수단의 계수치와 상기 제4기억 수단에 기억된 수를 비교하는 제2비교 수단(19) 및 상기 제1, 제2 비교 수단의 비교 출력의 논리 적을 취하고, 구제 불가능함을 나타내는 구제불가 신호를 출력하는 논리 적 수단(21)을 구비하고, 상기 제2테스트 기능부는 최소한 피 측정 메모리와 같은 기억 영역을 갖고 있고, 불량 정보를 기억하는 불량 해석용의 제5기억 수단(4), 상기 제5기억 수단에 기억된 불량 정보에 기초하여 불량 비트의 행 수를 계수하는 제3계수 수단(31), 상기 제5기억수단에 기억된 불량 정보에 기초하여 불량 비트의 열 수를 계수하는 제4계수 수단(34), 상기 피 측정메모리의 불량 비트의 행 어드레스를, 동일 행중에 존재하는 불량 수를 어드레스로서 기억하는 제6기억수단(32), 상기 피 측정 메모리의 불량 비트의 열 어드레스를, 동일 열중에 존재하는 불량 수를 어드레스로서 기억하는 제7기억 수단(35), 및 상기 논리 적 수단에서 구제 불가 신호가 출력되지 않고 용장회로의 스페어 메모리 셀의 행 또는 열의 한쪽에서 치환이 가능할 때에는, 상기 제1, 제2기억 수단에 기초하여 불량 비트의 행 또는 열의 메모리 셀과 용장 회로의 행 또는 열 어드레스를 치환하고, 용장회로의 스페어 메모리 셀의 행 및 열에서 치환이 가능할 때에는, 상기 제6 및 제7기억 수단에 기초하여, 불량 비트의 행 및 열의 메모리 셀과 용장 회로의 행 및 열의 메모리 셀을 치환하는 치환 수단을 구비하는 것을 특징으로 하는 용장 회로부 메모리 IC의 시험 장치.
KR1019910016346A 1990-09-20 1991-09-19 용장 회로부 메모리 ic의 시험 장치 KR950011968B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-251548 1990-09-20
JP2251548A JP2777276B2 (ja) 1990-09-20 1990-09-20 冗長回路付メモリｉｃの試験装置

Publications (2)

Publication Number Publication Date
KR920006996A KR920006996A (ko) 1992-04-28
KR950011968B1 true KR950011968B1 (ko) 1995-10-12

Family

ID=17224471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910016346A KR950011968B1 (ko) 1990-09-20 1991-09-19 용장 회로부 메모리 ic의 시험 장치

Country Status (3)

Country Link
US (1) US5337318A (ko)
JP (1) JP2777276B2 (ko)
KR (1) KR950011968B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897285B1 (ko) * 2006-10-02 2009-05-14 삼성전자주식회사 멀티칩 및 그것의 리페어 방법

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481671A (en) * 1992-02-03 1996-01-02 Advantest Corporation Memory testing device for multiported DRAMs
US5452418A (en) * 1992-04-24 1995-09-19 Digital Equipment Corporation Method of using stream buffer to perform operation under normal operation mode and selectively switching to test mode to check data integrity during system operation
JP2922060B2 (ja) * 1992-07-27 1999-07-19 富士通株式会社 半導体記憶装置
GB2292236A (en) * 1995-04-04 1996-02-14 Memory Corp Plc Improved partial memory engine
US5528603A (en) * 1995-05-01 1996-06-18 Micron Technology, Inc. Apparatus and method for testing an integrated circuit using a voltage reference potential and a reference integrated circuit
US5696943A (en) * 1995-07-27 1997-12-09 Advanced Micro Devices, Inc. Method and apparatus for quick and reliable design modification on silicon
EP0801401B1 (en) * 1996-04-02 2003-08-27 STMicroelectronics, Inc. Testing and repair of embedded memory
US5754556A (en) * 1996-07-18 1998-05-19 Teradyne, Inc. Semiconductor memory tester with hardware accelerators
JP3608694B2 (ja) * 1996-09-18 2005-01-12 株式会社アドバンテスト メモリ試験装置
US5841712A (en) * 1996-09-30 1998-11-24 Advanced Micro Devices, Inc. Dual comparator circuit and method for selecting between normal and redundant decode logic in a semiconductor memory device
JP3039455B2 (ja) * 1997-06-30 2000-05-08 日本電気株式会社 半導体メモリ装置テスト方法及び半導体メモリ装置
US6154851A (en) * 1997-08-05 2000-11-28 Micron Technology, Inc. Memory repair
GB2369910B (en) * 1997-12-04 2002-08-28 Samsung Electronics Co Ltd Faulty cell repairing method for a semiconductor memory device
TW446955B (en) * 1998-10-30 2001-07-21 Siemens Ag The read/write memory with self-testing device and its associated test method
JP2000215688A (ja) * 1999-01-25 2000-08-04 Mitsubishi Electric Corp 半導体試験装置及び半導体試験方法
US6459292B1 (en) 1999-04-30 2002-10-01 Advantest Corporation Testing system for semiconductor device
JP4618829B2 (ja) * 1999-06-11 2011-01-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2003509804A (ja) 1999-09-15 2003-03-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ メモリ検査方法
US6795942B1 (en) * 2000-07-06 2004-09-21 Lsi Logic Corporation Built-in redundancy analysis for memories with row and column repair
KR100399365B1 (ko) * 2000-12-04 2003-09-26 삼성전자주식회사 페일 비트 검출 스킴을 구비한 불휘발성 반도체 메모리장치 및 그것의 페일 비트 카운트 방법
DE10063627B4 (de) * 2000-12-20 2016-03-31 Polaris Innovations Ltd. Integrierte Schaltung mit einer Datenverarbeitungseinheit und einem Zwischenspeicher
KR100386627B1 (ko) * 2001-02-20 2003-06-02 주식회사 하이닉스반도체 반도체 메모리 테스트 회로
DE10119144C1 (de) * 2001-04-19 2002-10-10 Infineon Technologies Ag Verfahren zum Testen von Halbleiter-Speicherbausteinen
US7076706B2 (en) * 2001-04-24 2006-07-11 International Business Machines Corporation Method and apparatus for ABIST diagnostics
US20030101388A1 (en) * 2001-11-28 2003-05-29 Chipmos Technologies Inc. System and method for avoiding waiting repair analysis for semiconductor testing equipment
JP2003223798A (ja) * 2002-01-25 2003-08-08 Mitsubishi Electric Corp テスト容易化回路
US6717431B2 (en) * 2002-05-02 2004-04-06 Infineon Technologies Richmond, Lp Method for semiconductor yield loss calculation
US7003704B2 (en) * 2002-11-12 2006-02-21 International Business Machines Corporation Two-dimensional redundancy calculation
US7139944B2 (en) * 2003-08-25 2006-11-21 International Business Machines Corporation Method and system for determining minimum post production test time required on an integrated circuit device to achieve optimum reliability
US6928377B2 (en) * 2003-09-09 2005-08-09 International Business Machines Corporation Self-test architecture to implement data column redundancy in a RAM
US20050066226A1 (en) * 2003-09-23 2005-03-24 Adams R. Dean Redundant memory self-test
US7203873B1 (en) 2004-06-04 2007-04-10 Magma Design Automation, Inc. Asynchronous control of memory self test
US20060052997A1 (en) * 2004-09-09 2006-03-09 International Business Machines Corporation Automating identification of critical memory regions for pre-silicon operating systems
KR100630710B1 (ko) 2004-11-04 2006-10-02 삼성전자주식회사 다수개의 페일 비트를 검출할 수 있는 반도체 메모리의페일 비트 검출 장치
US7219275B2 (en) * 2005-02-08 2007-05-15 International Business Machines Corporation Method and apparatus for providing flexible modular redundancy allocation for memory built in self test of SRAM with redundancy
US7380191B2 (en) * 2005-02-09 2008-05-27 International Business Machines Corporation ABIST data compression and serialization for memory built-in self test of SRAM with redundancy
JP4911429B2 (ja) * 2006-11-02 2012-04-04 横河電機株式会社 メモリ救済装置およびメモリ救済方法
US7904766B1 (en) * 2007-12-06 2011-03-08 Synopsys, Inc. Statistical yield of a system-on-a-chip
US8381052B2 (en) * 2009-11-10 2013-02-19 International Business Machines Corporation Circuit and method for efficient memory repair
KR101178563B1 (ko) * 2011-02-28 2012-08-31 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그 동작방법
US9690640B2 (en) * 2013-09-26 2017-06-27 Intel Corporation Recovery from multiple data errors
KR20160116913A (ko) * 2015-03-31 2016-10-10 에스케이하이닉스 주식회사 상태 페일 신호를 출력하는 반도체 메모리 장치 및 그것의 동작 방법
US11354209B2 (en) * 2020-04-13 2022-06-07 Sandisk Technologies Llc Column redundancy data architecture for yield improvement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5634198A (en) * 1979-08-27 1981-04-06 Nippon Telegr & Teleph Corp <Ntt> Releaving method of deficient bit of semiconductor memory
US4414665A (en) * 1979-11-21 1983-11-08 Nippon Telegraph & Telephone Public Corp. Semiconductor memory device test apparatus
US4339657A (en) * 1980-02-06 1982-07-13 International Business Machines Corporation Error logging for automatic apparatus
JPS58216457A (ja) * 1982-06-10 1983-12-16 Nec Corp 半導体メモリ試験装置
FR2567982B1 (fr) * 1984-07-20 1986-12-05 Dba Dispositif de guidage et d'etancheite en coulissement d'un premier organe tubulaire dans un second organe tubulaire
JP2758395B2 (ja) * 1986-02-21 1998-05-28 三菱電機株式会社 冗長回路付メモリｉｃのテスト装置
US4751656A (en) * 1986-03-10 1988-06-14 International Business Machines Corporation Method for choosing replacement lines in a two dimensionally redundant array
JPS63239696A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 冗長回路付メモリの試験装置
US5224101A (en) * 1990-05-16 1993-06-29 The United States Of America As Represented By The Secretary Of The Air Force Micro-coded built-in self-test apparatus for a memory array

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897285B1 (ko) * 2006-10-02 2009-05-14 삼성전자주식회사 멀티칩 및 그것의 리페어 방법
US7706198B2 (en) 2006-10-02 2010-04-27 Samsung Electronics Co., Ltd. Multi-chip and repairing method based on remaining redundancy cells

Also Published As

Publication number Publication date
US5337318A (en) 1994-08-09
JPH04132095A (ja) 1992-05-06
KR920006996A (ko) 1992-04-28
JP2777276B2 (ja) 1998-07-16

Similar Documents

Publication Publication Date Title
KR950011968B1 (ko) 용장 회로부 메모리 ic의 시험 장치
US6477672B1 (en) Memory testing apparatus
KR100319512B1 (ko) 반도체메모리시험장치의불량해석메모리및그기억방법
KR100432791B1 (ko) 메모리 시험방법 및 메모리 시험장치
KR100271431B1 (ko) 메모리 시험장치
KR100227451B1 (ko) 콘트롤러 대용량 메모리 혼재형 반도체 집적회로 장치 및 테스트 사용방법
JPS6237424B2 (ko)
US7490274B2 (en) Method and apparatus for masking known fails during memory tests readouts
US7454671B2 (en) Memory device testing system and method having real time redundancy repair analysis
CA1059239A (en) Memory diagnostic arrangement
KR100256281B1 (ko) 반도체메모리시험방법및장치
KR20010037848A (ko) 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법
JPS63239696A (ja) 冗長回路付メモリの試験装置
US20020108073A1 (en) System for and method of operating a programmable column fail counter for redundancy allocation
KR20120049799A (ko) 시험 장치
KR20100005088A (ko) 시험 장치 및 전자 디바이스
US20050066226A1 (en) Redundant memory self-test
US6711705B1 (en) Method of analyzing a relief of failure cell in a memory and memory testing apparatus having a failure relief analyzer using the method
JP2003509804A (ja) メモリ検査方法
US6687862B1 (en) Apparatus and method for fast memory fault analysis
JP4183854B2 (ja) メモリ試験装置
JP4678994B2 (ja) メモリの不良救済解析方法・メモリ試験装置
KR100336156B1 (ko) 카운터검사방법및장치와시리얼억세스메모리
US6505314B2 (en) Method and apparatus for processing defect addresses
JP2824283B2 (ja) 半導体メモリ試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030930

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee