KR100840814B1 - 시험 장치 - Google Patents

시험 장치 Download PDF

Info

Publication number
KR100840814B1
KR100840814B1 KR1020057019482A KR20057019482A KR100840814B1 KR 100840814 B1 KR100840814 B1 KR 100840814B1 KR 1020057019482 A KR1020057019482 A KR 1020057019482A KR 20057019482 A KR20057019482 A KR 20057019482A KR 100840814 B1 KR100840814 B1 KR 100840814B1
Authority
KR
South Korea
Prior art keywords
fail
data
unit
storing
test
Prior art date
Application number
KR1020057019482A
Other languages
English (en)
Other versions
KR20050121726A (ko
Inventor
켄이치 후지사키
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20050121726A publication Critical patent/KR20050121726A/ko
Application granted granted Critical
Publication of KR100840814B1 publication Critical patent/KR100840814B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5606—Error catch memory

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명의 시험 장치는, 피시험 디바이스에 공급하는 어드레스 신호, 시험 신호, 및 시험 신호가 공급된 피시험 디바이스가 출력해야 할 기대치 신호를 발생하는 패턴 발생기와, 피시험 디바이스가 출력한 출력 신호와 기대치 신호를 비교하고 불일치하는 경우에 패일 신호를 발생하는 논리 비교기와, 논리 비교기가 발생한 패일 신호를 격납하는 불량 해석 메모리를 포함한다. 불량 해석 메모리는, 패턴 발생기가 발생한 어드레스 신호의 값인 패일 어드레스 값, 및 논리 비교기가 발생한 패일 신호의 값인 패일 데이터 값을 데이터로서 순차 격납하는 제1 격납부와, 제1 격납부로부터 패일 어드레스 값 및 패일 데이터 값의 조합을 독출하고, 패일 어드레스 값이 가리키는 어드레스에 패일 데이터 값을 격납하는 제2 격납부를 포함한다.
Figure R1020057019482
시험 장치, 메모리, DRAM, 불량 해석 메모리, 어드레스, 격납부, 패일 데이터

Description

시험 장치 {TEST DEVICE}
본 발명은, 시험 장치에 관한 것이다. 특히 본 발명은, 피시험 디바이스를 시험하는 시험 장치에 관한 것이다. 또한, 본 발명은 다음의 일본 특허출원에 관련된다. 문헌의 참조에 의한 편입이 인정되는 지정국에 관하여서는, 다음의 출원에 기재된 내용을 참조에 의해 본 출원에 편입시키고, 본 출원의 기재의 일부로 한다.
특허출원 2003-112124 출원일 2003년 4월 16일
메모리 시험 장치는, 패턴 발생기가 발생한 어드레스 신호 및 시험 신호를 피시험 메모리에 인가하고 기입을 행한다. 그리고, 피시험 메모리로부터 독출한 시험 신호를, 패턴 발생기가 시험 신호에 응하여 발생한 기대치 신호와 비교하고, 비교 결과를 불량 해석 메모리에 격납한다. 그리고, 불량 해석 메모리에 격납된 비교 결과를 해석하고, 피시험 메모리의 양부를 판정한다.
최근, MPU의 동작 주파수 l 고속화에 따라 DRAM 등의 피시험 메모리의 동작 속도도 고속화되고 있다. 이에 대해, 종래의 메모리 시험 장치에 사용되고 있는 불량 해석 메모리는, DRAM에 비해 메모리 용량의 향상이 느린 SRAM으로 구성되어 있다. 이 때문에, 불량 해석 메모리를 복수의 SRAM으로 구성하고 인터리브 동작을 수행시킴으로서, 피시험 메모리와 동등한 동작 속도 및 메모리 용량의 불량 해석 메모리를 실현하고 있다.
그렇지만, DRAM 등의 피시험 메모리의 동작 속도는, 현재도 계속 고속화되고 있고, 복수의 SRAM의 인터리브 동작에 의해, 피시험 메모리와 동등한 작업 속도를 실현하기 위해서는 매우 많은 SRAM이 필요하게 된다.
예를 들어, 동작 주파수 125MHz의 피시험 메모리의 시험을, 4개의 SRAM을 사용하여 4웨이의 인터리브 동작에 의해 실현하고 있다면, 동작 주파수 1GHz의 시험 메모리의 시험을 실현하기 위해서는, 32개의 SRAM을 사용해 32웨이의 인터리브 동작을 수행시켜야 한다. 또한, 일반적으로, SRAM 1개당의 메모리 용량은, DRAM 1개당의 메모리 용량의 1/16 내지 1/8이기 때문에, 동작 주파수 1GHz의 시험 메모리의 시험을 실현하기 위해서는 최소 256개의 SRAM이 필요하게 된다.
게다가, 메모리 시험 장치에서는, 다수개의 피시험 메모리의 시험을 동시에 행하여 시험 비용을 줄이는 것이 상식이고, 128개의 피시험 메모리를 동시에 시험하는 것이 널리 행해지고 있다. 따라서, 피시험 메모리 1개에 대해 256개의 SRAM을 필요로 하는 경우, 128개의 피시험 디바이스를 도시에 시험하는 경우에는 32768개의 SRAM이 필요하게 된다. 이 때문에, 주변 회로를 포함하면 불량 해석 메모리 만으로 상당히 크고 고가인 장치가 되어 버린다는 문제가 있다.
따라서, 본 발명은 상기의 과제를 해결할 수 있는 시험 장치를 제공하는 것을 목적으로 한다. 이 목적은 특허청구의 범위에 있어서 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 다른 유리한 구체예를 규정한다.
이러한 목적을 달성하기 위해, 본 발명의 형태에 의하면, 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스에 공급하는 어드레스 신호와 시험 신호, 및 시험 신호가 공급된 피시험 디바이스가 출력해야 할 기대치 신호를 발생하는 패턴 발생기와, 시험 신호에 응하여 피시험 디바이스가 출력한 출력 신호와 기대치 신호를 비교하고, 출력 신호와 기대치 신호가 불일치하는 경우에 패일 신호를 발생하는 논리 비교기와, 패턴 발생기가 발생한 어드레스 신호가 가리키는 어드레스 영역에, 논리 비교기가 발생한 패일 신호를 격납하는 불량 해석 메모리를 포함하고, 불량 해석 메모리는, 패턴 발생기가 발생한 어드레스 신호의 값인 패일 어드레스 값, 및 논리 비교기가 발생한 패일 신호의 값인 패일 데이터 값을 1조의 데이터로서 순차 다른 어드레스 영역에 격납하는 제1 격납부와, 제1 격납부로부터 패일 어드레스 값 및 패일 데이터 값의 조합을 독출하고, 패일 어드레스 값이 가리키는 어드레스 영역에 패일 데이터 값을 격납하는 제2 격납부를 포함한다.
불량 해석 메모리는, 복수의 제1 격납부를 포함하고, 복수의 제1 격납부는, 인터리브 동작에 의해 패턴 발생기가 발생한 어드레스 신호의 값인 패일 어드레스 값, 및 논리 비교기가 발생한 패일 신호의 값인 패일 데이터 값을 1조의 데이터로서 순차 다른 어드레스 영역에 격납해도 좋다.
제2 격납부는, 제1 격납부로부터 독출한 패일 어드레스 값이 가리키는 어드레스 영역에 보유하고 있는 데이터를 독출하고, 당해 데이터와 제1 격납부로부터 독출한 패일 데이터 값의 논리합을, 제1 격납부로부터 독출한 패일 어드레스 값이 가리키는 어드레스 영역에 격납해도 좋다.
불량 해석 메모리는, 제1 격납부가 격납한 패일 데이터 값의 개수인 격납 개수, 또는 제2 격납부가 제1 격납부로부터 독출하고 격납한 패일 데이터 값의 개수인 독출 개수를 계수하는 데이터 계수부와, 데이터 계수부가 계수한 격납 개수를 보유하는 데이터 수 보유부와, 데이터 수 보유부가 격납 개수를 보유하고, 데이터 계수부를 초기화한 후, 데이터 수 보유부가 보유하고 있는 격납 개수와 데이터 계수부가 계수하고 있는 독출 개수를 비교하고, 격납 개수와 독출 개수가 일치하는 경우에, 제2 격납부가 제1 격납부로부터 패일 데이터 값을 독출하는 처리를 정지시키기 위한 정지 신호를 발생하는 정지 신호 발생부를 더 포함해도 좋다.
제1 격납부가 격납하는 패일 데이터 값의 개수인 격납 개수를 계수하는 데이터 계수부와, 제1 격납부가 격납해야 할 패일 데이터 값의 개수인 필요 격납 개수를 보유하는 데이터 수 보유부와, 데이터 계수부가 계수하고 있는 격납 개수와 데이터 수 보유부가 보유하고 있는 필요 격납 개수를 비교하고, 격납 개수와 필요 격납 개수가 일치하는 경우에, 제1 격납부가 패일 데이터 값을 격납하는 처리를 정지시키기 위한 정지 신호를 발생하는 정지 신호 발생부를 더 포함하고, 데이터 수 보유부가, 제1 격납부가 격납할 수 있는 패일 데이터 값의 개수인 격납 가능 개수보다 큰 필요 격납 개수를 보유한 상태로 피시험 디바이스의 시험을 행함으로써, 제1 격납부는, 격납 가능 개수의 패일 데이터 값을 격납한 후, 격납 가능 개수를 넘기 전에 취득하고 격납한 패일 데이터 값에 덧쓰기하고, 격납 가능 개수를 넘은 후에 취득한 패일 데이터 값을 격납하고, 제2 격납부는, 제1 격납부가 격납하고 있는 패일 데이터 값을 독출하여 격납하고, 그 후, 데이터 수 보유부가, 격납 가능 개수 이하의 개수를 필요 격납 개수로서 보유한 상태로 피시험 디바이스의 시험을 다시 행함으로써, 제1 격납부는, 필요 격납 개수의 패일 데이터 값을 더욱 격납하고, 제2 격납부는, 제1 격납부가 격납하고 있는 패일 데이터 값을 더욱 독출하고 격납해도 좋다.
피시험 디바이스의 시험에서 발생한 패일 데이터 값의 개수인 발생 개수를 계수하는 제1 데이터 계수부와, 제1 격납부가 격납할 수 있는 패일 데이터 값의 개수인 격납 가능 개수에서 제1 데이터 계수부가 계수한 발생 개수를 뺌으로써, 피시험 디바이스의 시험에서 발생한 패일 데이터 값 전체를 제2 격납부가 격납하는데 필요한 시험 횟수를 산출하는 시험 횟수 산출부와, 제1 격납부가 격납해야 할 패일 데이터 값의 개수인 필요 격납 개수를 보유하는 데이터 수 보유부와, 제1 격납부가 격납하는 패일 데이터 값의 개수인 격납 개수를 계수하는 제2 데이터 계수부와, 데이터 수 보유부가 보유하고 있는 필요 격납 개수와 제2 데이터 계수부가 계수하고 있는 격납 개수를 비교하고, 필요 격납 개수와 격납 개수가 일치하는 경우에, 제1 격납부가 패일 데이터 값을 격납하는 처리를 정지시키기 위한 정지 신호를 발생하는 정지 신호 발생부를 더 포함하고, 데이터 수 보유부가, 격납 가능 개수를 필요 격납 개수로서 보유한 상태로 피시험 디바이스의 시험을 행함으로써, 제1 격납부는, 격납 가능 개수의 패일 데이터를 격납하고, 제2 격납부는, 제1 격납부가 격납하고 있는 패일 데이터 값을 독출하여 격납하고, 그 후, 데이터 수 보유부가, 격납 가능 개수의 2배를 필요 격납 개수로서 보유한 상태로 피시험 디바이스의 시험을 다시 행함으로써, 제1 격납부는, 격납 가능 개수의 패일 데이터 값을 격납한 후, 더욱 격납 가능 개수의 패일 데이터 값을 덧쓰기하여 격납하고, 제2 격납부는, 제1 격납부가 격납하고 있는 패일 데이터 값을 독출하여 격납하고, 그 후, 데이터 수 보유부가 보유하는 필요 격납 개수를 격납 가능 개수씩 증가시키면서, 격납 가능 개수에 시험 횟수를 곱한 개수가 될 때까지 피시험 디바이스의 시험을 반복하여 행하면서, 제2 격납부는, 제1 격납부가 격납하고 있는 패일 데이터 값을 반복하여 독출하여 격납하고, 피시험 디바이스의 시험에서 발생한 패일 데이터 값 전체를 격납해도 좋다.
제2 격납부는, 제1 격납부가 패일 데이터 값을 순차 격납하는 것과 병행하여 초기화되어도 좋다. 제1 격납부가 패일 데이터 값을 순차 격납하고 있는 때에, 제2 격납부가 격납하고 있는 패일 데이터 값을 독출하고 해석하는 해석 장치를 더 포함해도 좋다.
또한 상기 발명의 개요는 본 발명의 필수적인 특징의 전체를 열거한 것은 아니고, 이러한 특징군의 서브 콤비네이션도 발명이 될 수 있다.
도 1은, 시험 장치 10의 구성의 일 예를 도시한다.
도 2는, 불량 해석 메모리 108의 구성의 제1 예를 도시한다.
도 3은, 불량 해석 메모리 108의 구성의 제2 예를 도시한다.
도 4는, 어드레스 발생부 202의 구성의 제1 예를 도시한다.
도 5는, 어드레스 발생부 202의 구성의 제2 예를 도시한다.
이하, 발명의 실시의 형태를 통해 본 발명을 설명하지만, 이하의 실시 형태는 특허청구의 범위에 관한 발명을 한정하는 것은 아니며, 또한 실시 형태 중에 설명되고 있는 특징의 조합의 전체가 발명의 해결 수단에 필수인 것으로 한정되지 않는다.
도 1은, 본 발명의 일 실시 형태에 관한 시험 장치 10의 구성의 일 예를 도시한다. 시험 장치 10은, 타이밍 발생기 100, 패턴 발생기 102, 파형 정형기 104, 논리 비교기 106, 불량 해석 메모리 108, 및 해석 장치 110을 포함한다. 시험 장치 10은, 피시험 디바이스 20에 시험 신호를 인가함으로써 시험을 행한다. 피시험 디바이스 20은, 예를 들면 DRAM 계통의 메모리 등의 피시험 메모리이다.
패턴 발생기 102는, 타이밍 발생기 100이 발생하는 기준 클록에 응해, 피시험 디바이스 20에 공급하는 어드레스 신호, 및 데이터 신호와 제어 신호를 포함하는 시험 신호를 발생한다. 또한, 패턴 발생기 102는, 시험 신호가 공급된 피시험 디바이스 20이 공급된 시험 신호에 대응하여 출력해야 할 기대치 신호를 발생한다. 패턴 발생기 102는, 어드레스 신호 및 시험 신호를 파형 정형기 104에 공급하고, 어드레스 신호를 불량 해석 메모리 108에 공급하고, 기대치 신호를 논리 비교기 106에 공급한다. 파형 정형기 104는, 패턴 발생기 102로부터 받은 어드레스 신호 및 시험 신호를 정형하고, 피시험 디바이스 20에 공급한다.
논리 비교기 106은, 파형 정형기 104로부터 공급된 시험 신호에 응하여 피시험 디바이스 20이 출력한 출력 신호와 패턴 발생기 102로부터 받은 기대치 신호를 비교하고, 피시험 디바이스 20의 양부를 판정한다. 그리고, 논리 비교기 106은, 피시험 디바이스 20이 출력한 출력 신호와, 패턴 발생기 102로부터 받은 기대치 신호가 불일치 하는 경우에, 패일(fail) 신호를 발생한다. 그리고, 논리 비교기 106은, 패일 신호를 불량 해석 메모리 108에 공급한다. 불량 해석 메모리는, 패턴 발생기 102가 발생한 어드레스 신호를 받고, 어드레스 신호가 가리키는 어드레스 영역에 논리 비교기 106이 발생한 패일 신호를 격납한다.
해석 장치 110은, 예를 들면 워크스테이션이고, 피시험 디바이스 20의 시험 종료 후, 불량 해석 메모리에 격납된 패일 신호를 독출하고, 불량인 메모리 셀의 특정, 불량인 메모리 셀의 분포 등을 구하고, 불량 원인의 해석을 행한다. 그리고, 해석 결과를 메모리 제조 프로세스에 피드백해서 수율(yield)의 향상을 도모한다.
도 2는, 본 실시 형태에 관한 불량 해석 메모리 108의 구성의 제1 예를 도시한다. 본 예에 관한 불량 해석 메모리 108은, 어드레스 포맷터 200, 어드레스 발생부 202, 쓰기 컨트롤러 204, 제1 격납부 206, 및 제2 격납부 208을 포함한다.
어드레스 포맷터 200은, 패턴 발생기 102로부터 어드레스 신호를 받고, 제1 격납부 206에 공급한다. 어드레스 신호는, 행(row) 어드레스 및 열(column) 어드레스를 포함한다. 쓰기 컨트롤러 204는, 논리 비교기 106으로부터 패일 신호를 받은 경우에, 어드레스 발생부 202에 대한 INC 명령, 및 제1 격납부 206에 대한 기입 명령을 출력한다. 어드레스 발생부 202는, 쓰기 컨트롤러 204로부터의 INC 명령에 따라, 어드레스를 증가시키면서 제1 격납부 206에 공급한다.
제1 격납부 206은, 피시험 디바이스 20의 시험 중, 일시적으로 패일 신호를 보유하는 메모리이고, 패턴 발생기 102가 발생한 어드레스 신호의 값인 패일 어드레스 값, 및 논리 비교기 106이 발생한 패일 신호의 값인 패일 데이터 값을 1조의 데이터로서, 어드레스 발생부 202가 발생한 어드레스에 기초해, 순차 다른 어드레스 영역에 격납한다.
제1 격납부 206의 동작 속도, 즉 예를 들면 데이터를 격납하는 속도는, 피시험 디바이스 20의 동작 속도, 즉 예를 들면 데이터를 격납하는 속도와 동일한 것이 바람직하다. 또한, 제1 격납부 206의 메모리 용량은 피시험 디바이스 20의 메모리 용량보다 작아도 좋다.
제2 격납부 208은, 피시험 디바이스 20의 시험 후, 제1 격납부 206으로부터 패일 신호를 독출하고 보유하는 SRAM 등의 메모리이고, 제1 격납부 206으로부터 패일 어드레스 값 및 패일 데이터 값의 조합을 독출하고, 패일 어드레스 값이 가리키는 어드레스 영역에 패일 데이터 값을 격납한다. 구체적으로는, 제2 격납부 208은, 제1 격납부 206으로부터 독출한 패일 어드레스 값이 가리키는 어드레스 영역에 보유하고 있는 데이터를 독출하고, 당해 데이터와 제1 격납부 206으로부터 독출한 패일 데이터 값의 논리합(OR)을, 제1 격납부 206으로부터 독출한 패일 어드레스 값이 가리키는 어드레스 영역에 격납한다. 즉, 제2 격납부 208은 읽기(read)ㆍ변경(modify)ㆍ쓰기(write) 동작에 의해 패일 데이터 값을 기입한다.
제2 격납부 208의 동작 속도는, 피시험 디바이스 20의 동작 속도보다 느려도 좋다. 또한, 제2 격납부 208의 동작 속도는, 제1 격납부 206의 동작 속도보다 느려도 좋다. 또한, 제2 격납부 208의 메모리 용량은 제1 격납부 206의 메모리 용량보다 크고, 피시험 메모리 20의 메모리 용량과 동등한 것이 바람직하다.
이와 같이, 패일 어드레스 값 및 패일 데이터 값을 시험에 추종하여 순차 격납해 가는 제1 격납부 206과, 시험이 종료하고 나서 제1 격납부 206으로부터 패일 데이터 값을 독출하고 격납해 가는 제2 격납부 208에 의해 불량 해석 메모리 108을 구성함으로써, 시험 장치 10을 효율적으로 동작시킬 수 있다. 즉, 제1 격납부 206이 패일 데이터 값을 순차 격납하는 것과 병행하여 제2 격납부 208을 초기화시키는 것이 가능하다. 또한, 제1 격납부 206이 패일 데이터 값을 순차 격납하는 것과 병행하여, 해석 장치 110은, 제2 격납부 208로부터 패일 데이터 값을 독출하고 해석하는 것이 가능하다. 또한, 제2 격납부 208은, 종래 기술에 의한 불량 해석 메모리와 동일한 상태로 패일 데이터 값을 격납하고 있기 때문에, 해석 장치 110은, 종래 기술의 동일 소프트웨어 등에 의해 피시험 디바이스 20의 해석을 행하는 것이 가능하다.
도 3은, 본 실시 형태에 관한 불량 해석 메모리 108의 구성의 제2 예를 도시한다. 본 예에 관한 불량 해석 메모리 108은, 어드레스 포맷터 200, 복수의 어드레스 발생부 202a 및 202b, 쓰기 컨트롤러 204, 복수의 제1 격납부 206a 및 206b, 제2 격납부 208, 및 멀티플렉서 210을 포함한다. 이하에 설명하는 부분을 제외하고, 본 예에 관한 불량 해석 메모리 108의 구성 및 동작은 도 2에 도시된 제1 예에 관한 불량 해석 메모리 108의 구성 및 동작과 동일하기 때문에 설명을 일부 생략한다. 또한, 어드레스 발생부 202a 및 202b는, 어드레스 발생부 202와 동일한 기능을 갖고, 제1 격납부 206a 및 206b는 제1 격납부 206과 동일한 기능을 갖는다.
어드레스 포맷터 200은 패턴 발생기 102로부터 어드레스 신호를 받고, 제1 격납부 206a 및 206b에 공급한다. 쓰기 컨트롤러 104는, 논리 비교기 106으로부터 패일 신호를 받은 경우에, 어드레스 발생부 202a 및 202b에 대한 INC 명령, 제1 격납부 206a 또는 206b에 대한 기입 명령, 및 멀티플렉서 210에 대한 선택 명령을 출력한다. 어드레스 발생부 202a는, 쓰기 컨트롤러 204로부터의 INC 명령에 따라, 제1 격납부 206a에 공급하는 어드레스를 계수하여 출력한다. 어드레스 발생부 202b는, 쓰기 컨트롤러 204로부터의 INC 명령에 따라 제1 격납부 206a에 공급할 어드레스를 계수하여 출력한다.
복수의 제1 격납부 206a 및 206b는, 인터리브 동작에 의해 패일 어드레스 값 및 패일 데이터 값을 1조의 데이터로서, 어드레스 발생부 202a 또는 202b가 발생한 어드레스에 기초해, 순차 다른 어드레스 영역에 격납한다. 구체적으로는, 복수의 제1 격납부 206a 및 206b는 쓰기 컨트롤러 204의 제어에 기초해, 차례로 패일 어드 레스 값 및 패일 데이터 값을 격납한다. 멀티플렉서 210은, 쓰기 컨트롤러 204의 선택 명령에 따라, 제1 격납부 206a 또는 206b로부터 패일 어드레스 값 및 패일 데이터 값의 조합을 독출하고 제2 격납부 208에 공급한다.
또 다른 예에 있어서는, 우선 제1 격납부 206a가 패일 어드레스 값 및 패일 데이터 값을 순차 보유해 간다. 그리고, 제1 격납부 206a의 메모리 잔량이 소정 크기 이하가 된 경우, 쓰기 컨트롤러 204는 제1 격납부 206a 대신 제1 격납부 206b가 패일 어드레스 값 및 패일 데이터 값을 보유하도록 제어하고, 제1 격납부 206b가 패일 어드레스 값 및 패일 데이터 값을 순차 보유해 간다. 제2 격납부 208은, 기입 동작이 제1 격납부 206a로부터 제1 격납부 206b로 이행하고, 제1 격납부 206b가 패일 어드레스 값 및 패일 데이터 값을 격납하고 있을 때, 제1 격납부 206a로부터 데이터를 독출하고 격납해도 좋다. 이에 의해, 피시험 디바이스 20의 시험 종료 후의 제1 격납부 206a 및 206b로부터 제2 격납부 208로의 데이터 격납에 필요한 시간을 줄이는 것이 가능하다.
도 4는, 본 실시 형태에 관한 어드레스 발생부 202의 구성의 제1 예를 도시한다. 본 예에 관한 어드레스 발생부 202는, 데이터 계수부 300, 데이터 수 보유부 302, 및 정지 신호 발생부 304를 포함한다.
데이터 계수부 300은, 제1 격납부 206이 격납한 패일 데이터 값의 개수인 격납 개수를 계수하면서 제1 격납부 206의 어드레스를 지정하고, 제1 격납부 206에 패일 데이터 값을 기입하게 한다. 그리고, 피시험 디바이스 20의 시험이 종료한 후, 데이터 수 보유부 302는 피시험 디바이스 20의 시험에 있어서 데이터 계수부 300이 계수한 격납 개수를 받아 보유한다.
다음으로, 데이터 계수부 300이 초기화된 후, 제1 격납부 206이 보유하고 있는 패일 데이터 값을 제2 격납부 208이 독출하고 격납하는 경우에, 데이터 계수부 300은, 제2 격납부 208이 제1 격납부 206으로부터 독출하고 격납한 패일 데이터 값의 독출 개수를 계수하면서 제1 격납부 206의 어드레스를 지정하고, 제1 격납부 206에 패일 데이터 값을 출력하게 한다. 정지 신호 발생부 304는, 데이터 보유부 300이 보유하고 있는 격납 개수와, 데이터 계수부 300이 계수하고 있는 독출 개수를 비교한다. 그리고, 정지 신호 발생부 304는 격납 개수와 독출 개수가 일치하는 경우, 제2 격납부 208이 제1 격납부 206으로부터 패일 데이터 값을 독출하는 처리를 정지시키기 위한 정지 신호를 발생하고, 데이터 계수부 300에 공급한다.
데이터 계수부 300은, 정지 신호 발생부 304가 발생한 정지 신호를 받으면, 독출 개수의 계수, 즉 제1 격납부 206에 대한 어드레스의 계수를 정지한다. 이에 의해, 제2 격납부 208에 의한 제1 격납부 206으로부터의 패일 데이터 값의 독출이 정지된다. 따라서, 제2 격납부 208은 제1 격납부 206이 격납한 패일 데이터 값만을 독출하여 기입할 수 있고, 여분의 독출 및 기입 동작을 생략할 수 있고, 피시험 디바이스 20의 시험 종료 후의 제1 격납부 206a 및 206으로부터 제2 격납부 208로의 데이터 격납에 필요한 시간을 줄일 수 있다.
또 다른 예에 있어서는, 데이터 수 보유부 302는, 제1 격납부 206이 격납해야 할 패일 데이터 값의 개수인 필요 격납 개수를 보유해도 좋다. 그리고, 데이터 계수부 300은, 제1 격납부 206이 격납한 패일 데이터 값의 격납 개수를 계수하면서 제1 격납부 206의 어드레스를 지정하고, 제1 격납부 206에 패일 데이터 값을 기입하게 한다. 정지 신호 발생부 304는, 데이터 보유부 300이 보유하고 있는 필요 격납 개수와, 데이터 계수부 300이 계수하고 있는 격납 개수를 비교한다. 그리고, 정지 신호 발생부 304는, 필요 격납 개수와 격납 개수가 일치한 경우에, 제1 격납부 206이 패일 데이터 값을 기입하는 처리를 정지시키기 위한 정지 신호를 발생하고, 데이터 계수부 300에 공급한다. 데이터 계수부 300은, 정지 신호 발생부 304가 발생한 정지 신호를 받으면, 격납 개수의 계수, 즉 제1 격납부 206에 대한 어드레스의 계수를 정지한다. 이에 의해, 제1 격납부 206에 의한 패일 데이터 값의 기입이 정지된다.
데이터 수 보유부 302가, 제1 격납부 206이 격납할 수 있는 패일 데이터 값의 개수인 격납 가능 개수보다 큰 필요 격납 개수를 보유한 상태로 피시험 디바이스 20의 시험을 행한다. 이에 의해, 제1 격납부 206은 격납 가능 개수의 패일 데이터 값을 격납한 후, 격납 가능 개수를 넘기 전에 취득하고 격납한 패일 데이터 값에 덧쓰기하고, 격납 가능 개수를 넘은 후에 취득한 패일 데이터 값을 격납한다. 그리고, 피시험 디바이스 20의 시험이 종료한 후, 제2 격납부 208은 제1 격납부 206이 격납하고 있는 패일 데이터 값을 독출하고 격납한다.
여기서, 제1 격납부 206에는 덧쓰기 된 패일 데이터 값이 격납되어 있기 때문에, 제2 격납부 208은 덧쓰기 되기 전에 제1 격납부 206이 격납하고 있던 부분의 패일 데이터 값을 취득할 수 없다. 여기서, 데이터 수 보유부 302가 격납 가능 개 수 이하, 덧쓰기 된 패일 데이터 값의 개수 이상의 개수를 필요 격납 개수로서 보유한 상태로 피시험 디바이스 20의 시험을 다시 행한다. 이에 의해, 제1 격납부 206은, 필요 격납 개수의 패일 데이터 값을 더욱 격납한다. 그리고, 피시험 디바이스 20의 시험이 다시 한번 종료된 후, 제2 격납부 208은 제1 격납부 206이 격납하고 있는 패일 데이터 값을 더욱 독출하고 격납한다. 이러한 방법에 의해, 제1 격납부 206이 격납할 수 있는 패일 데이터 값 이상의 데이터를 용이하게 취득할 수 있다.
도 5는, 본 실시 형태에 관한 어드레스 발생부 202의 구성의 제2 예를 도시한다. 본 예에 관한 어드레스 발생부 202는, 데이터 계수부 300a 및 300b, 데이터 수 보유부 302, 및 정지 신호 발생부 304를 포함한다.
데이터 계수부 300a는, 피시험 디바이스 20의 시험에서 발생한 패일 데이터 값의 개수인 발생 개수를 계수하고 해석 장치 110에 공급한다. 해석 장치 110은, 본 발명의 시험 횟수 산출부의 일 예이고, 제1 격납부 206이 격납할 수 있는 패일 데이터 값의 개수인 격납 가능 개수에서 데이터 계수부 300a가 계수한 발생 개수를 뺌으로서, 피시험 디바이스 20의 시험에서 발생한 패일 데이터 값의 전체를 제2 격납부 208이 격납하는데 필요한 피시험 디바이스 20의 시험 횟수를 산출한다.
데이터 수 보유부 302는, 제1 격납부 206이 격납할 수 있는 패일 데이터 값의 개수인 격납 가능 개수를 필요 격납 개수로서 보유한 상태로 피시험 디바이스 20의 시험을 행한다. 데이터 계수부 300b는, 제1 격납부 206이 격납한 패일 데이 터 값의 격납 개수를 계수하면서 제1 격납부 206의 어드레스를 지정하고, 제1 격납부 206에 패일 데이터 값을 기입하게 한다. 정지 신호 발생부 304는, 데이터 수 보유부 302가 보유하고 있는 필요 격납 개수와, 데이터 계수부 300b가 계수하고 있는 격납 개수를 비교한다. 그리고, 정지 신호 발생부 304는, 필요 격납 개수와 격납 개수가 일치하는 경우, 제1 격납부 206이 패일 데이터 값을 기입하는 처리를 정지시키기 위한 정지 신호를 발생하고, 데이터 계수부 300b에 공급한다. 데이터 계수부 300b는, 정지 신호 발생부 304가 발생한 정지 신호를 받으면, 격납 개수의 계수, 즉 제1 격납부 206에 대한 어드레스의 계수를 정지한다. 이에 의해, 제1 격납부 206에 의한 패일 데이터 값의 기입이 정지된다. 이상의 동작에 의해, 제1 격납부 206은, 격납 가능 개수의 패일 데이터 값을 격납한다. 그리고, 피시험 디바이스 20의 시험이 종료한 후, 제2 격납부 208은, 제1 격납부 206이 격납하고 있는 격납 가능 개수의 패일 데이터 값을 독출하고 격납한다.
다음으로, 데이터 수 보유부 302는, 제1 격납부 206이 격납할 수 있는 패일 데이터 값의 개수인 격납 가능 개수의 2배를 격납 개수로서 보유한 상태로 피시험 디바이스 20의 시험을 행한다. 이에 의해, 제1 격납부 206은 격납 가능 개수의 패일 데이터 값을 격납한 후, 더욱 격납 가능 개수의 패일 데이터 값을 덧쓰기 하고 격납한다. 그리고, 피시험 디바이스 20의 시험이 종료된 후, 제2 격납부 208은, 제1 격납부 206이 격납하고 있는 격납 가능 개수의 패일 데이터 값을 독출하고 격납한다.
그 후, 데이터 수 보유부 302가 보유하는 필요 격납 개수를 격납 가능 개수 씩 증가시키면서, 격납 가능 개수에 해석 장치 110이 산출한 시험 회수를 곱한 개수가 될 때까지 피시험 디바이스 20의 시험을 반복하여 행하면서, 제2 격납부 208은 제1 격납부 206이 격납하고 있는 패일 데이터 값을 격납 가능 개수씩 반복하여 독출하고 격납한다. 그리고, 제2 격납부 208은 피시험 디바이스 20의 시험에서 발생한 패일 데이터 값의 전체를 격납한다. 이러한 방법에 의해, 제1 격납부 206이 격납할 수 있는 패일 데이터 값이 적은 경우에도, 피시험 디바이스 20의 시험에서 발생한 패일 데이터 값 전체를 취득할 수 있다.
본 예에 있어서, 데이터 수 보유부 302가 보유하는 필요 격납 개수를 격납 가능 개수씩 증가시켜가고, 피시험 디바이스 20의 시험을 반복해 가면서, 제2 격납부 208은, 제1 격납부 206이 격납하고 있는 패일 데이터 값을 격납 가능 개수씩 반복하여 독출하고 격납하지만, 다른 예에 있어서는, 데이터 수 보유부 302가 보유하는 필요 격납 개수를 격납 가능 개수보다 작은 개수씩 증가시켜 가면서, 피시험 디바이스 20의 시험을 반복 행하면서, 제2 격납부 208은, 제1 격납부 206이 격납하고 있는 패일 데이터 값을 격납 가능 개수씩 반복하여 독출하고 격납해도 좋다. 또한, 데이터 수 보유부 302가 보유하는 필요 격납 개수를 증가시키는 개수를 변화시키면서 증가시켜가고, 피시험 디바이스 20의 시험을 반복하여 행하면서, 제2 격납부 208은, 제1 격납부 206이 격납하고 있는 패일 데이터 값을 격납 가능 개수씩 반복하여 독출하고 격납해도 좋다.
본 실시 형태의 시험 장치 10에 의하면, 제1 격납부 206은 패일 어드레스 값 및 패일 데이터 값을 1조의 데이터로서 순차 격납해 가기 때문에, 메모리 용량을 효과적으로 활용할 수 있고, 이에 의해 제1 격납부 206의 개수를 줄일 수 있다. 게다가, 제1 격납부 206에 격납된 패일 어드레스 값 및 패일 데이터 값의 조합을 제2 격납부 208에 전개하고, 종래 기술에 의한 불량 해석 메모리와 동일한 상태로 패일 데이터 값을 격납하기 때문에, 해석 장치 110은, 종래 기술의 동일 소프트웨어 등에 의해 피시험 디바이스 20의 해석을 행할 수 있다.
이상, 실시 형태를 이용하여 본 발명을 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위로는 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 더할 수 있다. 그러한 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이 특허청구의 범위의 기재로부터 명백하다.
상기 설명으로부터 명백한 바와 같이, 본 발명에 의하면, 동작 속도가 고속인 피시험 디바이스 20의 시험을 소형 및 저가로 실현할 수 있는 시험 장치를 제공할 수 있다.

Claims (8)

  1. 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스에 공급하는 어드레스 신호와 시험 신호, 및 상기 시험 신호가 공급된 상기 피시험 디바이스가 출력해야 할 기대치 신호를 발생하는 패턴 발생기와,
    상기 시험 신호에 응하여 상기 피시험 디바이스가 출력한 출력 신호와 상기 기대치 신호를 비교하고, 상기 출력 신호와 상기 기대치 신호가 불일치하는 경우에 패일 신호를 발생하는 논리 비교기와,
    상기 패턴 발생기가 발생한 상기 어드레스 신호가 가리키는 어드레스 영역에, 상기 논리 비교기가 발생한 상기 패일 신호를 격납하는 불량 해석 메모리를 포함하고,
    상기 불량 해석 메모리는,
    상기 패턴 발생기가 발생한 상기 어드레스 신호의 값인 패일 어드레스 값, 및 상기 논리 비교기가 발생한 상기 패일 신호의 값인 패일 데이터 값을 1조의 데이터로서 순차 다른 어드레스 영역에 격납하는 제1 격납부와,
    상기 제1 격납부로부터 상기 패일 어드레스 값 및 상기 패일 데이터 값의 조합을 독출하고, 상기 패일 어드레스 값이 가리키는 어드레스 영역에 상기 패일 데이터 값을 격납하는 제2 격납부를 포함하는 시험 장치.
  2. 제1항에 있어서,
    상기 불량 해석 메모리는, 복수의 상기 제1 격납부를 포함하고,
    상기 복수의 제1 격납부는, 인터리브 동작에 의해 상기 패턴 발생기가 발생한 상기 어드레스 신호의 값인 패일 어드레스 값, 및 상기 논리 비교기가 발생한 상기 패일 신호의 값인 패일 데이터 값을 1조의 데이터로서 순차 다른 어드레스 영역에 격납하는 시험 장치.
  3. 제1항에 있어서,
    상기 제2 격납부는, 상기 제1 격납부로부터 독출한 상기 패일 어드레스 값이 가리키는 어드레스 영역에 보유하고 있는 데이터를 독출하고, 당해 데이터와 상기 제1 격납부로부터 독출한 상기 패일 데이터 값의 논리합을, 상기 제1 격납부로부터 독출한 상기 패일 어드레스 값이 가리키는 어드레스 영역에 격납하는 시험 장치.
  4. 제1항에 있어서,
    상기 불량 해석 메모리는,
    상기 제1 격납부가 격납한 상기 패일 데이터 값의 개수인 격납 개수, 또는 상기 제2 격납부가 상기 제1 격납부로부터 독출하고 격납한 상기 패일 데이터 값의 개수인 독출 개수를 계수하는 데이터 계수부와,
    상기 데이터 계수부가 계수한 상기 격납 개수를 보유하는 데이터 수 보유부와,
    상기 데이터 수 보유부가 상기 격납 개수를 보유하고, 상기 데이터 계수부를 초기화한 후, 상기 데이터 수 보유부가 보유하고 있는 상기 격납 개수와 상기 데이터 계수부가 계수하고 있는 상기 독출 개수를 비교하고, 상기 격납 개수와 상기 독출 개수가 일치하는 경우에, 상기 제2 격납부가 상기 제1 격납부로부터 상기 패일 데이터 값을 독출하는 처리를 정지시키기 위한 정지 신호를 발생하는 정지 신호 발생부를 더 포함하는 시험 장치.
  5. 제1항에 있어서,
    상기 제1 격납부가 격납하는 상기 패일 데이터 값의 개수인 상기 격납 개수를 계수하는 데이터 계수부와,
    상기 제1 격납부가 격납해야 할 상기 패일 데이터 값의 개수인 필요 격납 개수를 보유하는 데이터 수 보유부와,
    상기 데이터 계수부가 계수하고 있는 상기 격납 개수와 상기 데이터 수 보유부가 보유하고 있는 상기 필요 격납 개수를 비교하고, 상기 격납 개수와 상기 필요 격납 개수가 일치하는 경우에, 상기 제1 격납부가 상기 패일 데이터 값을 격납하는 처리를 정지시키기 위한 정지 신호를 발생하는 정지 신호 발생부를 더 포함하고,
    상기 데이터 수 보유부가, 상기 제1 격납부가 격납할 수 있는 상기 패일 데이터 값의 개수인 격납 가능 개수보다 큰 상기 필요 격납 개수를 보유한 상태로 상기 피시험 디바이스의 시험을 행함으로써,
    상기 제1 격납부는, 상기 격납 가능 개수의 상기 패일 데이터 값을 격납한 후, 상기 격납 가능 개수를 넘기 전에 취득하고 격납한 상기 패일 데이터 값에 덧쓰기하고, 상기 격납 가능 개수를 넘은 후에 취득한 상기 패일 데이터 값을 격납하고,
    상기 제2 격납부는, 상기 제1 격납부가 격납하고 있는 상기 패일 데이터 값을 독출하여 격납하고, 그 후,
    상기 데이터 수 보유부가, 상기 격납 가능 개수 이하의 개수를 상기 필요 격납 개수로서 보유한 상태로 상기 피시험 디바이스의 시험을 다시 행함으로써,
    상기 제1 격납부는, 상기 필요 격납 개수의 상기 패일 데이터 값을 더욱 격납하고,
    상기 제2 격납부는, 상기 제1 격납부가 격납하고 있는 상기 패일 데이터 값을 더욱 독출하고 격납하는 시험 장치.
  6. 제1항에 있어서,
    상기 피시험 디바이스의 시험에서 발생한 상기 패일 데이터 값의 개수인 발생 개수를 계수하는 제1 데이터 계수부와,
    상기 제1 격납부가 격납할 수 있는 상기 패일 데이터 값의 개수인 격납 가능 개수에서 상기 제1 데이터 계수부가 계수한 상기 발생 개수를 뺌으로써, 상기 피시험 디바이스의 시험에서 발생한 상기 패일 데이터 값 전체를 상기 제2 격납부가 격납하는데 필요한 시험 횟수를 산출하는 시험 횟수 산출부와,
    상기 제1 격납부가 격납해야 할 상기 패일 데이터 값의 개수인 필요 격납 개수를 보유하는 데이터 수 보유부와,
    상기 제1 격납부가 격납하는 상기 패일 데이터 값의 개수인 격납 개수를 계수하는 제2 데이터 계수부와,
    상기 데이터 수 보유부가 보유하고 있는 상기 필요 격납 개수와 상기 제2 데이터 계수부가 계수하고 있는 상기 격납 개수를 비교하고, 상기 필요 격납 개수와 상기 격납 개수가 일치하는 경우에, 상기 제1 격납부가 상기 패일 데이터 값을 격납하는 처리를 정지시키기 위한 정지 신호를 발생하는 정지 신호 발생부를 더 포함하고,
    상기 데이터 수 보유부가, 상기 격납 가능 개수를 상기 필요 격납 개수로서 보유한 상태로 상기 피시험 디바이스의 시험을 행함으로써,
    상기 제1 격납부는, 상기 격납 가능 개수의 상기 패일 데이터를 격납하고,
    상기 제2 격납부는, 상기 제1 격납부가 격납하고 있는 상기 패일 데이터 값을 독출하여 격납하고, 그 후,
    상기 데이터 수 보유부가, 상기 격납 가능 개수의 2배를 상기 필요 격납 개수로서 보유한 상태로 상기 피시험 디바이스의 시험을 다시 행함으로써,
    상기 제1 격납부는, 상기 격납 가능 개수의 상기 패일 데이터 값을 격납한 후, 더욱 상기 격납 가능 개수의 상기 패일 데이터 값을 덧쓰기하여 격납하고,
    상기 제2 격납부는, 상기 제1 격납부가 격납하고 있는 상기 패일 데이터 값을 독출하여 격납하고, 그 후,
    상기 데이터 수 보유부가 보유하는 상기 필요 격납 개수를 상기 격납 가능 개수씩 증가시키면서, 상기 격납 가능 개수에 상기 시험 횟수를 곱한 개수가 될 때까지 상기 피시험 디바이스의 시험을 반복하여 행하면서, 상기 제2 격납부는, 상기 제1 격납부가 격납하고 있는 상기 패일 데이터 값을 반복하여 독출하여 격납하고, 상기 피시험 디바이스의 시험에서 발생한 상기 패일 데이터 값 전체를 격납하는 시험 장치.
  7. 제1항에 있어서,
    상기 제2 격납부는, 상기 제1 격납부가 상기 패일 데이터 값을 순차 격납하는 것과 병행하여 초기화되는 시험 장치.
  8. 제1항에 있어서,
    상기 제1 격납부가 상기 패일 데이터 값을 순차 격납하고 있는 때에, 상기 제2 격납부가 격납하고 있는 상기 패일 데이터 값을 독출하고 해석하는 해석 장치 를 더 포함하는 시험 장치.
KR1020057019482A 2003-04-16 2004-03-24 시험 장치 KR100840814B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00112124 2003-04-16
JP2003112124A JP4241157B2 (ja) 2003-04-16 2003-04-16 試験装置

Publications (2)

Publication Number Publication Date
KR20050121726A KR20050121726A (ko) 2005-12-27
KR100840814B1 true KR100840814B1 (ko) 2008-06-23

Family

ID=33296024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057019482A KR100840814B1 (ko) 2003-04-16 2004-03-24 시험 장치

Country Status (7)

Country Link
US (1) US7337381B2 (ko)
JP (1) JP4241157B2 (ko)
KR (1) KR100840814B1 (ko)
CN (1) CN100480719C (ko)
DE (1) DE112004000676T5 (ko)
TW (1) TWI317816B (ko)
WO (1) WO2004092755A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4514028B2 (ja) * 2004-05-20 2010-07-28 ルネサスエレクトロニクス株式会社 故障診断回路及び故障診断方法
JP4731931B2 (ja) 2005-02-03 2011-07-27 Ｔｔｉ・エルビュー株式会社 イオントフォレーシス装置
DE602006018593D1 (de) * 2005-04-12 2011-01-13 Analog Devices Inc Selbstprüfungsschaltung für integrierte schaltungen von multimediaschnittstellen mit hoher auflösung
US8295922B2 (en) 2005-08-08 2012-10-23 Tti Ellebeau, Inc. Iontophoresis device
US8386030B2 (en) 2005-08-08 2013-02-26 Tti Ellebeau, Inc. Iontophoresis device
CA2619665A1 (en) 2005-09-15 2007-03-22 Tti Ellebeau, Inc. Rod type iontophoresis device
US7848801B2 (en) 2005-12-30 2010-12-07 Tti Ellebeau, Inc. Iontophoretic systems, devices, and methods of delivery of active agents to biological interface
JP4805693B2 (ja) 2006-03-01 2011-11-02 Ｔｔｉ・エルビュー株式会社 イオントフォレーシス装置及びその製造方法
BRPI0716450A2 (pt) 2006-09-05 2014-03-11 Tti Ellebeau Inc Sistemas, dispositivos e métodos de impedância para avaliar propriedades iontoforéticas de compostos
WO2008030496A2 (en) 2006-09-05 2008-03-13 Tti Ellebeau, Inc. Non-destructive systems, devices, and methods for evaluating iontophoresis drug delivery devices
RU2009125062A (ru) 2006-12-01 2011-01-10 ТиТиАй ЭЛЛЕБО, ИНК. (JP) Системы, устройства и способы для питания и/или управления устройствами, например устройствами трансдермальной доставки
DE102006059156B4 (de) * 2006-12-14 2008-11-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Testen eines integrierten Schaltkreischips mit zumindest zwei Schaltungskernen sowie integrierter Schaltkreischip und Testsystem
KR100850270B1 (ko) * 2007-02-08 2008-08-04 삼성전자주식회사 페일비트 저장부를 갖는 반도체 메모리 장치
TWM320674U (en) * 2007-03-29 2007-10-11 Princeton Technology Corp Circuit testing apparatus
US8010851B2 (en) * 2008-03-31 2011-08-30 Advantest Corporation Testing module, testing apparatus and testing method
WO2009146088A1 (en) * 2008-04-01 2009-12-03 Yukon Medical, Llc Dual container fluid transfer device
US8312331B2 (en) * 2009-04-16 2012-11-13 Freescale Semiconductor, Inc. Memory testing with snoop capabilities in a data processing system
USD655017S1 (en) 2010-06-17 2012-02-28 Yukon Medical, Llc Shroud
JP2012174313A (ja) 2011-02-23 2012-09-10 Advantest Corp 試験装置
USD681230S1 (en) 2011-09-08 2013-04-30 Yukon Medical, Llc Shroud
USD769444S1 (en) 2012-06-28 2016-10-18 Yukon Medical, Llc Adapter device
KR101530587B1 (ko) * 2013-07-31 2015-06-23 주식회사 유니테스트 고속 Ｆａｉｌ Ｍｅｍｏｒｙ 데이터 취득 장치 및 그 방법
CN103745751B (zh) * 2013-12-23 2017-01-18 华为技术有限公司 一种故障告警方法与装置
US10318700B2 (en) 2017-09-05 2019-06-11 International Business Machines Corporation Modifying a manufacturing process of integrated circuits based on large scale quality performance prediction and optimization

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05157769A (ja) * 1991-12-05 1993-06-25 Hitachi Denshi Ltd ディジタルオシロスコープ
JPH0943315A (ja) * 1995-07-31 1997-02-14 Hitachi Electron Eng Co Ltd Ｉｃ試験装置
JPH1083696A (ja) 1996-09-09 1998-03-31 Advantest Corp 半導体メモリ試験装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2831767B2 (ja) * 1990-01-10 1998-12-02 株式会社アドバンテスト 半導体メモリ試験装置
KR930001190A (ko) * 1991-06-29 1993-01-16 강진구 디지탈 데이타의 에러 정정장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05157769A (ja) * 1991-12-05 1993-06-25 Hitachi Denshi Ltd ディジタルオシロスコープ
JPH0943315A (ja) * 1995-07-31 1997-02-14 Hitachi Electron Eng Co Ltd Ｉｃ試験装置
JPH1083696A (ja) 1996-09-09 1998-03-31 Advantest Corp 半導体メモリ試験装置

Also Published As

Publication number Publication date
WO2004092755A1 (ja) 2004-10-28
US7337381B2 (en) 2008-02-26
TW200506403A (en) 2005-02-16
US20060026482A1 (en) 2006-02-02
JP4241157B2 (ja) 2009-03-18
JP2004317317A (ja) 2004-11-11
DE112004000676T5 (de) 2007-09-27
CN100480719C (zh) 2009-04-22
CN1774641A (zh) 2006-05-17
KR20050121726A (ko) 2005-12-27
TWI317816B (en) 2009-12-01

Similar Documents

Publication Publication Date Title
KR100840814B1 (ko) 시험 장치
US6415403B1 (en) Programmable built in self test for embedded DRAM
US6671839B1 (en) Scan test method for providing real time identification of failing test patterns and test bist controller for use therewith
US6510398B1 (en) Constrained signature-based test
US10921372B2 (en) Rapid scan testing of integrated circuit chips
US5475815A (en) Built-in-self-test scheme for testing multiple memory elements
JP3795822B2 (ja) 組込み自己テスト回路及び設計検証方法
US7096397B2 (en) Dft technique for avoiding contention/conflict in logic built-in self-test
KR20070001222A (ko) 시험 장치 및 시험 방법
CN106448742A (zh) 半导体装置，测试装置及测试系统
US7757134B2 (en) Test apparatus for testing a memory and electronic device housing a circuit
KR101203264B1 (ko) 시험장치
DE10250875B4 (de) Vorrichtung und Verfahren zum Konfigurieren einer integrierten Schaltung mit eingebettetem Speicher
US6711705B1 (en) Method of analyzing a relief of failure cell in a memory and memory testing apparatus having a failure relief analyzer using the method
KR100973859B1 (ko) 시험 장치, 및 시험 방법
KR101288113B1 (ko) 시험 장치 및 구제 해석 방법
JP3022659B2 (ja) Ｌｓｉテスト装置
EP1734537A2 (en) Bitmap analysis system and method for high speed testing of a memory device
KR100660640B1 (ko) 웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법
JPH11316259A (ja) 半導体試験装置およびこれを用いた半導体試験方法
US7010453B2 (en) Methods and apparatus for optimizing lists of waveforms
JP4183854B2 (ja) メモリ試験装置
KR940005700B1 (ko) 메모리 소자 시험시간 단축 방법
JP2001222897A (ja) 半導体試験装置
JP4952160B2 (ja) 半導体試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180524

Year of fee payment: 11