KR20050121726A - 시험 장치 - Google Patents
시험 장치 Download PDFInfo
- Publication number
- KR20050121726A KR20050121726A KR1020057019482A KR20057019482A KR20050121726A KR 20050121726 A KR20050121726 A KR 20050121726A KR 1020057019482 A KR1020057019482 A KR 1020057019482A KR 20057019482 A KR20057019482 A KR 20057019482A KR 20050121726 A KR20050121726 A KR 20050121726A
- Authority
- KR
- South Korea
- Prior art keywords
- fail
- data
- unit
- storing
- test
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31935—Storing data, e.g. failure memory
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5606—Error catch memory
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
Claims (8)
- 피시험 디바이스를 시험하는 시험 장치에 있어서,상기 피시험 디바이스에 공급하는 어드레스 신호와 시험 신호, 및 상기 시험 신호가 공급된 상기 피시험 디바이스가 출력해야 할 기대치 신호를 발생하는 패턴 발생기와,상기 시험 신호에 응하여 상기 피시험 디바이스가 출력한 출력 신호와 상기 기대치 신호를 비교하고, 상기 출력 신호와 상기 기대치 신호가 불일치하는 경우에 패일 신호를 발생하는 논리 비교기와,상기 패턴 발생기가 발생한 상기 어드레스 신호가 가리키는 어드레스 영역에, 상기 논리 비교기가 발생한 상기 패일 신호를 격납하는 불량 해석 메모리를 포함하고,상기 불량 해석 메모리는,상기 패턴 발생기가 발생한 상기 어드레스 신호의 값인 패일 어드레스 값, 및 상기 논리 비교기가 발생한 상기 패일 신호의 값인 패일 데이터 값을 1조의 데이터로서 순차 다른 어드레스 영역에 격납하는 제1 격납부와,상기 제1 격납부로부터 상기 패일 어드레스 값 및 상기 패일 데이터 값의 조합을 독출하고, 상기 패일 어드레스 값이 가리키는 어드레스 영역에 상기 패일 데이터 값을 격납하는 제2 격납부를 포함하는 시험 장치.
- 제1항에 있어서,상기 불량 해석 메모리는, 복수의 상기 제1 격납부를 포함하고,상기 복수의 제1 격납부는, 인터리브 동작에 의해 상기 패턴 발생기가 발생한 상기 어드레스 신호의 값인 패일 어드레스 값, 및 상기 논리 비교기가 발생한 상기 패일 신호의 값인 패일 데이터 값을 1조의 데이터로서 순차 다른 어드레스 영역에 격납하는 시험 장치.
- 제1항에 있어서,상기 제2 격납부는, 상기 제1 격납부로부터 독출한 상기 패일 어드레스 값이 가리키는 어드레스 영역에 보유하고 있는 데이터를 독출하고, 당해 데이터와 상기 제1 격납부로부터 독출한 상기 패일 데이터 값의 논리합을, 상기 제1 격납부로부터 독출한 상기 패일 어드레스 값이 가리키는 어드레스 영역에 격납하는 시험 장치.
- 제1항에 있어서,상기 불량 해석 메모리는,상기 제1 격납부가 격납한 상기 패일 데이터 값의 개수인 격납 개수, 또는 상기 제2 격납부가 상기 제1 격납부로부터 독출하고 격납한 상기 패일 데이터 값의 개수인 독출 개수를 계수하는 데이터 계수부와,상기 데이터 계수부가 계수한 상기 격납 개수를 보유하는 데이터 수 보유부와,상기 데이터 수 보유부가 상기 격납 개수를 보유하고, 상기 데이터 계수부를 초기화한 후, 상기 데이터 수 보유부가 보유하고 있는 상기 격납 개수와 상기 데이터 계수부가 계수하고 있는 상기 독출 개수를 비교하고, 상기 격납 개수와 상기 독출 개수가 일치하는 경우에, 상기 제2 격납부가 상기 제1 격납부로부터 상기 패일 데이터 값을 독출하는 처리를 정지시키기 위한 정지 신호를 발생하는 정지 신호 발생부를 더 포함하는 시험 장치.
- 제1항에 있어서,상기 제1 격납부가 격납하는 상기 패일 데이터 값의 개수인 상기 격납 개수를 계수하는 데이터 계수부와,상기 제1 격납부가 격납해야 할 상기 패일 데이터 값의 개수인 필요 격납 개수를 보유하는 데이터 수 보유부와,상기 데이터 계수부가 계수하고 있는 상기 격납 개수와 상기 데이터 수 보유부가 보유하고 있는 상기 필요 격납 개수를 비교하고, 상기 격납 개수와 상기 필요 격납 개수가 일치하는 경우에, 상기 제1 격납부가 상기 패일 데이터 값을 격납하는 처리를 정지시키기 위한 정지 신호를 발생하는 정지 신호 발생부를 더 포함하고,상기 데이터 수 보유부가, 상기 제1 격납부가 격납할 수 있는 상기 패일 데이터 값의 개수인 격납 가능 개수보다 큰 상기 필요 격납 개수를 보유한 상태로 상기 피시험 디바이스의 시험을 행함으로써,상기 제1 격납부는, 상기 격납 가능 개수의 상기 패일 데이터 값을 격납한 후, 상기 격납 가능 개수를 넘기 전에 취득하고 격납한 상기 패일 데이터 값에 덧쓰기하고, 상기 격납 가능 개수를 넘은 후에 취득한 상기 패일 데이터 값을 격납하고,상기 제2 격납부는, 상기 제1 격납부가 격납하고 있는 상기 패일 데이터 값을 독출하여 격납하고, 그 후,상기 데이터 수 보유부가, 상기 격납 가능 개수 이하의 개수를 상기 필요 격납 개수로서 보유한 상태로 상기 피시험 디바이스의 시험을 다시 행함으로써,상기 제1 격납부는, 상기 필요 격납 개수의 상기 패일 데이터 값을 더욱 격납하고,상기 제2 격납부는, 상기 제1 격납부가 격납하고 있는 상기 패일 데이터 값을 더욱 독출하고 격납하는 시험 장치.
- 제1항에 있어서,상기 피시험 디바이스의 시험에서 발생한 상기 패일 데이터 값의 개수인 발생 개수를 계수하는 제1 데이터 계수부와,상기 제1 격납부가 격납할 수 있는 상기 패일 데이터 값의 개수인 격납 가능 개수에서 상기 제1 데이터 계수부가 계수한 상기 발생 개수를 뺌으로써, 상기 피시험 디바이스의 시험에서 발생한 상기 패일 데이터 값 전체를 상기 제2 격납부가 격납하는데 필요한 시험 횟수를 산출하는 시험 횟수 산출부와,상기 제1 격납부가 격납해야 할 상기 패일 데이터 값의 개수인 필요 격납 개수를 보유하는 데이터 수 보유부와,상기 제1 격납부가 격납하는 상기 패일 데이터 값의 개수인 격납 개수를 계수하는 제2 데이터 계수부와,상기 데이터 수 보유부가 보유하고 있는 상기 필요 격납 개수와 상기 제2 데이터 계수부가 계수하고 있는 상기 격납 개수를 비교하고, 상기 필요 격납 개수와 상기 격납 개수가 일치하는 경우에, 상기 제1 격납부가 상기 패일 데이터 값을 격납하는 처리를 정지시키기 위한 정지 신호를 발생하는 정지 신호 발생부를 더 포함하고,상기 데이터 수 보유부가, 상기 격납 가능 개수를 상기 필요 격납 개수로서 보유한 상태로 상기 피시험 디바이스의 시험을 행함으로써,상기 제1 격납부는, 상기 격납 가능 개수의 상기 패일 데이터를 격납하고,상기 제2 격납부는, 상기 제1 격납부가 격납하고 있는 상기 패일 데이터 값을 독출하여 격납하고, 그 후,상기 데이터 수 보유부가, 상기 격납 가능 개수의 2배를 상기 필요 격납 개수로서 보유한 상태로 상기 피시험 디바이스의 시험을 다시 행함으로써,상기 제1 격납부는, 상기 격납 가능 개수의 상기 패일 데이터 값을 격납한 후, 더욱 상기 격납 가능 개수의 상기 패일 데이터 값을 덧쓰기하여 격납하고,상기 제2 격납부는, 상기 제1 격납부가 격납하고 있는 상기 패일 데이터 값을 독출하여 격납하고, 그 후,상기 데이터 수 보유부가 보유하는 상기 필요 격납 개수를 상기 격납 가능 개수씩 증가시키면서, 상기 격납 가능 개수에 상기 시험 횟수를 곱한 개수가 될 때까지 상기 피시험 디바이스의 시험을 반복하여 행하면서, 상기 제2 격납부는, 상기 제1 격납부가 격납하고 있는 상기 패일 데이터 값을 반복하여 독출하여 격납하고, 상기 피시험 디바이스의 시험에서 발생한 상기 패일 데이터 값 전체를 격납하는 시험 장치.
- 제1항에 있어서,상기 제2 격납부는, 상기 제1 격납부가 상기 패일 데이터 값을 순차 격납하는 것과 병행하여 초기화되는 시험 장치.
- 제1항에 있어서,상기 제1 격납부가 상기 패일 데이터 값을 순차 격납하고 있는 때에, 상기 제2 격납부가 격납하고 있는 상기 패일 데이터 값을 독출하고 해석하는 해석 장치를 더 포함하는 시험 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2003-00112124 | 2003-04-16 | ||
JP2003112124A JP4241157B2 (ja) | 2003-04-16 | 2003-04-16 | 試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050121726A true KR20050121726A (ko) | 2005-12-27 |
KR100840814B1 KR100840814B1 (ko) | 2008-06-23 |
Family
ID=33296024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057019482A KR100840814B1 (ko) | 2003-04-16 | 2004-03-24 | 시험 장치 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7337381B2 (ko) |
JP (1) | JP4241157B2 (ko) |
KR (1) | KR100840814B1 (ko) |
CN (1) | CN100480719C (ko) |
DE (1) | DE112004000676T5 (ko) |
TW (1) | TWI317816B (ko) |
WO (1) | WO2004092755A1 (ko) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4514028B2 (ja) * | 2004-05-20 | 2010-07-28 | ルネサスエレクトロニクス株式会社 | 故障診断回路及び故障診断方法 |
JP4731931B2 (ja) | 2005-02-03 | 2011-07-27 | Tti・エルビュー株式会社 | イオントフォレーシス装置 |
DE602006018593D1 (de) * | 2005-04-12 | 2011-01-13 | Analog Devices Inc | Selbstprüfungsschaltung für integrierte schaltungen von multimediaschnittstellen mit hoher auflösung |
US8295922B2 (en) | 2005-08-08 | 2012-10-23 | Tti Ellebeau, Inc. | Iontophoresis device |
US8386030B2 (en) | 2005-08-08 | 2013-02-26 | Tti Ellebeau, Inc. | Iontophoresis device |
CA2619665A1 (en) | 2005-09-15 | 2007-03-22 | Tti Ellebeau, Inc. | Rod type iontophoresis device |
US7848801B2 (en) | 2005-12-30 | 2010-12-07 | Tti Ellebeau, Inc. | Iontophoretic systems, devices, and methods of delivery of active agents to biological interface |
JP4805693B2 (ja) | 2006-03-01 | 2011-11-02 | Tti・エルビュー株式会社 | イオントフォレーシス装置及びその製造方法 |
BRPI0716450A2 (pt) | 2006-09-05 | 2014-03-11 | Tti Ellebeau Inc | Sistemas, dispositivos e métodos de impedância para avaliar propriedades iontoforéticas de compostos |
WO2008030496A2 (en) | 2006-09-05 | 2008-03-13 | Tti Ellebeau, Inc. | Non-destructive systems, devices, and methods for evaluating iontophoresis drug delivery devices |
RU2009125062A (ru) | 2006-12-01 | 2011-01-10 | ТиТиАй ЭЛЛЕБО, ИНК. (JP) | Системы, устройства и способы для питания и/или управления устройствами, например устройствами трансдермальной доставки |
DE102006059156B4 (de) * | 2006-12-14 | 2008-11-06 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Testen eines integrierten Schaltkreischips mit zumindest zwei Schaltungskernen sowie integrierter Schaltkreischip und Testsystem |
KR100850270B1 (ko) * | 2007-02-08 | 2008-08-04 | 삼성전자주식회사 | 페일비트 저장부를 갖는 반도체 메모리 장치 |
TWM320674U (en) * | 2007-03-29 | 2007-10-11 | Princeton Technology Corp | Circuit testing apparatus |
US8010851B2 (en) * | 2008-03-31 | 2011-08-30 | Advantest Corporation | Testing module, testing apparatus and testing method |
WO2009146088A1 (en) * | 2008-04-01 | 2009-12-03 | Yukon Medical, Llc | Dual container fluid transfer device |
US8312331B2 (en) * | 2009-04-16 | 2012-11-13 | Freescale Semiconductor, Inc. | Memory testing with snoop capabilities in a data processing system |
USD655017S1 (en) | 2010-06-17 | 2012-02-28 | Yukon Medical, Llc | Shroud |
JP2012174313A (ja) | 2011-02-23 | 2012-09-10 | Advantest Corp | 試験装置 |
USD681230S1 (en) | 2011-09-08 | 2013-04-30 | Yukon Medical, Llc | Shroud |
USD769444S1 (en) | 2012-06-28 | 2016-10-18 | Yukon Medical, Llc | Adapter device |
KR101530587B1 (ko) * | 2013-07-31 | 2015-06-23 | 주식회사 유니테스트 | 고속 Fail Memory 데이터 취득 장치 및 그 방법 |
CN103745751B (zh) * | 2013-12-23 | 2017-01-18 | 华为技术有限公司 | 一种故障告警方法与装置 |
US10318700B2 (en) | 2017-09-05 | 2019-06-11 | International Business Machines Corporation | Modifying a manufacturing process of integrated circuits based on large scale quality performance prediction and optimization |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2831767B2 (ja) * | 1990-01-10 | 1998-12-02 | 株式会社アドバンテスト | 半導体メモリ試験装置 |
KR930001190A (ko) * | 1991-06-29 | 1993-01-16 | 강진구 | 디지탈 데이타의 에러 정정장치 |
JPH05157769A (ja) * | 1991-12-05 | 1993-06-25 | Hitachi Denshi Ltd | ディジタルオシロスコープ |
JP3089193B2 (ja) * | 1995-07-31 | 2000-09-18 | 日立電子エンジニアリング株式会社 | Ic試験装置 |
JPH1083696A (ja) * | 1996-09-09 | 1998-03-31 | Advantest Corp | 半導体メモリ試験装置 |
-
2003
- 2003-04-16 JP JP2003112124A patent/JP4241157B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-24 WO PCT/JP2004/004006 patent/WO2004092755A1/ja active Application Filing
- 2004-03-24 CN CNB2004800100377A patent/CN100480719C/zh not_active Expired - Fee Related
- 2004-03-24 KR KR1020057019482A patent/KR100840814B1/ko active IP Right Grant
- 2004-03-24 DE DE112004000676T patent/DE112004000676T5/de not_active Withdrawn
- 2004-04-01 TW TW093109033A patent/TWI317816B/zh active
-
2005
- 2005-10-05 US US11/243,893 patent/US7337381B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2004092755A1 (ja) | 2004-10-28 |
US7337381B2 (en) | 2008-02-26 |
KR100840814B1 (ko) | 2008-06-23 |
TW200506403A (en) | 2005-02-16 |
US20060026482A1 (en) | 2006-02-02 |
JP4241157B2 (ja) | 2009-03-18 |
JP2004317317A (ja) | 2004-11-11 |
DE112004000676T5 (de) | 2007-09-27 |
CN100480719C (zh) | 2009-04-22 |
CN1774641A (zh) | 2006-05-17 |
TWI317816B (en) | 2009-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100840814B1 (ko) | 시험 장치 | |
US6415403B1 (en) | Programmable built in self test for embedded DRAM | |
US6671839B1 (en) | Scan test method for providing real time identification of failing test patterns and test bist controller for use therewith | |
US7284166B2 (en) | Programmable multi-mode built-in self-test and self-repair structure for embedded memory arrays | |
US5475815A (en) | Built-in-self-test scheme for testing multiple memory elements | |
JP3795822B2 (ja) | 組込み自己テスト回路及び設計検証方法 | |
JPH04132095A (ja) | 冗長回路付メモリicの試験装置 | |
JPS5994086A (ja) | 論理回路試験装置 | |
US7096397B2 (en) | Dft technique for avoiding contention/conflict in logic built-in self-test | |
JP4334285B2 (ja) | 半導体試験装置及びその制御方法 | |
US20120117432A1 (en) | Test apparatus | |
US7757134B2 (en) | Test apparatus for testing a memory and electronic device housing a circuit | |
JP3871384B2 (ja) | 半導体メモリ試験装置用不良解析メモリ | |
US7346823B1 (en) | Automatic built-in self-test of logic with seeding from on-chip memory | |
US6711705B1 (en) | Method of analyzing a relief of failure cell in a memory and memory testing apparatus having a failure relief analyzer using the method | |
KR20100087745A (ko) | 시험장치 | |
KR101288113B1 (ko) | 시험 장치 및 구제 해석 방법 | |
US20030145261A1 (en) | Test-facilitating circuit using built-in self test circuit | |
JP3022659B2 (ja) | Lsiテスト装置 | |
JP2003509804A (ja) | メモリ検査方法 | |
EP1734537A2 (en) | Bitmap analysis system and method for high speed testing of a memory device | |
JPH11316259A (ja) | 半導体試験装置およびこれを用いた半導体試験方法 | |
JP2002202350A (ja) | 半導体試験装置 | |
KR940005700B1 (ko) | 메모리 소자 시험시간 단축 방법 | |
JP4183854B2 (ja) | メモリ試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150526 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160525 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170526 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180524 Year of fee payment: 11 |