KR20070001222A - 시험 장치 및 시험 방법 - Google Patents

시험 장치 및 시험 방법 Download PDF

Info

Publication number
KR20070001222A
KR20070001222A KR1020067021011A KR20067021011A KR20070001222A KR 20070001222 A KR20070001222 A KR 20070001222A KR 1020067021011 A KR1020067021011 A KR 1020067021011A KR 20067021011 A KR20067021011 A KR 20067021011A KR 20070001222 A KR20070001222 A KR 20070001222A
Authority
KR
South Korea
Prior art keywords
fail
memory
address
test
buffer memory
Prior art date
Application number
KR1020067021011A
Other languages
English (en)
Other versions
KR100838863B1 (ko
Inventor
켄이치 후지사키
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20070001222A publication Critical patent/KR20070001222A/ko
Application granted granted Critical
Publication of KR100838863B1 publication Critical patent/KR100838863B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5606—Error catch memory

Abstract

본 발명의 시험 장치는, 피시험 메모리에 공급하는 어드레스 신호, 데이터 신호, 및 기대값 신호를 발생하는 패턴 발생기와, 피시험 메모리가 출력한 출력 신호와 기대값 신호가 일치하지 않는 경우에 페일 데이터를 출력하는 논리 비교기와, 제1의 시험에 있어서의 페일 데이터를 격납하는 제1 FBM과, 제1 FBM이 격납하고 있는 페일 데이터와, 제2의 시험에 있어서의 페일 데이터를 누적하여 격납하는 제2 FBM과, 제1 FBM이 격납하고 있는 페일 데이터를 참조하여 피시험 메모리의 불량 구제 해석을 행하는 구제 해석부를 포함하고, 제1 FBM은, 제2 FBM이 격납하고 있는 페일 데이터와, 제3의 시험에 있어서의 페일 데이터를 누적하여 격납하며, 구제 해석부는, 제2 FBM이 격납하고 있는 페일 데이터를 더 참조하여 피시험 메모리의 불량 구제 해석을 행한다.
어드레스 신호, 데이터 신호, 페일 데이터, 불량 구제 해석, 논리합 연산

Description

시험 장치 및 시험 방법{TEST DEVICE AND TEST METHOD}
본 발명은, 시험 장치 및 시험 방법에 관한 것이다. 특히 본 발명은, 피시험 메모리를 시험하는 시험 장치 및 시험 방법에 관한 것이다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는, 아래의 출원에 기재된 내용을 참조에 의해 본 출원에 편입시키고, 본 출원의 기재의 일부로 한다.
일본특허출원 제2004-74057호 출원일 2004년3월16일
메모리 시험 장치는, 패턴 발생기가 발생한 어드레스 신호 및 데이터 신호를 피시험 메모리에 인가하여 기입을 행한다. 그리고, 피시험 메모리로부터 읽어낸 출력 신호를, 패턴 발생기가 어드레스 신호 및 데이터 신호에 대응하여 발생한 기대값 신호와 비교하고, 어드레스 신호가 나타내는 어드레스마다, 출력 신호와 기대값 신호가 불일치인 것을 나타내는 페일 데이터(fail data)를, 불량 해석 메모리 내의 어드레스 페일 메모리(이하, 「AFM」이라 칭한다.)에 격납한다. 그리고, AFM에 격납된 페일 데이터를 참조하여, 피시험 메모리의 불량 구제 해석을 행한다(예를 들면, 특허문헌 1 참조.).
도 6은, 종래 기술에 의한 시험 및 불량 구제 해석의 흐름을 도시한다. 메모리 시험 장치 중에는, 도 6(a)에 도시한 바와 같이, 피시험 메모리와 동등한 용량을 갖고, 페일 데이터를 순차적으로 격납하는 AFM을 피시험 메모리의 시험 후에 참조하여 불량 구제 해석을 행하지만 그 밖에, 도 6(b)에 도시한 바와 같이, AFM에 더하여, 불량 구제 해석기 내에 피시험 메모리와 동등한 용량을 갖는 페일 버퍼 메모리(이하, 「FBM」이라 칭한다.)를 포함하고, AFM으로부터 FBM으로 페일 데이터의 전송을 행하여, 다음 시험에 병행하여 전(前) 시험의 불량 구제 해석을 행하는 것으로 시험의 처리량(throughput)을 향상시키고 있는 것이 있다. 이 방식은, 페일 데이터의 전송 시간이 불량 구제 해석 시간에 비교해 충분히 작은 경우에는 유효했지만, 피시험 메모리의 대용량화에 수반하여 페일 데이터의 전송 시간이 커짐에 따라 시험의 처리량의 향상이 도모할 수 없게 되어가고 있고, 페일 데이터의 전송 시간을 삭감할 필요가 생기고 있다. 따라서, 도 6(c)에 도시한 바와 같이, 2개의 AFM을 포함하고, 일방의 AFM에 시험 중의 페일 데이터를 순차적으로 격납하면서, 타방의 AFM으로부터 FBM에 앞의 시험의 페일 데이터의 전송은 불량 구제 해석을 행하는 방식이 고안되어 있다.
특허문헌 1: 일본특허공개공보 제1998-55694호
[발명이 해결하고자 하는 과제]
최근의 메모리 시험에서는, 1개의 피시험 메모리에 대하여 복수 회 시험을 행하는 중에 복수 회의 시험 결과를 누적하여 불량 구제 해석을 행하는 것이 행해지고 있다. 도 7은, 종래 기술에 의한 시험 및 불량 구제 해석의 흐름을 도시한다. 해석 1은, 시험 1의 시험 결과의 해석이고, 해석 1+2는, 시험 1과 시험 2의 누적의 시험 결과의 해석이며, 해석 1+2+3은, 시험 1과 시험 2와 시험 3의 누적의 시험 결과의 해석이다. 도 7(a) 및 (b)에 도시한 바와 같은 흐름은, 도 6(a) 및 (b)에 도시한 흐름과 유사하게, 피시험 메모리의 대용량화에 수반하여 페일 데이터의 전송 시간이 커짐에 따라 시험의 처리량의 향상이 도모할 수 없게 되어지고 있다. 또한, 도 7(c)에 도시한 바와 같은 흐름에서는, FBM은, 일방의 AFM으로부터의 전송된 페일 데이터에, 타방의 AFM으로부터 전송된 페일 데이터를 읽기-수정-쓰기(read-modify-write) 동작에 의해 누적할 필요가 있고, AFM으로부터 FBM으로의 페일 데이터의 전송에 있어서 대폭적인 처리 시간을 필요로 한다. 그 때문에, 시험 회수가 증가하면, AFM으로부터 FBM으로의 페일 데이터의 전송에 대기 시간이 생겨 버려, 2개의 AFM을 이용하는 것의 장점이 없어져 버린다.
따라서 본 발명은, 상기의 과제를 해결할 수 있는 시험 장치를 제공하는 것을 목적으로 한다. 이 목적은 특허청구범위에 있어서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한 종속항은 본 발명의 더욱 유리한 구체적인 예를 규정한다.
[과제를 해결하기 위한 수단]
본 발명의 제1의 형태에 의하면, 피시험 메모리를 시험하는 시험 장치로서, 피시험 메모리에 공급하는 어드레스 신호 및 데이터 신호, 및 어드레스 신호 및 데이터 신호에 따라 피시험 메모리가 출력해야 하는 기대값 신호를 발생하는 패턴 발생기와, 어드레스 신호 및 데이터 신호에 따라 피시험 메모리가 출력한 출력 신호와 기대값 신호를 비교하고, 출력 신호와 기대값 신호가 일치하지 않는 경우에 페일 데이터를 출력하는 논리 비교기와, 피시험 메모리의 제1의 시험에 있어서의 페일 데이터를, 어드레스 신호가 나타내는 어드레스에 격납하는 제1 페일 버퍼 메모리와, 제1 페일 버퍼 메모리가 격납하고 있는 페일 데이터와, 피시험 메모리의 제2의 시험에 있어서의 페일 데이터를 누적하여 격납하는 제2 페일 버퍼 메모리와, 제1 페일 버퍼 메모리가 격납하고 있는 페일 데이터를 참조하여 피시험 메모리의 불량 구제 해석을 행하는 제1 구제 해석부를 포함한다. 제1 페일 버퍼 메모리는, 제2 페일 버퍼 메모리가 격납하고 있는 페일 데이터와, 피시험 메모리의 제3의 시험에 있어서의 페일 데이터를 누적하여 격납하고, 제1 구제 해석부는, 제2 페일 버퍼 메모리가 격납하고 있는 페일 데이터를 더 참조하여 피시험 메모리의 불량 구제 해석을 행한다.
제2의 시험에 있어서의 페일 데이터와 제1 페일 버퍼 메모리가 격납하는 페일 데이터와의 논리합 연산을 행하여, 연산 결과를 제2 페일 버퍼 메모리에 격납하고, 제3의 시험에 있어서의 페일 데이터와 제2 페일 버퍼 메모리가 격납하는 페일 데이터와의 논리합 연산을 행하여, 연산 결과를 제1 페일 버퍼 메모리에 격납하는 논리합 회로를 더 포함해도 좋다.
논리 비교기가 출력한 페일 데이터를, 어드레스 신호가 나타내는 어드레스에 순차적으로 격납하는 제1 어드레스 페일 메모리를 더 포함하고, 제1 페일 버퍼 메모리는, 제1 어드레스 페일 메모리가 격납하고 있는 페일 데이터와, 제2 페일 버퍼 메모리가 격납하고 있는 페일 데이터를 누적하여 격납하고, 제2 페일 버퍼 메모리는, 제1 어드레스 페일 메모리가 격납하고 있는 페일 데이터와, 제1 페일 버퍼 메모리가 격납하고 있는 페일 데이터를 누적하여 격납해도 좋다.
제2의 시험에 있어서 논리 비교기가 출력한 페일 데이터를, 어드레스 신호가 나타내는 어드레스에 순차적으로 격납하는 제2 어드레스 페일 메모리를 더 포함하고, 제2 페일 버퍼 메모리는, 제3의 시험에 병행하여, 제1 페일 버퍼 메모리가 격납하고 있는 페일 데이터와, 제2 어드레스 페일 메모리가 격납하고 있는 페일 데이터를 누적하여 격납해도 좋다.
제1 어드레스 페일 메모리는, 제3의 시험에 있어서 논리 비교기가 출력한 페일 데이터를, 어드레스 신호가 나타내는 어드레스에 순차적으로 격납하고, 제1 페일 버퍼 메모리는, 피시험 메모리의 제4의 시험에 병행하여, 제2 페일 버퍼 메모리가 격납하고 있는 페일 데이터와, 제1 어드레스 페일 메모리가 격납하고 있는 페일 데이터를 누적하여 격납해도 좋다.
제1 어드레스 페일 메모리 또는 제2 어드레스 페일 메모리가 격납하고 있는 페일 데이터와, 제1 페일 버퍼 메모리 또는 제2 페일 버퍼 메모리가 격납하고 있는 페일 데이터가 논리합 회로에 공급되는 타이밍을 일치시킬 수 있도록, 제1 어드레스 페일 메모리 또는 제2 어드레스 페일 메모리가 격납하고 있는 페일 데이터를 지연시켜 논리합 회로에 공급하는 지연 회로를 더 포함해도 좋다.
제1 페일 버퍼 메모리 또는 제2 페일 버퍼 메모리와 동일한 페일 데이터를, 제1 페일 버퍼 메모리 또는 제2 페일 버퍼 메모리와 병행하여 격납하는 제3 페일 버퍼 메모리와, 제3 페일 버퍼 메모리가 격납하고 있는 페일 데이터를 참조하고, 제1 구제 해석부와 병행하여 피시험 메모리의 불량 구제 해석을 행하는 제2 구제 해석부를 더 포함해도 좋다.
제1 페일 버퍼 메모리가 격납하고 있는 페일 데이터를 참조하고, 제1 구제 해석부와 병행하여 피시험 메모리의 불량 구제 해석을 행하는 제3 구제 해석부를 더 포함해도 좋다.
본 발명의 제2의 형태에 의하면, 피시험 메모리를 시험하는 시험 방법으로서, 피시험 메모리에 어드레스 신호 및 데이터 신호를 공급하는 단계와, 피시험 메모리가 어드레스 신호 및 데이터 신호에 따라 출력한 출력 신호를, 피시험 메모리가 어드레스 신호 및 데이터 신호에 따라 출력해야 하는 기대값 신호와 비교하고, 출력 신호와 기대값 신호가 일치하지 않는 경우에 페일 데이터를 발생하는 단계와, 피시험 메모리의 제1의 시험을 행하면서, 제1 어드레스 페일 메모리의 어드레스 신호가 나타내는 어드레스에 페일 데이터를 순차적으로 격납하는 단계와, 피시험 메모리의 제2의 시험을 행하면서, 제2 어드레스 페일 메모리의 어드레스 신호가 나타내는 어드레스에 페일 데이터를 순차적으로 격납하는 단계와, 제2의 시험에 병행하여, 제1 어드레스 페일 메모리가 격납하고 있는 페일 데이터를 제1 페일 버퍼 메모리로 읽어내고, 제1 페일 버퍼 메모리가 격납하고 있는 페일 데이터를 참조하여 피시험 메모리의 불량 구제 해석을 행하는 단계와, 피시험 메모리의 제3의 시험을 행하면서, 제1 어드레스 페일 메모리의 어드레스 신호가 나타내는 어드레스에 페일 데이터를 순차적으로 격납하는 단계와, 제3의 시험에 병행하여, 제1 페일 메모리가 격납하고 있는 페일 데이터와, 제2 어드레스 페일 메모리가 격납하고 있는 페일 데이터를 누적하여 제2 페일 버퍼 메모리로 읽어내고, 제2 페일 버퍼 메모리가 격납하고 있는 페일 데이터를 참조하여 피시험 메모리의 불량 구제 해석을 행하는 단계를 포함한다.
또한 상기의 발명의 개요는, 본 발명의 필요한 특징의 전체를 열거한 것은 아니며, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
[발명의 효과]
본 발명의 시험 장치에 의하면, 불량 해석 메모리로부터 불량 구제 해석기로의 페일 데이터의 전송 시간을 저감하여 시험의 처리량의 향상을 도모할 수 있다.
도 1은, 시험 장치 100의 구성을 도시하는 도면이다.
도 2는, 불량 해석 메모리 110 및 불량 구제 해석기 112의 구성을 도시하는 도면이다.
도 3은, 시험 장치 100에 의한 시험 및 불량 구제 해석의 흐름을 도시하는 도면이다.
도 4는, 불량 구제 해석기 112의 구성의 제2 변형예를 도시하는 도면이다.
도 5는, 불량 구제 해석기 112의 구성의 제2 변형예를 도시하는 도면이다.
도 6은, 종래 기술에 의한 시험 및 불량 구제 해석의 흐름을 도시하는 도면이다.
도 7은, 종래 기술에 의한 시험 및 불량 구제 해석의 흐름을 도시하는 도면이다.
[부호의 설명]
100 시험 장치
102 타이밍 발생기
104 패턴 발생기
106 파형 정형기
108 논리 비교기
110 불량 해석 메모리
112 불량 구제 해석기
120 피시험 메모리
202 AFM 어드레스 포맷터
204 AFM 제어부
206 AFM
208 AFM
210 MUX
212 지연 회로
214 논리합 회로
216 FBM
218 FBM
220 MUX
222 구제 해석용 페일 계수부
224 구제 해석 제어부
226 해석 어드레스 발생부
228 지연 회로
230 MUX
232 MUX
316 FBM
322 구제 해석용 페일 계수부
324 구제 해석 제어부
326 해석 어드레스 발생부
328 지연 회로
420 MUX
422 구제 해석용 페일 계수부
이하, 발명의 실시 형태를 통하여 본 발명을 설명하지만, 이하의 실시 형태는 특허청구범위에 의한 발명을 한정하는 것은 아니며, 또한 실시 형태 중에서 설명되고 있는 특징의 조합의 전부가 발명의 해결 수단에 필수적인 것으로 한정되지 않는다.
도 1은, 본 발명의 일실시 형태에 의한 시험 장치 100의 구성의 일례를 도시한다. 시험 장치 100은, 타이밍 발생기 102, 패턴 발생기 104, 파형 정형기 106, 논리 비교기 108, 불량 해석 메모리 110, 및 불량 구제 해석기 112를 포함한다.
타이밍 발생기 102는, 기준 클럭을 발생하고, 패턴 발생기 104에 공급한다. 패턴 발생기 104는, 기준 클럭에 기초하여, 피시험 메모리 120에 공급하는 어드레스 신호, 데이터 신호, 및 제어 신호를 발생하고, 파형 정형기 106에 공급한다. 또한, 패턴 발생기 104는, 당해 어드레스 신호, 당해 데이터 신호, 및 당해 제어 신호에 따라 피시험 메모리 120이 출력해야 하는 기대값 신호를 발생하고, 논리 비교기 108에 공급한다. 파형 정형기 106은, 어드레스 신호, 데이터 신호, 및 제어 신호를 피시험 메모리 120의 시험에 필요한 파형으로 정형하고, 피시험 메모리 120에 인가한다.
논리 비교기 108은, 어드레스 신호, 데이터 신호, 및 제어 신호에 따라 피시험 메모리 120이 출력한 출력 신호와, 패턴 발생기 104가 발생한 기대값 신호를 비교하고, 출력 신호와 기대값 신호가 일치하지 않는 경우에 페일 데이터를 출력하며, 불량 해석 메모리 110에 공급한다. 불량 해석 메모리 110은, 어드레스 신호가 나타내는 어드레스에, 페일 데이터를 격납한다. 불량 구제 해석기 112는, 피시험 메모리 120의 시험 종료 후, 불량 해석 메모리 110에 격납된 페일 데이터를 읽어내고, 피시험 메모리 120의 불량 구제 해석을 행한다.
도 2는, 본 실시 형태에 의한 불량 해석 메모리 110 및 불량 구제 해석기 112의 구성의 일례를 도시한다. 불량 해석 메모리 110은, AFM 어드레스 포맷터 202, AFM 제어부 204, AFM 206, 및 AFM 208을 포함한다. 불량 구제 해석기 112는, 멀티플렉서 회로(이하, 「MUX」라 칭한다.) 210, 지연 회로 212, 논리합 회로 214, FBM 216, FBM 218, MUX 220, 구제 해석용 페일 계수부 222, 구제 해석 제어부 224, 해석 어드레스 발생부 226, 지연 회로 228, MUX 230, 및 MUX 232를 포함한다. AFM 206, AFM 208, FBM 216, 및 FBM 218은, 피시험 메모리 120과 동등한 용량을 포함한다. 또한, 구제 해석용 페일 계수부 222는, 본 발명의 제1 구제 해석부의 일례이다.
AFM 어드레스 포맷터 202는, 패턴 발생기 104가 발생한 어드레스 신호를 포맷하여 AFM 206 또는 AFM 208에 공급한다. AFM 제어부 204는, 논리 비교기 108이 출력한 페일 데이터를 AFM 206 및 AFM 208에 공급한다. 또한, AFM 제어부 204는, AFM 어드레스 포맷터 202 및 구제 해석 제어부 224에 동기 신호를 공급하고, 동작 타이밍을 제어한다. AFM 206 및 AFM 208은, AFM 어드레스 포맷터 202로부터 공급된 어드레스 신호가 나타내는 어드레스에, AFM 제어부 204로부터 공급된 페일 데이터를 순차적으로 격납해 나간다. AFM 206과 AFM 208은, 피시험 메모리 120에 대한 시험이 복수 회 행해지는 경우에, 시험마다 전환하여 사용된다.
MUX 210은, AFM 206 및 AFM 208의 독출(讀出) 데이터를 전환하여 지연 회로 212에 공급한다. 지연 회로 212는, AFM 206 또는 AFM 208이 격납하고 있는 페일 데이터와, FBM 216 또는 FBM 218이 격납하고 있는 페일 데이터가 논리합 회로 214에 공급되는 타이밍을 일치시킬 수 있도록, AFM 206 또는 AFM 208이 격납하고 있는 페일 데이터를 지연시켜 논리합 회로 214에 공급한다. 논리합 회로 214는, AFM 206 또는 AFM 208이 격납하고 있는 페일 데이터와, FBM 216 또는 FBM 218이 격납하고 있는 페일 데이터의 논리합 연산을 행하고, 연산 결과를 FBM 216 또는 FBM 218에 공급하여 격납시킨다.
구제 해석 제어부 224는, AFM 제어부 204로부터 공급된 동기 신호에 기초하여, 구제 해석용 페일 계수부 222 및 해석 어드레스 발생부 226의 동작을 제어한다. 또한, 해석 어드레스 발생부 226은, 구제 해석 제어부 224의 제어에 기초하여, FBM 216 및 FBM 218에 공급하는 FBM 어드레스 1 및 FBM 어드레스 2를 발생한다. 또한, FBM 어드레스 1 및 FBM 어드레스 2는, 패턴 발생기 104가 발생한 어드레스 신호가 나타내는 어드레스와 동일한 어드레스를 나타낸다. 지연 회로 228은, 논리합 회로 214로부터 FBM 216 또는 FBM 218에 공급되는 페일 데이터와, FBM 어드레스 1 또는 FBM 어드레스 2가 FBM 216 또는 FBM 218에 공급되는 타이밍을 일치시킬 수 있도록, 해석 어드레스 발생부 226이 발생한 FBM 어드레스 1 및 FBM 어드레스 2를 지연시켜 MUX 230 및 MUX 232에 공급한다.
MUX 230 및 MUX 232는, 해석 어드레스 발생부 226이 발생한 FBM 어드레스 1 및 FBM 어드레스 2와, 지연 회로 228이 지연시킨 FBM 어드레스 1 및 FBM 어드레스 2를 전환하여 FBM 216 및 FBM 218에 공급한다. 구체적으로는, FBM 216으로부터 페 일 데이터를 읽어내어 FBM 218에 페일 데이터를 기입하는 경우는, MUX 230은, 해석 어드레스 발생부 226이 발생한 FBM 어드레스 1을 선택하고, MUX 232는, 지연 회로 228이 지연시킨 FBM 어드레스 2를 선택한다. 한편, FBM 218로부터 페일 데이터를 읽어내어 FBM 216에 페일 데이터를 기입하는 경우는, MUX 230은, 지연 회로 228이 지연시킨 FBM 어드레스 1을 선택하고, MUX 232는, 해석 어드레스 발생부 226이 발생한 FBM 어드레스 2를 선택한다.
FBM 216은, FBM 어드레스 1에 기초하여, 논리합 회로 214로부터 공급된 페일 데이터를 격납한다. 또한, FBM 218은, FBM 어드레스 2에 기초하여, 논리합 회로 214로부터 공급된 페일 데이터를 격납한다. MUX 220은, FBM 216으로부터 읽혀진 페일 데이터와, FBM 218로부터 읽혀진 페일 데이터를 전환하여 논리합 회로 214 및 구제 해석용 페일 계수부 222에 공급한다. 구제 해석용 페일 계수부 222는, MUX 220으로부터 공급된 페일 데이터를 참조하여, 피시험 메모리 120의 불량 셀을 계수하는 등의 불량 구제 해석을 행한다.
또한, 본 실시 형태에 있어서는, 불량 해석 메모리 110이 2개의 AFM을 포함하는 형태에 대해 설명했지만, 본 발명의 시험 장치는, AFM을 1개만 포함하는 형태도 포함될 수 있는 것은, 특허청구범위의 기재로부터 명백하다. 이 경우, FBM 216은, AFM이 격납하고 있는 페일 데이터와, FBM 218이 격납하고 있는 페일 데이터를 누적하여 격납하고, FBM 218은, AFM이 격납하고 있는 페일 데이터와, FBM 216이격납하고 있는 페일 데이터를 누적하여 격납한다.
도 3은, 본 실시 형태에 의한 시험 장치 100에 의한 시험 및 불량 구제 해석 의 흐름의 일례를 도시한다. 이하, 도 2 및 도 3을 참조하여 시험 및 불량 구제 해석의 흐름을 설명한다. 우선, AFM 206은, 피시험 메모리 120의 1회째의 시험에 있어서, 논리 비교기 108이 출력한 페일 데이터를, 패턴 발생기 104가 발생한 어드레스 신호가 나타내는 어드레스에 순차적으로 격납한다. 그리고, 피시험 메모리 120의 1회째의 시험이 종료하면, 피시험 메모리 120의 2회째의 시험이 개시되고, AFM 208은, 피시험 메모리 120의 2회째의 시험에 있어서, 논리 비교기 108이 출력한 페일 데이터를, 패턴 발생기 104가 발생한 어드레스 신호가 나타내는 어드레스에 순차적으로 격납한다. 또한, 피시험 메모리 120의 1회째의 시험이 종료하면, MUX 210은, AFM 206이 격납하고 있는 1회째의 시험의 페일 데이터를 선택하고, 피시험 메모리 120의 2회째의 시험에 병행하여 AFM 206으로부터 FBM 216으로의 전송이 개시된다. 그리고, FBM 216은, 해석 어드레스 발생부 226이 발생한 FBM 어드레스 1에 기초하여, AFM 206이 격납하고 있는 피시험 메모리 120의 1회째의 시험의 페일 데이터를 읽어 들여 격납한다. 그리고, FBM 216에 의한 페일 데이터의 읽기가 완료하면, 구제 해석용 페일 계수부 222는, FBM 216이 격납하고 있는 페일 데이터를 참조하여 피시험 메모리 120의 불량 구제 해석을 행한다.
피시험 메모리 120의 2회째의 시험이 종료하면, 피시험 메모리 120의 3회째의 시험이 개시되고, AFM 206은, 피시험 메모리 120의 3회째의 시험에 있어서, 논리 비교기 108이 출력한 페일 데이터를, 패턴 발생기 104가 발생한 어드레스 신호가 나타내는 어드레스에 순차적으로 격납한다. 또한, 피시험 메모리 120의 2회째의 시험이 종료하면, MUX 210은, AFM 208이 격납하고 있는 2회째의 시험의 페일 데 이터를 선택하고, 피시험 메모리 120의 3회째의 시험에 병행하여 AFM 208로부터 FBM 218로의 전송이 개시된다. 여기서, MUX 220은, FBM 216이 격납하고 있는 1회째의 시험의 페일 데이터를 선택하여 논리합 회로 214를 공급한다. 그리고, 논리합 회로 214는, MUX 210으로부터 공급된 2회째의 시험의 페일 데이터와, MUX 220으로부터 공급된 1회째의 시험의 페일 데이터와의 논리합 연산을 행하여, 연산 결과를 FBM 218에 공급한다. 그리고, FBM 218은, 해석 어드레스 발생부 226이 발생한 FBM 어드레스 2에 기초하여, AFM 208이 격납하고 있는 피시험 메모리 120의 2회째의 시험의 페일 데이터와, FBM 216이 격납하고 있는 피시험 메모리 120의 1회째의 시험의 페일 데이터를 누적하여 격납한다. 그리고, FBM 218에 의한 페일 데이터의 읽기가 완료하면, 구제 해석용 페일 계수부 222는, FBM 218이 격납하고 있는 페일 데이터를 참조하여 피시험 메모리 120의 불량 구제 해석을 행한다.
피시험 메모리 120의 3회째의 시험이 종료하면, 피시험 메모리 120의 4회째의 시험이 개시되고, AFM 208은, 피시험 메모리 120의 4회째의 시험에 있어서, 논리 비교기 108이 출력한 페일 데이터를, 패턴 발생기 104가 발생한 어드레스 신호가 나타내는 어드레스에 순차적으로 격납한다. 또한, 피시험 메모리 120의 3회째의 시험이 종료하면, MUX 210은, AFM 206이 격납하고 있는 3회째의 시험의 페일 데이터를 선택하고, 피시험 메모리 120의 4회째의 시험에 병행하여 AFM 206으로부터 FBM 216으로의 전송이 개시된다. 여기서, MUX 220은, FBM 218이 격납하고 있는 1회째의 시험과 2회째의 시험이 누적된 페일 데이터를 선택하여 논리합 회로 214를 공급한다. 그리고, 논리합 회로 214는, MUX 210으로부터 공급된 3회째의 시험의 페일 데이터와, MUX 220으로부터 공급된 1회째의 시험과 2회째의 시험이 누적된 페일 데이터의 논리합 연산을 행하여, 연산 결과를 FBM 216에 공급한다. 그리고, FBM 216은, 해석 어드레스 발생부 226이 발생한 FBM 어드레스 1에 기초하여, AFM 206이 격납하고 있는 피시험 메모리 120의 3회째의 시험의 페일 데이터와, FBM 216이 격납하고 있는 피시험 메모리 120의 1회째의 시험과 2회째의 시험이 누적된 페일 데이터를 누적하여 격납한다. 그리고, FBM 216에 의한 페일 데이터의 읽기가 완료하면, 구제 해석용 페일 계수부 222는, FBM 216이 격납하고 있는 페일 데이터를 참조하여 피시험 메모리 120의 불량 구제 해석을 행한다.
본 실시 형태에 의한 시험 장치 100에 의하면, 불량 구제 해석기 112가 FBM 216 및 FBM 218, 및 논리합 회로 214를 포함함으로써, FBM 216 및 FBM 218의 일방이 페일 데이터의 독출(讀出)을 행하고, 동시에, 타방이 페일 데이터의 기입을 행할 수 있다. 그 때문에, 도 7(c)에 도시한 종래 기술과 같이, FBM 216 또는 FBM 218이, AFM 206 또는 208로부터의 페일 데이터의 전송시에, 읽기-수정-쓰기(read-modify-write) 동작을 행할 필요가 없기 때문에, 페일 데이터의 전송을 고속으로 행할 수 있고, 피시험 메모리 120의 시험 이외의 불필요한 처리 시간을 저감하며, 피시험 메모리 120의 시험을 연속하여 행할 수 있다. 그 결과, 피시험 메모리 120에 대한 시험 회수가 증가한 경우에 있어서도, AFM 206 및 AFM 208로부터 FBM 216 및 FBM 218로의 페일 데이터의 전송에 대기 시간이 생기는 일 없이, 2개의 AFM 206 및 AFM 208을 유효하게 이용할 수 있고, 시험의 처리량의 향상을 도모할 수 있다.
도 4는, 본 실시 형태에 의한 불량 구제 해석기 112의 구성의 제1 변형예를 도시한다. 불량 구제 해석기 112는, 도 2에 도시한 구성 요소에 더하여, FBM 316, 구제 해석용 페일 계수부 322, 구제 해석 제어부 324, 해석 어드레스 발생부 326, 및 지연 회로 328을 더 포함해도 좋다. 또한, 구제 해석용 페일 계수부 322는, 본 발명의 제2 구제 해석부의 일례이다. 또한, 도 4에 있어서 도 2와 동일한 부호를 붙인 구성 요소는, 이하에 설명하는 부분을 제외하고, 도 2를 참조하여 설명한 구성 요소와 동일한 동작 및 기능을 가지므로 설명을 생략한다.
구제 해석 제어부 324는, AFM 제어부 204로부터 공급된 동기 신호에 기초하여, 구제 해석용 페일 계수부 322 및 해석 어드레스 발생부 326의 동작을 제어한다. 또한, 해석 어드레스 발생부 326은, 구제 해석 제어부 324의 제어에 기초하여, FBM 316에 공급하는 FBM 어드레스 3을 발생한다. 또한, FBM 어드레스 3은, 패턴 발생기 104가 발생한 어드레스 신호가 나타내는 어드레스와 동일한 어드레스를 나타낸다. 지연 회로 328은, 논리합 회로 214로부터 FBM 316에 공급되는 페일 데이터와, FBM 어드레스 3이 FBM 316에 공급되는 타이밍을 일치시킬 수 있도록, 해석 어드레스 발생부 326이 발생한 FBM 어드레스 3을 지연시켜 FBM 316에 공급한다.
FBM 316은, FBM 어드레스 3에 기초하여, FBM 216 또는 FBM 218과 동일한 페일 데이터를, FBM 216 또는 FBM 218과 병행하여 격납한다. 그리고, 구제 해석용 페일 계수부 322는, FBM 316이 격납하고 있는 페일 데이터를 참조하고, 구제 해석용 페일 계수부 222와 병행하여 피시험 메모리 120의 불량 구제 해석을 행한다. 즉, 구제 해석용 페일 계수부 222 및 구제 해석용 페일 계수부 322의 각각은, FBM 216 또는 FBM 218 및 FBM 316의 각각에 격납된 동일한 페일 데이터에 대하여 병행 하여 불량 구제 해석을 행한다.
본 변형예에 의하면, 구제 해석용 페일 계수부 222 및 구제 해석용 페일 계수부 322가 동일한 페일 데이터에 대하여 병행하여 불량 구제 해석을 행할 수 있으므로, 불량 구제 해석에 필요한 시간을 반으로 저감할 수 있다. 그 때문에, 피시험 메모리 120의 시험에 필요한 시간에 대하여, 불량 구제 해석에 필요한 시간이 긴 경우에 있어서도, AFM 206 또는 AFM 208로부터 FBM 216 또는 FBM 218로의 페일 데이터의 전송에 대기 시간을 생기게 하는 일 없이, 불량 구제 해석을 행할 수 있고, 시험의 처리량의 향상을 도모할 수 있다.
도 5는, 본 실시 형태에 의한 불량 구제 해석기 112의 구성의 제2 변형예를 도시한다. 불량 구제 해석기 112는, 도 2에 도시한 구성 요소에 더하여, MUX 420, 및 구제 해석용 페일 계수부 422를 더 포함해도 좋다. 또한, 구제 해석용 페일 계수부 422는, 본 발명의 제3 구제 해석부의 일례이다. 또한, 도 5에 있어서 도 2와 동일한 부호를 붙인 구성 요소는, 이하에 설명하는 부분을 제외하고, 도 2를 참조하여 설명한 구성 요소와 동일한 동작 및 기능을 가지므로 설명을 생략한다.
MUX 420은, FBM 216으로부터 읽혀진 페일 데이터와, FBM 218로부터 읽혀진 페일 데이터를 전환하여 논리합 회로 214 및 구제 해석용 페일 계수부 422에 공급한다. 구제 해석용 페일 계수부 422는, MUX 420으로부터 공급된 페일 데이터를 참조하고, 구제 해석용 페일 계수부 222와 병행하여 피시험 메모리 120의 불량 구제 해석을 행한다.
본 변형예에 의하면, 구제 해석용 페일 계수부 222 및 구제 해석용 페일 계 수부 422가 FBM 216 또는 FBM 218에 격납된 동일한 페일 데이터에 대하여 병행하여 불량 구제 해석을 행할 수 있으므로, 불량 구제 해석에 필요한 시간을 반으로 저감할 수 있다. 그 때문에, 피시험 메모리 120의 시험에 필요한 시간에 대하여, 불량 구제 해석에 필요한 시간이 긴 경우에 있어서도, AFM 206 또는 AFM 208로부터 FBM 216 또는 FBM 218로의 페일 데이터의 전송에 대기 시간을 생기게 하는 일 없이, 불량 구제 해석을 행할 수 있고, 시험의 처리량의 향상을 도모할 수 있다.
이상, 실시 형태를 이용하여 본 발명을 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에 한정되지는 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 가할 수 있다. 그와 같은 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이 특허청구범위의 기재로부터 명백하다.
상기 설명으로부터 명백한 바와 같이, 본 발명의 시험 장치에 의하면, 불량 해석 메모리로부터 불량 구제 해석기로의 페일 데이터의 전송 시간을 저감하여 시험의 처리량의 향상을 도모할 수 있다.

Claims (9)

  1. 피시험 메모리를 시험하는 시험 장치에 있어서,
    상기 피시험 메모리에 공급하는 어드레스 신호 및 데이터 신호, 및 상기 어드레스 신호 및 상기 데이터 신호에 따라 상기 피시험 메모리가 출력해야 하는 기대값 신호를 발생하는 패턴 발생기와,
    상기 어드레스 신호 및 상기 데이터 신호에 따라 상기 피시험 메모리가 출력한 출력 신호와 상기 기대값 신호를 비교하고, 상기 출력 신호와 상기 기대값 신호가 일치하지 않는 경우에 페일 데이터(fail data)를 출력하는 논리 비교기와,
    상기 피시험 메모리의 제1의 시험에 있어서의 상기 페일 데이터를, 상기 어드레스 신호가 나타내는 어드레스에 격납하는 제1 페일 버퍼 메모리와,
    상기 제1 페일 버퍼 메모리가 격납하고 있는 상기 페일 데이터와, 상기 피시험 메모리의 제2의 시험에 있어서의 상기 페일 데이터를 누적하여 격납하는 제2 페일 버퍼 메모리와,
    상기 제1 페일 버퍼 메모리가 격납하고 있는 상기 페일 데이터를 참조하여 상기 피시험 메모리의 불량 구제 해석을 행하는 제1 구제 해석부를 포함하고,
    상기 제1 페일 버퍼 메모리는, 상기 제2 페일 버퍼 메모리가 격납하고 있는 상기 페일 데이터와, 상기 피시험 메모리의 제3의 시험에 있어서의 상기 페일 데이터를 누적하여 격납하고,
    상기 제1 구제 해석부는, 상기 제2 페일 버퍼 메모리가 격납하고 있는 상기 페일 데이터를 더 참조하여 상기 피시험 메모리의 불량 구제 해석을 행하는 시험 장치.
  2. 제1항에 있어서,
    상기 제2의 시험에 있어서의 상기 페일 데이터와 상기 제1 페일 버퍼 메모리가 격납하는 페일 데이터와의 논리합 연산을 행하여, 연산 결과를 상기 제2 페일 버퍼 메모리에 격납하고, 상기 제3의 시험에 있어서의 상기 페일 데이터와 상기 제2 페일 버퍼 메모리가 격납하는 페일 데이터와의 논리합 연산을 행하여, 연산 결과를 상기 제1 페일 버퍼 메모리에 격납하는 논리합 회로를 더 포함하는 시험 장치.
  3. 제2항에 있어서,
    상기 논리 비교기가 출력한 상기 페일 데이터를, 상기 어드레스 신호가 나타내는 어드레스에 순차적으로 격납하는 제1 어드레스 페일 메모리를 더 포함하고,
    상기 제1 페일 버퍼 메모리는, 상기 제1 어드레스 페일 메모리가 격납하고 있는 상기 페일 데이터와, 상기 제2 페일 버퍼 메모리가 격납하고 있는 상기 페일 데이터를 누적하여 격납하고,
    상기 제2 페일 버퍼 메모리는, 상기 제1 어드레스 페일 메모리가 격납하고 있는 상기 페일 데이터와, 상기 제1 페일 버퍼 메모리가 격납하고 있는 상기 페일 데이터를 누적하여 격납하는 시험 장치.
  4. 제3항에 있어서,
    상기 제2의 시험에 있어서 상기 논리 비교기가 출력한 상기 페일 데이터를, 상기 어드레스 신호가 나타내는 어드레스에 순차적으로 격납하는 제2 어드레스 페일 메모리를 더 포함하고,
    상기 제2 페일 버퍼 메모리는, 상기 제3의 시험에 병행하여, 상기 제1 페일 버퍼 메모리가 격납하고 있는 상기 페일 데이터와, 상기 제2 어드레스 페일 메모리가 격납하고 있는 상기 페일 데이터를 누적하여 격납하는 시험 장치.
  5. 제4항에 있어서,
    상기 제1 어드레스 페일 메모리는, 상기 제3의 시험에 있어서 상기 논리 비교기가 출력한 상기 페일 데이터를, 상기 어드레스 신호가 나타내는 어드레스에 순차적으로 격납하고,
    상기 제1 페일 버퍼 메모리는, 상기 피시험 메모리의 제4의 시험에 병행하여, 상기 제2 페일 버퍼 메모리가 격납하고 있는 상기 페일 데이터와, 상기 제1 어드레스 페일 메모리가 격납하고 있는 상기 페일 데이터를 누적하여 격납하는 시험 장치.
  6. 제5항에 있어서,
    상기 제1 어드레스 페일 메모리 또는 상기 제2 어드레스 페일 메모리가 격납하고 있는 상기 페일 데이터와, 상기 제1 페일 버퍼 메모리 또는 상기 제2 페일 버퍼 메모리가 격납하고 있는 상기 페일 데이터가 상기 논리합 회로에 공급되는 타이밍을 일치시킬 수 있도록, 상기 제1 어드레스 페일 메모리 또는 상기 제2 어드레스 페일 메모리가 격납하고 있는 상기 페일 데이터를 지연시켜 상기 논리합 회로에 공급하는 지연 회로를 더 포함하는 시험 장치.
  7. 제1항에 있어서,
    상기 제1 페일 버퍼 메모리 또는 상기 제2 페일 버퍼 메모리와 동일한 상기 페일 데이터를, 상기 제1 페일 버퍼 메모리 또는 상기 제2 페일 버퍼 메모리와 병행하여 격납하는 제3 페일 버퍼 메모리와,
    상기 제3 페일 버퍼 메모리가 격납하고 있는 상기 페일 데이터를 참조하고, 상기 제1 구제 해석부와 병행하여 상기 피시험 메모리의 불량 구제 해석을 행하는 제2 구제 해석부를 더 포함하는 시험 장치.
  8. 제1항에 있어서,
    상기 제1 페일 버퍼 메모리가 격납하고 있는 상기 페일 데이터를 참조하고, 상기 제1 구제 해석부와 병행하여 상기 피시험 메모리의 불량 구제 해석을 행하는 제3 구제 해석부를 더 포함하는 시험 장치.
  9. 피시험 메모리를 시험하는 시험 방법에 있어서,
    상기 피시험 메모리에 어드레스 신호 및 데이터 신호를 공급하는 단계와,
    상기 피시험 메모리가 상기 어드레스 신호 및 상기 데이터 신호에 따라 출력한 출력 신호를, 상기 피시험 메모리가 상기 어드레스 신호 및 상기 데이터 신호에 따라 출력해야 하는 기대값 신호와 비교하고, 상기 출력 신호와 상기 기대값 신호가 일치하지 않는 경우에 페일 데이터를 발생하는 단계와,
    상기 피시험 메모리의 제1의 시험을 행하면서, 제1 어드레스 페일 메모리의 상기 어드레스 신호가 나타내는 어드레스에 상기 페일 데이터를 순차적으로 격납하는 단계와,
    상기 피시험 메모리의 제2의 시험을 행하면서, 제2 어드레스 페일 메모리의 상기 어드레스 신호가 나타내는 어드레스에 상기 페일 데이터를 순차적으로 격납하는 단계와,
    상기 제2의 시험에 병행하여, 상기 제1 어드레스 페일 메모리가 격납하고 있는 상기 페일 데이터를 제1 페일 버퍼 메모리로 읽어내고, 상기 제1 페일 버퍼 메 모리가 격납하고 있는 상기 페일 데이터를 참조하여 상기 피시험 메모리의 불량 구제 해석을 행하는 단계와,
    상기 피시험 메모리의 제3의 시험을 행하면서, 상기 제1 어드레스 페일 메모리의 상기 어드레스 신호가 나타내는 어드레스에 상기 페일 데이터를 순차적으로 격납하는 단계와,
    상기 제3의 시험에 병행하여, 상기 제1 어드레스 페일 메모리가 격납하고 있는 상기 페일 데이터와, 상기 제2 어드레스 페일 메모리가 격납하고 있는 상기 페일 데이터를 누적하여 제2 페일 버퍼 메모리로 읽어내고, 상기 제2 페일 버퍼 메모리가 격납하고 있는 상기 페일 데이터를 참조하여 상기 피시험 메모리의 불량 구제 해석을 행하는 단계를 포함하는 시험 방법.
KR1020067021011A 2004-03-16 2005-03-08 시험 장치 및 시험 방법 KR100838863B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004074057A JP4098264B2 (ja) 2004-03-16 2004-03-16 試験装置及び試験方法
JPJP-P-2004-00074057 2004-03-16

Publications (2)

Publication Number Publication Date
KR20070001222A true KR20070001222A (ko) 2007-01-03
KR100838863B1 KR100838863B1 (ko) 2008-06-16

Family

ID=34975836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067021011A KR100838863B1 (ko) 2004-03-16 2005-03-08 시험 장치 및 시험 방법

Country Status (6)

Country Link
US (1) US7529989B2 (ko)
JP (1) JP4098264B2 (ko)
KR (1) KR100838863B1 (ko)
DE (1) DE112005000591T5 (ko)
TW (1) TWI378459B (ko)
WO (1) WO2005088645A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007257684A (ja) * 2006-03-20 2007-10-04 Yokogawa Electric Corp メモリ試験装置
JP4900680B2 (ja) * 2006-08-31 2012-03-21 横河電機株式会社 半導体メモリ試験装置
JP5003941B2 (ja) * 2007-02-05 2012-08-22 横河電機株式会社 Ｉｃ試験装置およびｉｃ試験方法
WO2010013306A1 (ja) * 2008-07-28 2010-02-04 株式会社アドバンテスト 試験装置および試験方法
JP5235202B2 (ja) * 2010-04-19 2013-07-10 株式会社アドバンテスト 試験装置および試験方法
JP2012174313A (ja) * 2011-02-23 2012-09-10 Advantest Corp 試験装置
CN102420017A (zh) * 2011-09-28 2012-04-18 上海宏力半导体制造有限公司 检测存储器记忆能力的方法
KR101944793B1 (ko) 2012-09-04 2019-02-08 삼성전자주식회사 플래시 메모리를 포함하는 플래시 메모리 시스템 및 그것의 비정상 워드 라인 검출 방법
CN104091616A (zh) * 2014-06-20 2014-10-08 广东九联科技股份有限公司 机顶盒内置flash芯片数据一致性检测方法
KR102013643B1 (ko) 2018-04-13 2019-10-21 주식회사 엑시콘 고속 번인 테스트 장치 및 방법
KR20210024880A (ko) * 2019-08-26 2021-03-08 에스케이하이닉스 주식회사 테스트 회로, 이를 포함하는 반도체 장치 및 테스트 시스템
CN111696614B (zh) * 2020-05-29 2022-06-21 上海华虹宏力半导体制造有限公司 非挥发性存储器冗余存储的控制测试电路和控制测试方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59221896A (ja) * 1983-05-30 1984-12-13 Hitachi Ltd メモリ試験結果記憶装置
JP3700797B2 (ja) 1996-08-09 2005-09-28 株式会社アドバンテスト メモリ試験装置
JP3608694B2 (ja) * 1996-09-18 2005-01-12 株式会社アドバンテスト メモリ試験装置
US6425095B1 (en) * 1998-08-14 2002-07-23 Advantest Corporation Memory testing apparatus
US6578169B1 (en) 2000-04-08 2003-06-10 Advantest Corp. Data failure memory compaction for semiconductor test system

Also Published As

Publication number Publication date
TWI378459B (en) 2012-12-01
KR100838863B1 (ko) 2008-06-16
JP4098264B2 (ja) 2008-06-11
JP2005267673A (ja) 2005-09-29
US7529989B2 (en) 2009-05-05
DE112005000591T5 (de) 2007-02-08
US20070208969A1 (en) 2007-09-06
TW200532704A (en) 2005-10-01
WO2005088645A1 (ja) 2005-09-22

Similar Documents

Publication Publication Date Title
KR100838863B1 (ko) 시험 장치 및 시험 방법
KR100328357B1 (ko) 개선된자동메모리테스터용용장성분석기
US20080235539A1 (en) Test apparatus and electronic device
WO2004092755A1 (ja) 試験装置
US7596730B2 (en) Test method, test system and assist board
US7647538B2 (en) Test apparatus and electronic device for generating test signal by using repeated interval in a test instruction stream
KR100736673B1 (ko) 반도체 소자 테스트 장치
KR100736675B1 (ko) 반도체 소자 테스트 장치
JP2009181600A (ja) 半導体装置
JPH10144095A (ja) 半導体メモリ試験装置用不良解析メモリ
JPH10232271A (ja) Ｉｃ試験装置
KR20100005088A (ko) 시험 장치 및 전자 디바이스
JPWO2003052767A1 (ja) 半導体試験装置
JP4947395B2 (ja) 半導体試験装置
US7716541B2 (en) Test apparatus and electronic device for generating test signal to a device under test
US10288685B2 (en) Multi-bank digital stimulus response in a single field programmable gate array
JP2001338498A (ja) 半導体デバイス試験装置
US20140340975A1 (en) Semiconductor integrated circuit and method of testing semiconductor integrated circuit
JPH11316259A (ja) 半導体試験装置およびこれを用いた半導体試験方法
JP4956597B2 (ja) 半導体試験装置
JP2001222897A (ja) 半導体試験装置
JP4153884B2 (ja) 試験装置及び試験方法
JP3879618B2 (ja) 半導体集積回路試験装置及び方法
US20090248347A1 (en) Testing module, testing apparatus and testing method
US20070088993A1 (en) Memory tester having master/slave configuration

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180524

Year of fee payment: 11