KR20100049646A

KR20100049646A - 시험 장치 및 시험 방법

Info

Publication number: KR20100049646A
Application number: KR1020107005211A
Authority: KR
Inventors: 켄이치 후지사키
Original assignee: 가부시키가이샤 어드밴티스트
Priority date: 2007-10-09
Filing date: 2007-10-09
Publication date: 2010-05-12
Also published as: US8261139B2; JPWO2009047841A1; US20100235694A1; WO2009047841A1; JP4981918B2; TWI372256B; TW200916805A; KR101096138B1

Abstract

이 시험 장치는, 피시험 메모리의 각 어드레스에 대응하여 페일 정보를 기억하기 위한 페일 메모리(AFM)와, AFM에 기억된 페일 정보가 유효인지를 식별하는 식별 정보를 어드레스마다 기억하는 마크 메모리(CMM)를 구비한다. 그리고, 시험 대상의 어드레스에 대하여, CMM으로부터 무효인 것을 나타내는 식별 정보를 독출하는 경우에, 시험에 의해 새롭게 발생한 페일 정보에 의해 AFM 내의 페일 정보를 덧쓰기하는 한편, CMM으로부터 유효인 것을 나타내는 식별 정보를 독출하는 경우에는, AFM내의 페일 정보를, 새롭게 발생한 그 페일 정보에 의해 갱신하여 AFM에 다시 기입한다. AFM의 페일 정보를 덧쓰기하는 경우에는, 그 페일 정보를 유효로 하는 식별 정보를 CMM에 기입한다. 그리고, AFM를 초기화하는 경우에, 초기화 전에 있어서 페일 정보를 유효로 하는 식별 정보와는 다른 정보를, 초기화 후에 있어서 페일 정보를 유효로 하는 식별 정보로서 설정한다.

Description

시험 장치 및 시험 방법{TEST DEVICE AND TEST METHOD}

본 발명은, 시험 장치 및 시험 방법에 관한 것이다. 특히 본 발명은, 피시험 메모리를 시험하는 시험 장치 및 시험 방법에 관한 것이다.

메모리 시험 장치는, 패턴 발생기가 발생한 어드레스 신호 및 데이터 신호를 피시험 메모리에 인가하여 기입한다. 그리고, 피시험 메모리로부터 독출한 출력 신호를, 패턴 발생기가 어드레스 신호에 대응하여 발생한 기대값 신호와 비교하여, 어드레스 신호가 나타내는 어드레스마다, 출력 신호와 기대값 신호가 불일치인 것을 나타내는 페일 데이터를, 불량 해석 메모리 내의 어드레스 페일 메모리(이하, 「AFM」라 한다)에 격납한다. 그리고, AFM에 격납된 페일 데이터를 참조하여, 피시험 메모리의 불량 구제 해석을 한다(예를 들면, 특허 문헌 1을 참조).

도 7은, 종래 기술에 의한 메모리 시험과 불량 구제 해석의 관계를 나타낸다. 종래 기술에 관한 메모리 시험 장치는, AFM이 격납하는 데이터를 논리값 0으로 클리어한 후, 피시험 메모리를 시험하고, 페일 데이터를 논리값 1로서 격납해 가고, 피시험 메모리의 시험이 종료되면, AFM에 격납된 페일 데이터를 참조하여, 피시험 메모리의 불량 구제 해석을 한다. 그리고, AFM이 격납하는 데이터를 논리값 0으로 클리어한 후, 다음의 피시험 메모리의 시험을 개시한다.

또한, 특허 문헌 2는, 이 AFM의 클리어 처리를 필요로 하지 않는 기술을 개시한다. 이 기술에 관한 메모리 시험 장치는, 피시험 메모리의 각 어드레스에 대한 시험이 1회째인지 여부를 나타내는 정보를 어드레스마다 유지하는 클리어 마크 메모리(이하, 「CMM」라 한다)를 구비한다. 그리고, 메모리 시험 장치는, 이 CMM을 참조하여, 각 어드레스에 대한 시험이 1회째인지 여부를 판단한다. 시험이 1회째이면, 페일 데이터는 AFM에 덧쓰기하여 보존된다. 시험이 2번째 이후이면, 리드 모디파이 라이트 동작에 의해 페일 데이터가 AFM에 격납된다. 메모리 시험 장치는, 피시험 메모리의 시험이 종료되면, CMM에 격납된 정보를 클리어하고 나서, 피시험 메모리의 다음의 시험을 개시한다.

일본특허공개평10-55694호공보 일본특허공개2005-259265호공보

최근, 피시험 메모리의 용량의 비약적인 증가에 수반하여, 피시험 메모리와 동등의 용량을 가지는 AFM의 용량도 비약적으로 증가하고 있다. 그 결과, AFM의 클리어 처리에 필요로 하는 시간이 필연적으로 길어져 버린다. 또한, CMM의 용량은 AFM의 용량에 비례하므로, AFM의 클리어 처리를 필요로 하지 않도록 CMM를 설치하여도, CMM의 클리어 처리에 필요로 하는 시간도 커져 버린다. 메모리 시험 장치는, AFM 또는 CMM의 클리어 처리의 사이에는 시험을 계속하지 못하고, 시험의 쓰루풋을 저하시키게 된다.

여기에서, 본 발명은, 상기의 과제를 해결할 수 있는 시험 장치 및 시험 방법을 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.

본 발명의 제1 형태에 의하면, 피시험 메모리를 시험하는 시험 장치에 있어서, 상기 피시험 메모리가 가지는 적어도 하나의 어드레스에 대해 데이터를 기입하는 기입부와, 상기 기입부에 의한 기입에 따라 상기 피시험 메모리가 출력한 출력 신호를, 기대값 신호와 비교하고, 상기 출력 신호가 상기 기대값 신호와 일치하는지 여부를 나타내는 제1 페일 정보를 출력하는 비교부와, 상기 피시험 메모리의 각 어드레스에 대응하여 상기 제1 페일 정보를 기억하기 위한 페일 메모리와, 상기 피시험 메모리의 각 어드레스에 대하여, 상기 페일 메모리에 이미 기억된 페일 정보인 제2 페일 정보가 유효인지 여부를 식별하는 식별 정보를 기억하는 마크 메모리와, 상기 비교부가 출력한 상기 제1 페일 정보에 대응하는 어드레스에 대하여, 상기 마크 메모리로부터 무효라는 것을 나타내는 식별 정보를 독출한 경우에, 해당 제1 페일 정보를 상기 페일 메모리에 기억하고, 상기 비교부가 출력한 상기 제1 페일 정보에 대응하는 어드레스에 대하여, 상기 마크 메모리로부터 유효인 것을 나타내는 식별 정보를 독출한 경우에, 상기 페일 메모리로부터 독출한 제2 페일 정보와 상기 비교부가 출력하는 제1 페일 정보를 논리합하여 상기 페일 메모리에 기억하는 페일 정보 갱신부와, 상기 마크 메모리에 기억되어야 하는 해당 제2 페일 정보의 유효 또는 무효를 나타내는 클리어 지시 정보를 기억하는 레지스터를 포함하는 시험 장치를 제공한다.

또한, 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것이 아니고, 이러한 특징군의 서브 콤비네이션도 또한, 발명이 될 수 있다

도 1은 본 실시 형태에 관한 시험 장치(100)의 구성의 일례를 나타내는 도면이다.
도 2는 불량 해석 메모리(110)의 구성의 일례를 나타내는 도면이다.
도 3은 공용 메모리(206)의 구성의 일례를 나타내는 도면이다.
도 4는 데이터 기입부(208)의 구성의 일례를 나타내는 도면이다.
도 5는 본 실시 형태에 관한 시험 장치(100)에 의한 불량 해석 플로우를 나타내는 도면이다.
도 6은 본 실시 형태에 관한 불량 해석 메모리(110)의 변형례를 나타내는 도면이다.
도 7은 종래 기술에 의한 불량 구제 해석 플로우를 나타내는 도면이다.

이하, 발명의 실시의 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것이 아니고, 또한, 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수이다라고는 할 수 없다.

도 1은, 본 실시 형태에 관한 시험 장치(100)의 구성의 일례를 나타내는 도면이다. 시험 장치(100)는, 타이밍 발생기(102), 패턴 발생기(104), 파형 정형기(106), 비교부(108), 불량 해석 메모리(110), 불량 구제 해석기(112), 및 장치 제어부(114)를 구비한다.

타이밍 발생기(102)는, 기준 클록을 발생하여, 패턴 발생기(104)에 공급한다. 패턴 발생기(104)는, 기준 클록에 기초하여, 피시험 메모리(120)를 시험하기 위한 시험 패턴을 실행하고, 피시험 메모리(120)에 공급하는 어드레스 신호(10A), 데이터 신호, 및 제어 신호를 발생하여, 파형 정형기(106)에 공급한다. 또한, 패턴 발생기(104)는, 해당 어드레스 신호(10A), 해당 데이터 신호, 및 해당 제어 신호에 따라 피시험 메모리(120)가 출력하는 기대값 신호(30EX)를 발생하여, 비교부(108)에 공급한다. 파형 정형기(106)는, 본 발명에 관한 기입부의 일례이며, 어드레스 신호(10A), 데이터 신호, 및 제어 신호를 피시험 메모리(120)의 시험에 적절한 파형으로 정형하여, 피시험 메모리(120)에 인가한다. 이에 의해, 피시험 메모리(120)가 가지는 적어도 하나의 어드레스에 대해 데이터가 기입된다.

비교부(108)는, 어드레스 신호(10A), 데이터 신호, 및 제어 신호에 따라 피시험 메모리(120)가 출력한 출력 신호(20S)와 패턴 발생기(104)가 발생한 기대값 신호(30EX)를 비교하여, 출력 신호(20S)와 기대값 신호(30EX)가 일치하는 경우에 패스 데이터를 발생한다. 한편, 비교부(108)는, 출력 신호(20S)와 기대값 신호(30EX)가 일치하지 않는 경우에 페일 데이터를 발생하여, 불량 해석 메모리(110)에 공급한다. 이러한 패스 데이터 및 페일 데이터는, 본 발명에 관한 제1 페일 정보의 일례이며, 이러한 패스 데이터 및 페일 데이터를, 합하여 페일 정보(40F)라 한다. 불량 해석 메모리(110)는, 어드레스 신호(10A)가 나타내는 어드레스에 페일 정보(40F)를 격납한다. 불량 구제 해석기(112)는, 피시험 메모리(120)의 시험 종료 후, 불량 해석 메모리(110)에 격납된 페일 정보(44F)를 독출하여, 피시험 메모리(120)의 불량 구제 해석을 한다.

장치 제어부(114)는, 시험의 각종 설정 등을 위하여, 타이밍 발생기(102), 패턴 발생기(104), 파형 정형기(106), 비교부(108), 불량 해석 메모리(110), 및 불량 구제 해석기(112)가 가지는 각종 레지스터 또는 메모리 영역에 설정값을 기입한다. 구체적으로는, 장치 제어부(114)는, 미리 설정된 시험용의 프로그램을 실행하는 연산 처리 장치이고, 그 프로그램 중의 각종 명령의 실행에 따라 설정값 기입 등을 위한 제어 신호를 출력한다. 이 제어 신호는, 레지스터 독출 커맨드, 레지스터 기입 커맨드, 또는 기입 데이터 등을 포함한다. 또한, 레지스터 독출 커맨드를 송신 했을 경우에 있어서, 장치 제어부(114)는, 독출된 데이터를 수신한다. 또한, 장치 제어부(114)는, 본 발명에 관한 설정부의 일례이며, 어느 일련의 시험이 종료된 후 등에, 불량 해석 메모리(110) 내의 소정의 레지스터에 값을 기입한다. 이에 의해, 불량 해석 메모리(110)가 가지는 AFM 전체를 실제로 클리어하지 않아도, 레지스터값의 기입이라는 매우 신속한 처리에 의해, 불량 해석 메모리(110)를 마치 초기화한 것과 같은 상태로 할 수 있다.

도 2는, 불량 해석 메모리(110)의 구성의 일례를 나타내는 도면이다. 불량 해석 메모리(110)는, 공용 메모리(206), 및 데이터 기입부(208)를 가진다. 공용 메모리(206)는, 다음에 도 3을 참조하여 상세하게 설명하는 바와 같이, AFM(300) 및 CMM(310)으로서 기능한다. 그리고, 불량 해석 메모리(110)는, 이 AFM(300)에 대한 기입을 제어하기 위한, AFM 어드레스 포매터(202) 및 AFM 제어부(204)를 더 가진다. AFM 어드레스 포매터(202)는, 패턴 발생기(104)가 발생한 어드레스 신호(10A)를 포맷하고, 공용 메모리(206)의 어드레스로 변환하여, 어드레스 신호(12A)로서 데이터 기입부(208)를 통해서 공용 메모리(206)에 공급한다. AFM 제어부(204)는, 비교부(108)가 발생한 페일 정보(40F)를 AFM 메모리에 맞추어 포맷하여 페일 정보(42F)로서 출력한다. 그리고, AFM 제어부(204)는, 그 페일 정보(42F)와 함께 기입 신호를 발생하여, 데이터 기입부(208)를 통해서 공용 메모리(206)에 인가한다. 데이터 기입부(208)는, AFM 제어부(204)로부터 수취한 페일 정보(42F)를, AFM 어드레스 포매터(202)로부터 수취한 어드레스 신호(12A)에 의해 지정되는 공용 메모리(206)에서의 어드레스에 격납한다. 공용 메모리(206)에 격납된 제2 페일 정보인 페일 정보(42F)는, 불량 구제 해석기(112)에 의해 페일 정보(44F)로서 독출되어 불량 구제 해석에 이용된다.

또한, 데이터 기입부(208)는, 공용 메모리(206)에의 액세스를 제어하는 역할을 한다. 구체적으로는 이하와 같다. 데이터 기입부(208)는, AFM 어드레스 포매터(202)로부터 수취한 어드레스 신호(12A)가 나타내는 어드레스에 대하여, 공용 메모리(206)가 이미 기억하고 있는 페일 정보가 무효인 경우에, AFM 제어부(204)로부터 수취한 페일 정보(42F)에 의해 공용 메모리(206) 내의 페일 정보를 덧쓰기한다. 즉, 이전의 시험의 결과 등의 무효인 정보는 이 덧쓰기에 의해 적절히 클리어된다. 한편, 데이터 기입부(208)는, AFM 어드레스 포매터(202)로부터 수취한 어드레스 신호(12A)가 나타내는 어드레스에 대하여, 공용 메모리(206)가 이미 기억하고 있는 페일 정보가 유효인 경우에, 공용 메모리(206)로부터 독출한 페일 정보(46F)를, AFM 제어부(204)로부터 수취한 페일 정보(42F)에 의해 갱신하여, 공용 메모리(206)에 다시 기입한다. 이 결과, 예를 들면 동일 어드레스에 대하여 복수 회 시험하는 경우에 있어서, 공용 메모리(206) 내에 페일 데이터를 거듭하여 기입하여 축적해 갈 수 있다. 또한, 데이터 기입부(208)는, 장치 제어부(114)로부터 제어 신호로서 기입 커맨드를 수취하면, 내부에 구비하는 레지스터(207)의 값을 바꾸어 기입한다. 이에 의해, 마치 공용 메모리(206) 내의 데이터를 클리어한 것 같은 효과를 얻을 수 있다.

도 3은, 공용 메모리(206)의 구성의 일례를 나타내는 도면이다. 공용 메모리(206)는, AFM(300) 및 CMM(310)으로서 기능한다. AFM(300)은, 피시험 메모리(120)의 각 어드레스에 대응하여 페일 정보를 기억하기 위해서 설치된다. 이 페일 정보는, 예를 들면, 대응하는 어드레스에서의 데이터 비트마다의 양부를 나타내는 논리값을 배열한 데이터이다. 일례로서 논리값 0은 대응하는 데이터 비트의 시험 결과가 양호한 것을 나타내는 패스 데이터이고, 논리값 1은 대응하는 데이터 비트의 시험 결과가 불량인 것을 나타내는 페일 데이터이다. 동일 어드레스에 대하여 복수 회 시험하는 경우에 있어서, AFM(300)에 이미 기억된 페일 정보와, 새롭게 비교부(108)가 출력하는 페일 정보(40F)와의 논리합 연산을 산출해 AFM(300)에 다시 기입하면, 페일 데이터만을 AFM(300)에 축적해 갈 수 있다.

CMM(310)는, 공용 메모리(206)의 각 어드레스에 대하여, AFM(300)에 이미 기억된 페일 정보가 유효인지 여부를 식별하는 식별 정보를 기억한다. 페일 정보가 유효라는 것은, 예를 들면, 동일한 피시험 메모리(120)에 대한 동일한 어드레스에서의 시험이 이미 1회 이상 수행되고, 다음에 그 어드레스에 대하여 수행하는 시험은 2번째 이후이고, 해당 어드레스에 대한 1회째의 시험 시에 이미 페일 정보의 덧쓰기가 끝난 것을 말한다. 한편, 페일 정보가 무효라는 것은, 예를 들면, 그 동일한 어드레스에 대한 시험이 아직 1회도 수행되지 않고, 다음에 그 어드레스에 대하여 실시하는 시험은 1회째이며, 해당 어드레스에 기억된 페일 정보는 아직 올바른 페일 정보에 의해 덧쓰기되지 않은 것을 말한다. 따라서, 이 식별 정보는, 예를 들면, 페일 정보가 유효인 경우에 논리값 1을 채용하고, 페일 정보가 무효인 경우에 논리값 0을 채용하는, 1 비트의 논리값이다. 이 식별 정보를, 이후 CFD(Clear Flag Data)라 한다. 이에 대신하여, CFD는, 페일 정보의 유효성을 식별하는 정보이면, 동일한 어드레스에 대하여 복수 회 페일 정보를 갱신하는 경우에서의 그 갱신의 회수를 나타내는 정보이어도 된다.

도 4는, 데이터 기입부(208)의 공용 메모리(206)에 대한 기입 데이터에 관한 부분의 구성의 일례를 나타내는 도면이다. 데이터 기입부(208)는, 레지스터(207)와, 페일 정보 갱신부(400)와, 마크 메모리 갱신부(410)와, D 플립플롭(이하, DFF라고 부른다)(406)과, 멀티 플렉서(이하, MUX라고 부른다)(408)를 가진다. 레지스터(207)는, AFM(300) 중의 페일 정보에 대응하여 CMM(310)에 기억되어야 하는, 해당 페일 정보(42F)의 유효 또는 무효를 나타내는 클리어 지시 정보를 기억한다. 이 클리어 지시 정보는, 예를 들면 1 비트의 논리값이다. 그리고, 레지스터(207)의 이 클리어 지시 정보는, CFD의 논리값 0과 1을 AFM(300)에 기억된 페일 정보의 유효와 무효의 관계를 결정한다. 예를 들면, 레지스터(207)의 클리어 지시 정보가 0인 경우, CFD가 0이면 페일 정보는 무효, CFD가 1이면 페일 정보는 유효로서 판단되고, 한편, 레지스터(207)의 클리어 지시 정보가 1인 경우, CFD가 1이면 페일 정보는 무효, CFD가 0이면 페일 정보는 유효로 판단된다. 즉 CFD의 논리값만으로는 페일 정보의 유효와 무효는 결정되지 않고, 레지스터(207)의 클리어 지시 정보에 의해 CFD의 논리값과 페일 정보의 유효와 무효의 관계가 정해진다.

페일 정보 갱신부(400)는, 비교부(108)가 출력한 페일 정보(40F)에 대응하는 어드레스에 대하여, 공용 메모리(206)로부터 페일 정보 및 CFD를 독출한다. 독출한 그 페일 정보를 페일 정보(46F)로 하고, 독출한 CFD를 CFD-RD로 한다. 그리고, 페일 정보 갱신부(400)는, 독출한 그 CFD-RD와 레지스터(207)의 클리어 지시 정보에 기초하여 해당 페일 정보(46F)가 유효인지 여부를 판단한다.

페일 정보 갱신부(400)는, 그 어드레스에 대하여, CMM(310)으로부터 독출한 CFD-RD가, 페일 정보(46F)가 무효라는 것을 나타내는지 여부를 판단한다. 이 판단의 상세에 대해서는, 레지스터(207)의 상태에 의해 경우에 따라 분류하여 다음에 설명한다. 그리고, 페일 정보 갱신부(400)는, 페일 정보(46F)가 무효라는 것을 나타내는 CFD-RD를 독출한 경우에, 페일 정보(42F)에 의해 AFM(300) 내의 페일 정보를 덧쓰기한다. 한편, 페일 정보 갱신부(400)는, 그 어드레스에 대하여, CMM(310)으로부터 유효인 것을 나타내는 CFD-RD를 독출한 경우에, AFM(300)로부터 독출한 페일 정보(46F)를 비교부(108)가 AFM 제어부를 경유해 출력한 페일 정보(42F)에 의해 갱신 해 AFM(300)에 다시 기입한다.

여기에서, 레지스터(207)가 논리값 0 및 1의 어느 쪽을 기억하고 있는지에 의해, 어느 CFD-RD의 값이 유효인 페일 정보를 나타낼지 무효인 페일 정보를 나타낼지가 다르다. 이 때문에, 이하, 레지스터(207)가 논리값 0을 기억하는 경우와, 레지스터(207)가 논리값 1을 기억하는 경우의 쌍방에 대하여, 페일 정보 갱신부(400) 내의 회로의 동작을 설명한다. 우선, 구체적 회로 구성으로서, 페일 정보 갱신부(400)는, 논리곱 회로(402)와 논리합 회로(404)와 배타적 논리합 회로(414)를 가진다.

(1) 레지스터(207)가 논리값 0을 기억하는 경우.

이 경우, CFD가 논리값 0인 경우에는, 그 CFD에 대응하여 AFM(300)에 기억되는 페일 정보는 무효로 판단된다. 구체적으로는, 배타적 논리합 회로(414)는, CMM(310)에서의, 어드레스 신호(12A)가 지정하는 어드레스로부터 독출한 CFD-RD와 레지스터(207)로부터 독출한 논리값 0의 배타적 논리합을 산출한다. 예를 들면, 배타적 논리합 회로(414)는, CFD-RD가 논리값 1이면 논리값 1을, CFD-RD가 논리값 0이면 논리값 0을, 각각 출력한다.

논리곱 회로(402)는, 배타적 논리합 회로(414)가 출력한 그 논리값과, 공용 메모리(206)로부터 독출한 페일 정보(46F)의 각 비트와의 논리곱을 산출하여 출력한다. 예를 들면, 논리곱 회로(402)는, CFD-RD의 논리값이 1이고 배타적 논리합 회로(414)의 출력이 논리값 1로 되므로, 페일 정보(46F)를 출력하고, 한편, CFD-RD의 논리값이 0이고 배타적 논리합 회로(414)의 출력이 논리값 0이 되므로, 논리값 0을 배열한 비트열을 출력한다.

그리고, 논리합 회로(404)는, 페일 정보(42F)와, 논리곱 회로(402)가 출력하는 비트열의 사이에 각 비트의 논리합을 산출하여, DFF(406)에 대해 출력한다. 예를 들면, 논리합 회로(404)는, CFD-RD가 논리값 1이면, 페일 정보(42F) 및 페일 정보(46F)의 비트 마다의 논리합을 DFF(406)에 대하여 출력하고, 한편, CFD-RD가 논리값 0이면, 페일 정보(42F)만을 DFF(406)에 대하여 출력한다. 그 결과, 페일 정보 갱신부(400)는, CFD-RD가 논리값 0인 경우에는 페일 정보(42F)만을 출력하여 공용 메모리(206) 중의 대응하는 페일 정보(46F)를 초기화하고, CFD-RD가 논리값 1인 경우에는 페일 정보(42F 및 46F)의 논리합을 출력하여 페일 정보(42F)에 의해 공용 메모리(206) 중의 대응하는 페일 정보(46F)를 갱신할 수 있다.

(2) 레지스터(207)가 논리값 1을 기억하는 경우.

이 경우, CFD가 논리값 1인 경우에는, 그 CFD에 대응하여 AFM(300)에 기억되는 페일 정보는 무효로 판단된다. 구체적으로는, 배타적 논리합 회로(414)는, CMM(310)에서의, 어드레스 신호(12A)가 지정하는 어드레스로부터 독출한 식별 정보(CFD-RD)와, 레지스터(207)로부터 독출한 논리값 0의 배타적 논리합을 산출한다. 예를 들면, 배타적 논리합 회로(414)는, CFD-RD가 논리값 1이면 논리값 0을, CFD-RD가 논리값 0이면 논리값 1을, 각각 출력한다.

논리곱 회로(402)는, 배타적 논리합 회로(414)가 출력한 그 논리값과, 공용 메모리(206)로부터 독출한 페일 정보(46F)의 각 비트와의 논리곱을 산출하여 출력한다. 예를 들면, 논리곱 회로(402)는, CFD-RD의 논리값이 0이고 배타적 논리합 회로(414)의 출력이 논리값 1로 되므로, 페일 정보(46F)를 그대로 출력하고, 한편, CFD-RD의 논리값이 1이고 배타적 논리합 회로(414)의 출력이 논리값 0이 되므로, 논리값 0을 배열한 비트열을 출력한다.

그리고, 논리합 회로(404)는, 페일 정보(42F)와, 논리곱 회로(402)가 출력하는 비트열과의 사이에 각 비트의 논리합을 산출하여, DFF(406)에 대해 출력한다. 예를 들면, 논리합 회로(404)는, CFD-RD가 논리값 1이면, 페일 정보(42F) 및 페일 정보(46F)의 비트마다의 논리합을 DFF(406)에 대하여 출력하고, 한편, CFD-RD가 논리값 0이면, 페일 정보(42F)만을 DFF(406)에 대하여 출력한다. 그 결과, 페일 정보 갱신부(400)는, CFD-RD가 논리값 1인 경우에는 페일 정보(42F)만을 출력하고 공용 메모리(206) 중의 대응하는 페일 정보(46F)를 초기화하고, CFD-RD가 논리값 0인 경우에는 페일 정보(42F) 및 페일 정보(46F)의 논리합을 출력하여 페일 정보(42F)에 의해 공용 메모리(206) 중의 대응하는 페일 정보(46F)를 갱신할 수 있다.

다음으로, 마크 메모리 갱신부(410)에 대하여 설명한다. 마크 메모리 갱신부(410)는, 페일 정보 갱신부(400)에 의해 페일 정보를 덧쓰기하는지 여부에 관련되지 않고, 페일 정보 갱신부(400)가 페일 정보를 AFM(300)에 기입하는 경우에는, 그 페일 정보가 유효인 것을 나타내는 CFD를 CMM(310)에 기입한다. 구체적 회로 구성으로서 마크 메모리 갱신부(410)는, 인버터(412)를 가진다. 인버터(412)는, 레지스터(207) 출력의 논리값을 반전하여, 페일 정보가 유효인 것을 나타내는 기입 CFD(CFD-WT)를 생성하여 DFF(406)에 제공한다. 이에 대신하여, 마크 메모리 갱신부(410)는, 페일 정보 갱신부(400)에 의해 페일 정보를 AFM(300)에 기입하는 경우에, CMM(310)의 대응하는 어드레스에 해당 페일 정보가 유효인 것을 나타내는 CFD를 기입하고, 페일 정보 갱신부(400)에 의해 페일 정보가 갱신되어 AFM(300)에 기입하는 경우에는, CMM(310)의 대응하는 어드레스에 해당 페일 정보가 유효인 것을 나타내는 CFD를 기입하지 않아도 된다.

DFF(406)는, 공용 메모리(206)가 리드 동작으로부터 라이트 동작으로 전환하는 동안, 논리합 회로(404) 및 인버터(412)가 출력한 데이터를 래치하여, 공용 메모리(206)에 공급한다. MUX(408)는, 공용 메모리(206)에의 페일 정보의 격납 동작시와 그 외의 동작시에 공용 메모리(206)에의 기입 데이터를 전환한다. 구체적으로는, MUX(408)는, 공용 메모리(206)에의 페일 데이터의 격납 동작시에는, DFF(406)로부터 공급된 데이터를 선택하여 공용 메모리(206)에 공급한다. 또한, MUX(408)는, 공용 메모리(206)가 정상인지 여부를 확인하는 경우에는, 예를 들면 장치 제어부(114)로부터의 WTD를 선택하여 공용 메모리(206)에 공급한다. 그리고, 공용 메모리(206)는, AFM 어드레스 포매터(202)로부터 공급된 어드레스 신호(12A)가 나타내는 어드레스에, MUX(408)로부터 공급된 데이터를 격납한다.

또한, 레지스터(207)에 기억된 논리값은, 시험이 종료되어 다음의 시험을 개시하는 경우로 변경된다. 시험이 종료되어 다음의 시험을 개시하는 경우란, 예를 들면, 이미 어느 시험이 종료되어 AFM(300) 내에 그 시험 결과가 기억되고 있지만, 이 시험 결과를 버리고 다음의 시험을 개시하는 경우이다. 또한, 시험 장치의 전원을 ON 하고 나서 시험을 개시하는 경우, 또는, 어떠한 사정에 의해 시험을 다시 하는 경우에, 레지스터(207)에 기억한 논리값이 변경되어도 된다.

구체적인 동작으로서, 레지스터(207)는, 장치 제어부(114)로부터 수취한 기입 커맨드에 따라, 격납하고 있는 논리값을 변경한다. 일례로서 레지스터(207)는, 격납하고 있는 논리값을 논리 반전시켜도 된다. 그 결과, 페일 정보 갱신부(400)의 동작은, 상기 (1)의 경우로부터 상기 (2)의 경우로 변경되거나 또는 상기 (2)의 경우로부터 상기 (1)의 경우로 변경된다. 따라서, 페일 정보 갱신부(400)는, 시험의 종료 전에 있어서는 페일 정보가 유효인 것을 식별하고 있던 논리값을, 해당 시험의 종료 후에 있어서는 페일 정보가 무효인 것을 식별하는 논리값으로 간주한다. 그 결과, 페일 정보 갱신부(400)는, 시험의 종료 후에 있어서는, 해당 시험의 종료 전에 AFM(300)에 기억한 유효인 페일 정보를 무효로 판단한다. 이에 의해, AFM(300)의 내용을 실제로는 변경하지 않아도, AFM(300)을 실질적으로 클리어한 것 같은 효과를 얻을 수 있다.

또한, 레지스터(207)의 갱신은 논리값의 반전에 한정되지 않는다. 예를 들면, 레지스터(207)가 1 비트의 논리값이 아닌 소정의 클리어 지시 정보를 기억하고 있는 경우에, 장치 제어부(114)는, 시험의 종료 전에 있어서 레지스터(207)에 기억되는 클리어 지시 정보와는 다른 정보를, 시험의 종료 후에 있어서 레지스터(207)에 격납하여도 된다. 이와 같이, 장치 제어부(114)가, AFM(300)에 기억된 페일 정보가 유효인 것을 시험의 종료 전에 있어서 나타내는 식별 정보를, 해당 페일 정보가 무효라는 것을 나타내는 식별 정보로 변경하는 설정을 할 수 있으면, 그 구체적인 처리 내용은 묻지 않는다.

이상으로 나타내는 회로 구성은 일례이며, 이하와 같은 여러 가지 변경이 가능한 것을, 당업자라면 이해할 것이다. 그 하나로, 레지스터(207)가 기억하는 클리어 지시 정보는 상기의 예와 달라도 된다. 구체적으로는, 레지스터(207)는, AFM(300)에 기억된 페일 정보가 유효인 경우에 CMM(310)의 대응하는 어드레스에 기억되는 식별 정보를 클리어 지시 정보로서 기억하여도 된다. 이 경우에는, 배타적 논리합 회로(414)는, 입력한 각 논리값의 배타적 논리합의 부정을 출력한다. 즉 이 경우, 페일 정보 갱신부(400)는, CMM(310)으로부터 독출한 CFD-RD를, 페일 정보가 유효인 것을 나타내는 클리어 지시 정보와 비교하는 것으로, AFM(300)로부터 독출한 페일 정보(46F)가 유효인지 여부를 판단한다. 이와 같이, 레지스터(207)가 기억하는 클리어 지시 정보는, 페일 정보가 무효인 경우에 CMM(310)의 대응하는 어드레스에 기억되는 정보, 및 페일 정보가 유효인 경우에 CMM(310)의 대응하는 어드레스에 기억되는 정보의 적어도 하나이면, 그 어느 한쪽에는 한정되지 않는다.

도 5는, 본 실시 형태에 관한 시험 장치(100)에 의한 메모리의 시험과 불량 구제 해석의 관계를 나타내는 도면이다. 시험 장치(100)는, AFM(300)이 격납하는 데이터를 논리값 0으로 클리어한 후, 피시험 메모리(120)를 시험하고, 리드 모디파이 라이트 동작에 의해 페일 데이터를 논리값 1으로서 격납해 나간다. 피시험 메모리의 시험이 종료되면, 시험 장치(100)는, AFM(300)에 격납된 페일 데이터를 참조하여, 피시험 메모리의 불량 구제 해석을 한다. 그리고, 시험 장치(100)는, 레지스터(207)에 기억되고 있는 논리값을 반전시킨 후, 피시험 메모리의 다음의 시험을 개시한다. 이와 같이, 본 실시 형태에서는 시험과 시험의 사이의 대기 시간이 매우 짧기 때문에, 시험 전체의 쓰루풋을 향상시킬 수 있다.

또한, 도 5에 도시한 시험 장치(100)의 기동시에 있어서, 장치 제어부(114)는, 레지스터(207)의 논리값을 반전시킬 뿐만 아니고, AFM(300) 내의 페일 정보를 클리어한다. 그 밖에, 전회의 시험과 품종이 다른 피시험 메모리를 시험하는 경우, 또는, 시험 대상으로 하는 어드레스의 시퀀스가 변경되는 경우에는, 장치 제어부(114)는, AFM(300)이 유지하고 있는 페일 정보 및 CMM(310)가 유지하고 있는 CFD를 클리어하여도 된다. 이에 의해, 다음의 시험 전에 전의 시험 결과를 적절히 소거할 수 있다.

계속하여, 본 실시 형태의 변형례로서 불량 해석 메모리(110)가 구비하는 복수의 공용 메모리(206)를 가지는 구성으로서, 이들에 대해서 인터리브 동작에 의해 분산하여 페일 정보(40F)를 격납하는 구성의 예를 설명한다. 이것은 공용 메모리로서 사용하는 메모리 소자의 동작이 늦고, 피시험 메모리의 시험의 동작이 빠른 경우에 이용되는 방법으로, 불량 해석 메모리(110)에 복수의 공용 메모리(이들을 공용 메모리(206-1 ~ N)로 한다)를 설치하고, 이들을 차례로 동작시키는 인터리브 동작을 시키는 것으로 실질적으로 공용 메모리의 동작을 고속화한 것과 같은 효과를 얻을 수 있다.

인터리브 동작에 있어서, 어느 페일 정보(40F)가 공용 메모리 1 ~ N 중 어디에 격납될지는, 피시험 메모리에 대하여 실행되는 시험 패턴의 어느 패턴 째에 페일 정보(40F)가 출력될지에 의존한다. 피시험 메모리가 DRAM인 경우에서는, 시험 중에 시험과는 비동기적인 리플레쉬 동작을 DRAM에 수행할 필요가 생긴다. 이에 의해 시험 패턴의 어느 패턴 째에 페일 정보(40F)가 출력될지의 관계가 시험마다 동일하게 되지 않게 되므로, 페일 정보(40F)를 격납하기 위한 공용 메모리(206-1 ~ N)를, 단지 기준 클록 등에 따라서 바꾼 것은, 동일한 시험에 있어서 대응하는 페일 정보가 격납되는 공용 메모리(206-1 ~ N)의 어드레스가 시험마다 다를 가능성이 있다.

이에 대해, 이하의 도 6에 도시된 변형례에서는, 리플레쉬 동작 등의 비동기적인 액세스를 제외하고 시험의 비교 사이클에만 대응하여 공용 메모리(206-1 ~ N)에 페일 정보(40F)를 기입하는 것으로, 이를 해결한다. 이하, 구체적으로 설명한다.

도 6은, 본 실시 형태에 관한 불량 해석 메모리(110)의 변형례를 나타내는 도면이다. 본 변형례에서의 불량 해석 메모리(110)는, 도 2의 예와 마찬가지로, AFM 어드레스 포매터(202) 및 AFM 제어부(204)를 가진다. 한편, 도 2의 예와는 달리, 본 변형례에 관한 불량 해석 메모리(110)는, 페일 정보(40F)를 격납하는 처리를 고속화하는 목적으로, 복수의 공용 메모리(206)(예를 들면 공용 메모리(206-1 ~ N))를 가진다. 이에 대응하여, 본 변형례에 관한 불량 해석 메모리(110)는, 복수의 데이터 기입부(208)(예를 들면 데이터 기입부(208-1 ~ N))를 가진다.

공용 메모리(206-1 ~ N)의 각각은, 도 3에 도시된 구성과 실질적으로 동일한 구성을 채용한다. 즉, 예를 들면, 공용 메모리(206-1 ~ N)의 각각이, AFM(300) 및 그 AFM(300)에 대응하는 CMM(310)과 같은 구성을 취하는 한편, N 배로 다중화된다. 그리고, 각각의 AFM(300)은, 페일 정보를 인터리브에 의해 분산하여 기억한다. 또한, 각각의 CMM(310)은, 대응하는 AFM(300)에 기억된 페일 정보가 유효인지 여부를 식별하는 CFD를, 인터리브에 의해 분산하여 기억한다. 이하의 설명에서는, 설명의 간결화를 위하여, 「AFM(300) 및 이에 대응하는 CMM(310)」을 단지 「공용 메모리(206)」라고도 하지만, 이들은 서로 실질적으로 동일한 의미로 사용된다. 또한, 전제로서 공용 메모리(206-1 ~ N)의 각각은, 시험 장치(100)의 기동 시 또는 피시험 메모리(120)의 품종의 교환시에, 모든 비트가 예를 들면 논리값 0으로 되도록 초기화된다.

AFM 어드레스 포매터(202) 및 AFM 제어부(204)의 기본적 기능은 도 2의 예와 같다. 즉, AFM 어드레스 포매터(202)는, 패턴 발생기(104)가 발생한 어드레스 신호(10A)를 포맷하고, 데이터 기입부(208-1 ~ N)의 각각을 통해서 공용 메모리(206-1 ~ N)의 각각에 공급한다. 또한, AFM 제어부(204)는 페일 정보(40F)를 AFM 메모리에 맞추어 포맷하여 페일 정보(42F)로 하고, 데이터 기입부(208)를 통하여 공용 메모리(206)에 인가한다.

또한, 본 변형례에 관한 AFM 제어부(204)는, 본 발명에 관한 선택부의 일례로서 기능하고, 공용 메모리(206-1 ~ N)의 인터리브 동작을 제어하는 역할을 한다. 구체적으로는 이하와 같다. 우선, 본 변형례에서의 패턴 발생기(104)는, 출력 신호(20S)를 기대값 신호(30EX)와 비교해야 하는 비교 사이클(즉, 피시험 메모리(120)로부터 독출한 데이터의 기대값 체크를 수행하는 사이클)에서, 비교 신호(50C)를 불량 해석 메모리(110)에 대하여 출력한다. 한편, 피시험 메모리(120)가 DRAM인 경우 등에서 리플레쉬 동작이나 아이들 사이클 시 등, 비교 사이클 이외의 경우에는, 패턴 발생기(104)는 비교 신호(50C)를 출력하지 않는다. 이 비교 신호(50C)는, 비교 사이클에 대응하여 비교부(108)를 동작시키는 목적으로, 기존의 시험 장치(100)에 있어서, 패턴 발생기(104)로부터 비교부(108)에 대해 공급되는 신호이어도 된다. 즉, 본 변형례에서의 시험 장치(100)는, 이 비교 신호(50C)를 비교부(108) 뿐만 아니라 불량 해석 메모리(110)에 대해서나 공급시킨다.

그리고, AFM 제어부(204)는, 패턴 발생기(104)로부터 비교 신호(50C)를 수취한 것에 따라, 페일 정보(40F)를 포맷한 페일 정보(42F)를, 1번째의 공용 메모리(206)(예를 들면 공용 메모리(206-1))에 대하여 출력한다. 다음으로, AFM 제어부(204)는, 다음의 비교 신호를 수취한 것에 따라, 다음의 페일 정보(42F)를 기입할 공용 메모리(206)(예를 들면 공용 메모리(206-2))를 선택한다. 그리고, AFM 제어부(204)는, 선택한 공용 메모리(206-2)에 대하여 다음의 페일 정보(42F)를 출력한다. 이상의 처리를, AFM 제어부(204)는, 비교 신호를 수취할 때마다 반복한다. 이와 같이, AFM 제어부(204)는, 예를 들면, 공용 메모리(206-1), 공용 메모리(206-2),…, 공용 메모리(206-N)와 같이, 페일 정보(42F) 및 CFD를 기입하는 공용 메모리를 미리 정해진 순서로 순차적으로 선택하여 가고, 그리고 그 결과, 각각의 페일 정보(42F)는, 어느 하나의 공용 메모리(206)에 격납되어 간다.

그리고, 예를 들면 어느 피시험 메모리(120)의 시험이 완료하여, 불량 해석을 수행하는 경우에는, AFM 제어부(204)는, 공용 메모리(206-1 ~ N)의 각각으로부터, 페일 정보를 독출한다. 단, 이 시점에 있어서 어느 공용 메모리(206)에 어느 어드레스의 페일 정보가 격납되어 있는지는 알 수 없다. 따라서, AFM 제어부(204)는, 각 어드레스에 대하여 모든 공용 메모리(206)로부터 페일 정보를 독출하고, 독출한 페일 정보의 논리합을 어드레스마다 산출한다. 예를 들면 논리값 1이 페일이면, 이 논리합 연산에 의해, 페일을 적절히 나타내는 페일 정보를 올바르게 취출할 수 있다. 그리고, AFM 제어부(204)는, 어드레스 마다의 논리합 연산에 의해 산출한 이 페일 정보를, 페일 정보(44F)로서 불량 구제 해석기(112)에 대해 출력한다.

그리고, 예를 들면 전회의 시험 패턴이 완료하는 한편, 페일 정보의 출력도 완료하여, 다음에 같은 품종의 피시험 메모리(120)를 시험하기 위하여, 장치 제어부(114)는, 각각의 데이터 기입부(208)에 구비할 수 있었던 레지스터(207)의 논리값을 반전한다. 또한, AFM 제어부(204)는, 다음에 페일 정보(42F)를 기입하여야 하는 공용 메모리(206)를, 1번째의 공용 메모리(206-1)에 초기화한다. 그리고, AFM 제어부(204)는, 초기화 전에서의 상기 미리 정해진 순서와 동일한 순서로, 페일 정보 등을 기입하여야 할 공용 메모리를 순차적으로 선택해 간다. 그 결과, AFM 제어부(204)는, 초기화 전 및 초기화 후의 각각의 시험 패턴 중의 대응하는 비교 사이클에 대해서는, 동일한 공용 메모리(206)를 선택하는 것으로 된다. 이에 의해, 본 변형례에 관한 시험 장치(100)는, 각 페일 정보 및 각 CFD가 기입된 공용 메모리(206)를, 시험 패턴의 반복에 의하지 않고 일정하게 할 수 있다.

이상, 이 변형례와 같이, 시험 장치(100)는, 페일 정보(40F)를 인터리브 동작에 의해 공용 메모리(206-1 ~ N)의 각각에 분산하여 기억시키는 경우이어도, 비교 사이클에만 대응하여 공용 메모리(206-1 ~ N)에 기입을 수행한다. 이에 의해, 피시험 메모리(120)의 품종이 동일하고 동일한 시험 패턴을 복수 회 수행하는 경우이면, 리플레쉬 동작 등의 비동기적인 동작에 의하지 않고, 각 페일 정보가 격납되는 공용 메모리(206)를 일정하게 할 수 있다. 이 결과, 이 변형례에서도, 각 AFM(300)이 가지는 레지스터(207)에 기억한 논리값을 반전시키는 것으로 각 AFM(300)을 클리어한 것과 동등의 효과를 얻을 수 있다.

또한, 이 변형례는 인터리브 동작 시의 적절한 동작을 실현하는 것 외에, 아래와 같은 파생적인 효과를 가진다. 종래의 불량 해석 메모리(110)에 있어서, 비교부(108)가 출력하는 페일 정보 내에 페일을 나타내는 논리값 1이 전혀 없는 패스 데이터의 경우에는, 불량 해석 메모리(110)가 동작하지 않도록 설계하는 것이 많아졌다. 이 경우, 피시험 메모리마다 페일의 발생 상황이 다르므로, 불량 해석 메모리(110)에 격납되는 페일 정보의 수가 피시험 메모리마다 달라 버린다. 이에 대해, AFM 제어부(204)가 페일의 발생에 관련되지 않고, 비교 신호에 대응하여 선택하는 공용 메모리(206)에 액세스하면, 각 페일 정보가 격납되는 공용 메모리(206)를 페일 발생의 유무에 관련되지 않고 일정하게 할 수 있다.

이상, 본 발명을 실시 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에는 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다라고 하는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 청구의 범위의 기재로부터 분명하다.

100 시험 장치
102 타이밍 발생기
104 패턴 발생기
106 파형 정형기
108 비교부
110 불량 해석 메모리
112 불량 구제 해석기
114 장치 제어부
120 피시험 메모리
202 AFM 어드레스 포매터
204 AFM 제어부
206 공용 메모리
207 레지스터
208 데이터 기입부
310 CMM
300 AFM
400 페일 정보 갱신부
402 논리곱 회로
404 논리합 회로
406 DFF
408 MUX
410 마크 메모리 갱신부
412 인버터
414 배타적 논리합 회로

Claims

피시험 메모리를 시험하는 시험 장치에 있어서,
상기 피시험 메모리가 가지는 적어도 하나의 어드레스에 대해 데이터를 기입하는 기입부;
상기 기입부에 의한 기입에 따라 상기 피시험 메모리가 출력한 출력 신호를, 기대값 신호와 비교하고, 상기 출력 신호가 상기 기대값 신호와 일치하는지 여부를 나타내는 제1 페일 정보를 출력하는 비교부;
상기 피시험 메모리의 각 어드레스에 대응하여 상기 제1 페일 정보를 기억하기 위한 페일 메모리;
상기 피시험 메모리의 각 어드레스에 대하여, 상기 페일 메모리에 이미 기억된 페일 정보인 제2 페일 정보가 유효인지 여부를 식별하는 식별 정보를 기억하는 마크 메모리;
상기 비교부가 출력한 상기 제1 페일 정보에 대응하는 어드레스에 대하여, 상기 마크 메모리로부터 무효라는 것을 나타내는 식별 정보를 독출한 경우에, 해당 제1 페일 정보를 상기 페일 메모리에 기억하고, 상기 비교부가 출력한 상기 제1 페일 정보에 대응하는 어드레스에 대하여, 상기 마크 메모리로부터 유효인 것을 나타내는 식별 정보를 독출한 경우에, 상기 페일 메모리로부터 독출한 제2 페일 정보와 상기 비교부가 출력하는 제1 페일 정보를 논리합하여 상기 페일 메모리에 기억하는 페일 정보 갱신부; 및
상기 마크 메모리에 기억되어야 하는 해당 제2 페일 정보의 유효 또는 무효를 나타내는 클리어 지시 정보를 기억하는 레지스터;
를 포함하는,
시험 장치.
제1항에 있어서,
상기 페일 정보 갱신부에 의해 제2 페일 정보를 기억하는 경우에, 상기 마크 메모리의 대응하는 어드레스에 해당 제2 페일 정보가 유효인 것을 나타내는 식별 정보를 기억하는 마크 메모리 갱신부; 및
현재의 시험이 종료되고 다음의 시험을 개시하기 전에, 상기 클리어 지시 정보를, 해당 제2 페일 정보가 무효인 것을 나타내는 상기 클리어 지시 정보로 변경하는 설정부;
를 더 포함하는,
시험 장치.
제2항에 있어서,
상기 페일 정보 갱신부는, 상기 마크 메모리로부터 독출한 식별 정보를, 상기 레지스터에 기억된 상기 클리어 지시 정보와 비교하는 것으로, 해당 식별 정보가 유효인 제2 페일 정보를 나타내는지 여부를 판단하고,
상기 설정부는, 시험이 종료되고 다음의 시험을 개시하는 경우에, 상기 레지스터에 기억되는 상기 클리어 지시 정보와는 다른 정보를 상기 레지스터로 설정하는,
시험 장치.
제3항에 있어서,
상기 레지스터는, 상기 페일 메모리에 기억된 상기 제2 페일 정보의 유효 또는 무효를 나타내기 위해서, 상기 마크 메모리에 기억되어야 할 1 비트의 논리값을, 상기 클리어 지시 정보로서 기억하고,
상기 마크 메모리 갱신부는, 상기 마크 메모리로부터 독출한 논리값을, 상기 레지스터에 기억된 논리값과 비교하여, 해당 논리값이 유효인 제2 페일 정보를 나타내는지 여부를 판단하고,
상기 설정부는, 시험이 종료되고 다음의 시험을 개시하는 경우에, 상기 레지스터에 기억된 상기 논리값을 반전시키는,
시험 장치.
제2항에 있어서,
상기 피시험 메모리에 대응하는 어드레스 공간을 가지고, 각각의 어드레스에 해당 어드레스에 대응하는 상기 피시험 메모리의 어드레스에 대한 상기 제2 페일 정보 및 해당 제2 페일 정보가 유효한 것인지를 나타내는 상기 식별 정보를 기억하는 것으로, 상기 마크 메모리 및 상기 페일 메모리로서 기능하는 공용 메모리를 구비하고,
상기 페일 정보 갱신부는, 상기 비교부가 출력한 상기 제1 페일 정보에 대응하는 어드레스에 대하여, 상기 공용 메모리로부터 상기 제2 페일 정보 및 상기 식별 정보를 독출하고, 독출한 해당 식별 정보에 기초하여 해당 제2 페일 정보가 유효인지 여부를 판단하고,
상기 마크 메모리 갱신부는, 상기 페일 정보 갱신부에 의해 상기 페일 메모리에 상기 제1 페일 정보를 기억하는 경우에, 기억된 해당 제1 페일 정보인 제2 페일 정보 및 해당 제2 페일 정보가 유효인 것을 나타내는 식별 정보를, 해당 어드레스에 대응하는 상기 공용 메모리의 어드레스에 기억하는,
시험 장치.
제2항에 있어서,
다음 회의 시험에서, 상기 설정부는, 전회의 시험과 다른 어드레스 공간을 시험하는 경우에는, 상기 페일 메모리가 유지하고 있는 제2 페일 정보를 클리어하거나 또는 상기 마크 메모리를 무효의 식별 정보로 세트하는,
시험 장치.
제2항에 있어서,
복수의 상기 페일 메모리;
상기 복수의 페일 메모리에 대응하여 설치되어 각각이 대응하는 상기 페일 메모리에 기억된 상기 제2 페일 정보가 유효인지 여부를 식별하는 식별 정보를 기억하는 복수의 상기 마크 메모리;
상기 피시험 메모리를 시험하기 위한 시험 패턴을 실행하고, 상기 피시험 메모리가 출력한 출력 신호를 기대값 신호와 비교해야 할 비교 사이클에서 비교 신호를 발생하는 패턴 발생기; 및
상기 비교 신호에 따라, 상기 페일 정보 갱신부 및 상기 마크 메모리 갱신부가 상기 제1 페일 정보 및 식별 정보를 기억하는 상기 페일 메모리 및 상기 마크 메모리를 순차적으로 선택하는 선택부;
를 더 포함하고,
상기 선택부는, 동일한 상기 시험 패턴을 복수 회 실행하는 경우에 있어서, 각각의 상기 시험 패턴 중의 대응하는 비교 사이클에 대해 동일한 상기 페일 메모리 및 상기 마크 메모리를 선택하는,
시험 장치.
피시험 메모리를 시험하는 시험 방법에 있어서,
상기 피시험 메모리가 가지는 적어도 하나의 어드레스에 대해 데이터를 기입하는 단계;
상기 데이터의 기입에 따라 상기 피시험 메모리가 출력한 출력 신호를, 기대값 신호와 비교하고, 상기 출력 신호가 상기 기대값 신호와 일치하는지 여부를 나타내는 제1 페일 정보를 출력하는 단계;
상기 피시험 메모리의 각 어드레스에 대응하여 상기 제1 페일 정보를 페일 메모리에 기억하는 단계;
상기 피시험 메모리의 각 어드레스에 대하여, 상기 페일 메모리에 이미 기억된 페일 정보인 제2 페일 정보가 유효인지 여부를 식별하는 식별 정보를 마크 메모리에 기억하는 단계;
상기 출력한 제1 페일 정보에 대응하는 어드레스에 대하여, 상기 마크 메모리로부터 무효인 것을 나타내는 식별 정보를 독출한 경우에, 해당 제1 페일 정보를 상기 페일 메모리에 기억하고, 상기 출력하는 단계에서 출력한 상기 제1 페일 정보에 대응하는 어드레스에 대하여, 상기 마크 메모리로부터 유효인 것을 나타내는 식별 정보를 독출한 경우에, 상기 페일 메모리로부터 독출한 제2 페일 정보와 상기 출력하는 단계에서 출력되는 제1 페일 정보를 논리합하여 상기 페일 메모리에 기억하는 단계;
상기 마크 메모리에 기억되어야 하는 해당 제2 페일 정보의 유효 또는 무효를 나타내는 클리어 지시 정보를 레지스터에 기억하는 단계; 및
현재의 시험이 종료되고 다음의 시험을 개시하기 전에, 상기 클리어 지시 정보를, 해당 제2 페일 정보가 무효라는 것을 나타내는 상기 클리어 지시 정보로 변경하는 단계;
를 포함하는,
시험 방법.